突波保護(hù)裝置的制造方法
【專利摘要】本發(fā)明提供一突波保護(hù)裝置，通過一第一齊納二極管與一第二齊納二極管檢測是否有突波產(chǎn)生；當(dāng)突波未產(chǎn)生時，僅該第一齊納二極管崩潰導(dǎo)通，進(jìn)而控制一第一晶體管導(dǎo)通，令一電源輸入端能直接供電給一連接至一電源輸出端的負(fù)載；當(dāng)突波產(chǎn)生時，該第二齊納二極管崩潰導(dǎo)通，進(jìn)而控制該第一晶體管不導(dǎo)通，令該電源輸入端無法供給電能至該負(fù)載，以保護(hù)該負(fù)載不受突波損壞；本發(fā)明通過控制該第一晶體管的導(dǎo)通與否來達(dá)到保護(hù)負(fù)載不受突波損壞的目的，且無須設(shè)置須要承受大電壓的突波保護(hù)單元，以降低制作成本。
【專利說明】
突波保護(hù)裝置
技術(shù)領(lǐng)域
[0001]本發(fā)明涉及一種突波保護(hù)裝置，尤指一種有效隔絕突波電壓進(jìn)入負(fù)載端的突波保護(hù)裝置。
【背景技術(shù)】
[0002]請參閱圖3所示，現(xiàn)有的突波保護(hù)裝置30具有一電源輸入端Vin、一接地端GND、一整流二極管D、一齊納二極管ZD、一電阻R、一晶體管Q、一正輸出端31、一負(fù)輸出端32及一突波保護(hù)單元33。
[0003]該整流二極管D的陽極連接至該電源輸入端Vin，而該整流二極管D的陰極連接至該正輸出端31。該突波保護(hù)單元33具有一正極及一負(fù)極，該突波保護(hù)單元33的正極以及該齊納二極管ZD的陰極皆連接至該整流二極管D的陰極。該突波保護(hù)單元33的負(fù)極連接至該接地端GND。該齊納二極管ZD的陽極通過該電阻R連接至該接地端GND。該突波保護(hù)單元33檢測其正、負(fù)極之間的電壓差，當(dāng)電壓差大于一導(dǎo)通電壓時，令該正、負(fù)極之間導(dǎo)通，且將流經(jīng)的電能轉(zhuǎn)換成為熱能釋放。
[0004]該晶體管Q的柵極連接至該齊納二極管ZD的陽極，其源極連接至該接地端GND，其源極連接至該負(fù)輸出端32。
[0005]于正常使用下，該正輸出端31與該負(fù)輸出端32連接至一負(fù)載，以提供該負(fù)載電能，令該負(fù)載正常通電使用。舉例來說，該負(fù)載是一發(fā)光二極管(LED)裝置40。
[0006]當(dāng)該電源輸入端Vin正常供應(yīng)電源時，該電源的電壓值大于該齊納二極管ZD的崩潰電壓，但小于該突波保護(hù)單元33的導(dǎo)通電壓，因此該齊納二極管ZD導(dǎo)通而該突波保護(hù)單元33不導(dǎo)通。因為該齊納二極管ZD崩潰而導(dǎo)通，使該電阻R有電流流經(jīng)而產(chǎn)生跨壓，進(jìn)而導(dǎo)致該晶體管Q的柵極-源極之間具有該電阻R產(chǎn)生的跨壓，令該晶體管Q導(dǎo)通，使該電源輸入端Vin提供的電能直接供給該LED裝置40，且通過該晶體管Q的漏極與源極而形成回路，令該LED裝置40正常通電而發(fā)光。
[0007]請參閱圖4所示，但當(dāng)該電源輸入端Vin產(chǎn)生突波時，因為該突波的電壓值遠(yuǎn)大于正常供應(yīng)的電源的電壓值，且大于該突波保護(hù)單元33的導(dǎo)通電壓，使該突波保護(hù)單元33導(dǎo)通，令該突波經(jīng)由該突波保護(hù)單元33予以排除至該接地端，避免突波損壞該LED裝置40，并通過該突波保護(hù)單元33將電能轉(zhuǎn)換成為熱能予以釋放。
[0008]但現(xiàn)有突波保護(hù)裝置30的設(shè)計通過該突波保護(hù)單元33予以排除突波，保護(hù)該LED裝置40，因此該突波保護(hù)單元33勢必要承受突波的高電壓，才能有效地保護(hù)該LED裝置40。當(dāng)該突波保護(hù)單元33的最大耐壓越高時，其制作成本也就越高，進(jìn)而拉高該突波保護(hù)裝置30的整體制作成本，故現(xiàn)有技術(shù)的突波保護(hù)裝置30勢必要做進(jìn)一步的改良。

【發(fā)明內(nèi)容】

[0009]有鑒于此，本發(fā)明的主要目的在于提供一種改良后的突波保護(hù)裝置，以降低其制作成本。
[0010]為達(dá)到上述發(fā)明目的，本發(fā)明所采用的主要技術(shù)手段是令該突波保護(hù)裝置包含有:
[0011]—整流二極管，其陽極連接至一電源輸入端；
[0012]—第一齊納二極管，其陰極連接至該整流二極管的陰極；
[0013]—第二齊納二極管，其陰極連接至該整流二極管的陰極；
[0014]—第一晶體管，具有一漏極、一柵極及一源極，該漏極連接至一電源輸出端，該源極連接至該整流二極管的陰極；
[0015]—第一電阻，連接于該第一晶體管的柵極與源極之間；
[0016]—第二晶體管，具有一集極、一基極及一射極，其集極連接至該第一晶體管的柵極，其射極連接至一接地端；
[0017]—第三晶體管，具有一集極、一基極及一射極，其集極連接至該第二晶體管的基極，其射極連接至該接地端；
[0018]—第一分壓單元，連接于該第一齊納二極管的陽極與該接地端之間，并將該第一齊納二極管的陽極電壓進(jìn)行分壓后輸出至該第二晶體管的基極；
[0019]—第二分壓單元，連接于該第二齊納二極管的陽極與該接地端之間，并將該第二齊納二極管的陽極電壓進(jìn)行分壓后輸出至該第三晶體管的基極；
[0020]其中該第一齊納二極管的崩潰電壓小于該第二齊納二極管的崩潰電壓。
[0021]當(dāng)正常供電時，該電源輸入端的電壓大于該第一齊納二極管的崩潰電壓，因此該第一齊納二極管崩潰而導(dǎo)通，且通過該第一分壓單元產(chǎn)生分壓提供至該第二晶體管的基極。該第二晶體管的射極接地，且其基極獲得該第一分壓單元提供的分壓，致使該第二晶體管的集極與射極之間導(dǎo)通，令該電源輸入端輸入的電流能通過該第一電阻，并流經(jīng)該第二晶體管的集極與射極而接地以形成電流回路。
[0022]此時，該第一晶體管的源極-柵極之間因為該第一電組的跨壓而具有壓差，令該第一晶體管的源極與漏極之間導(dǎo)通，使該電源輸入端提供的電能能通過該第一晶體管的源極與漏極傳導(dǎo)至該電源輸出端，以供給電能至一連接于該電源輸出端的負(fù)載。
[0023]當(dāng)突波產(chǎn)生時，該電源輸入端的電壓會突然拉高，因而超過該第二齊納二極管的崩潰電壓，致使該第二齊納二極管也崩潰而導(dǎo)通，并通過該第二分壓單元產(chǎn)生分壓提供至該第三晶體管的基極。該第三晶體管的射極接地，且其基極獲得該第二分壓單元提供的分壓，致使該第三晶體管的集極與射極之間導(dǎo)通。而該電二晶體管的基極連接至該第三晶體管的集極，且因為該第三晶體管的集極與射極之間導(dǎo)通，令該第二晶體管的基極通過該第三晶體管接地，導(dǎo)致該第二晶體管的基極與射極都接地而沒有壓差，使該第二晶體管的集極與射極之間不導(dǎo)通。
[0024]進(jìn)而導(dǎo)致該第一電阻沒有電流流經(jīng)，使該第一晶體管的源極與柵極之間沒有壓差而不導(dǎo)通，故該電源輸入端與該電源輸出端之間開路，以避免突波進(jìn)入該電源輸出端導(dǎo)致連接于該電源輸出端的負(fù)載因為圖波而損壞。
[0025]通過此一電路設(shè)計，即可達(dá)到突波保護(hù)的功能，當(dāng)突波產(chǎn)生時，避免突波傳導(dǎo)至負(fù)載，以保護(hù)負(fù)載端不被突波損壞。通過該第二齊納二極管的導(dǎo)通，進(jìn)一步控制該第一晶體管的漏極與源極之間不導(dǎo)通，使由該該電源輸入端進(jìn)入的突波無法傳遞至該電源輸出端，以確保該負(fù)載不會受到該突波損壞。本發(fā)明無須設(shè)置有需要承受大電壓的突波保護(hù)單元，僅由幾個簡單的電子元件達(dá)到突波保護(hù)的功能，以達(dá)到降低制作成本的目的。
【附圖說明】
[0026]圖1為本發(fā)明較佳實施例的電路及正常使用時的電流流向示意圖。
[0027]圖2為本發(fā)明較佳實施例的電路及突波產(chǎn)生時的電流流向示意圖。
[0028]圖3為現(xiàn)有突波保護(hù)裝置的電路及正常使用時的電流流向示意圖。
[0029]圖4為現(xiàn)有突波保護(hù)裝置的電路及突波產(chǎn)生時的電流流向示意圖。
[0030]附圖標(biāo)號
[0031]10突波保護(hù)裝置
[0032]11第一分壓單元12第二分壓單元
[0033]30突波保護(hù)裝置
[0034]31正輸出端32負(fù)輸出端
[0035]33突波保護(hù)單元
[0036]40 LED 裝置
【具體實施方式】
[0037]以下配合附圖及本發(fā)明較佳實施例，進(jìn)一步闡述本發(fā)明為達(dá)成預(yù)定發(fā)明目的所采取的技術(shù)手段。
[0038]請參閱圖1所示，本發(fā)明突波保護(hù)裝置10包含有一整流二極管D1、一第一齊納二極管ZD1、一第二齊納二極管ZD2、一第一晶體管Q1、一第二晶體管Q2、一第三晶體管Q3、一第一電阻R1、一第一分壓單元11、一第二分壓單元12、一電源輸入端Vin、一電源輸出端Vout及一接地端GND。該第一齊納二極管ZDl的崩潰電壓小于該第二齊納二極管ZD2的崩潰電壓。
[0039]該整流二極管Dl的陽極連接至該電源輸入端Vin，該第一齊納二極管ZDl的陰極與該第二齊納二極管ZD2的陰極皆連接至該整流二極管Dl的陰極。
[0040]該第一晶體管Ql具有一漏極、一柵極及一源極，該漏極連接至該電源輸出端Vout，該源極連接至該整流二極管Dl的陰極，而該第一電阻Rl連接于該第一晶體管Ql的柵極與源極之間。
[0041]該第二晶體管Q2與該第三晶體管Q3分別具有一集極、一基極及一射極。該第二晶體管Q2的集極連接至該第一晶體管Ql的柵極，而該第二晶體管Q2的射極連接至該接地端GND。該第三晶體管Q3的集極連接至該第二晶體管Q2的基極，而該第三晶體管Q3的射極連接至該接地端GND。
[0042]該第一分壓單元11連接于該第一齊納二極管ZDl的陽極與該接地端GND之間，以將該第一齊納二極管ZDl的陽極電壓進(jìn)行分壓后輸出至該第二晶體管Q2的基極。
[0043]該第二分壓單元12則連接于該第二齊納二極管ZD2的陽極與該接地端GND之間，以將該第二齊納二極管ZD2的陽極電壓進(jìn)行分壓后輸出至該第三點晶體管Q3的基極。
[0044]當(dāng)正常供電時，該電源輸入端Vin的電壓會大于該第一齊納二極管ZDl的崩潰電壓，致使該第一齊納二極管ZDl崩潰而導(dǎo)通。而該第一分壓單元11將該第一齊納二極管ZDl的陽極電壓進(jìn)行分壓后提供至該第二晶體管Q2的基極。該第二晶體管Q2的射極接地，且其基極接收該第一分壓單元11提供的電壓，因此該第二晶體管Q2的集極與射極之間導(dǎo)通，讓該電源輸入端Vin輸入的電流能流經(jīng)該第一電阻Rl以及該第二晶體管Q2的集極與射極后接地，以形成電流回路。
[0045]因為該第一電阻Rl有電流流經(jīng)，使該第一電阻Rl的兩端具有跨壓，讓該第一晶體管Ql的源極與柵極之間具有壓差，因而使該第一晶體管Ql的源極與漏極之間導(dǎo)通，使該電源輸入端Vin提供的電能通過該第一晶體管Ql傳導(dǎo)至該電源輸出端Vout，以供給電能致一連接于該電源輸出端Vout的負(fù)載20。
[0046]請參閱圖2所示，當(dāng)突波產(chǎn)生時，該電源輸入端Vin的電壓會突然拉高，因而超過該第二齊納二極管ZD2的崩潰電壓，使該第二齊納二極管ZD2崩潰而導(dǎo)通。該第二分壓單元12將該第二齊納二極管ZD2的陽極電壓分壓后提供至該第三晶體管Q3的基極。該第三晶體管Q3的射極接地，且其基極接收該第二分壓單元12提供的電壓，因此該第三晶體管Q3的集極與射極之間導(dǎo)通，使該第二晶體管Q2的基極通過該第三晶體管Q3的集極與射極連接至該接地端GND。
[0047]因為該第二晶體管Q2的基極接地，且其射極接地，使得該第二晶體管Q2的集極與射極之間不導(dǎo)通。而該電源輸入端Vin輸入的電流也就不能流經(jīng)該第一電阻Rl以及該第二晶體管Q2的集極與射極后接地，無法形成電流回路。該第一電阻Rl并未有電流流經(jīng)，也就不會有跨壓產(chǎn)生。因此該第一晶體管Ql的源極與柵極之間也就不具有壓差，故該第一晶體管Ql的源極與漏極之間不導(dǎo)通。該電源輸入端Vin提供的電也就不能通過該第一晶體管Ql傳導(dǎo)至該電源輸出端Vout，因而達(dá)到當(dāng)突波產(chǎn)生時保護(hù)該負(fù)載20不受突波損壞的功會泛。
[0048]本發(fā)明突波保護(hù)裝置不僅能于突波產(chǎn)生時，達(dá)到保護(hù)負(fù)載20不受突波損壞的功能，且當(dāng)突波產(chǎn)生時，通過該第二齊納二極管ZD2的導(dǎo)通，進(jìn)一步控制該第一晶體管Ql的漏極與源極之間不導(dǎo)通，使由該該電源輸入端Vin進(jìn)入的突波無法傳遞至該電源輸出端Vout,以確保該負(fù)載20不會受到該突波損壞。故本發(fā)明無須設(shè)置有需要承受大電壓的突波保護(hù)單元，通過設(shè)置該第二齊納二極管ZD2來判斷突波的產(chǎn)生與否，并進(jìn)一步控制是否供電至負(fù)載20，僅由幾個簡單的電子元件達(dá)到突波保護(hù)的功能，故確能有效的降低制作成本。
[0049]進(jìn)一步而言，該第一分壓單元11由一第二電阻R2及一電三電阻R3串聯(lián)所構(gòu)成，該第二電阻R2與該第三電阻R3的串聯(lián)接點連接至該第二晶體管Q2的基極，該第二電阻R2連接于該第一齊納二極管ZDl的陽極與該第二晶體管Q2的基極之間，而該第三電阻R3連接于該第二晶體管Q2的基極與該接地端GND之間。
[0050]該第二分壓單元12由一第四電阻R4及一第五電阻R5串聯(lián)所構(gòu)成，該第四電阻R4與該第五電阻R5的串聯(lián)接點連接至該第三晶體管Q3的基極，該第四電阻R4連接于該第二齊納二極管ZD2的陽極與該第三晶體管Q3的基極之間，而該第五電阻R5連接于該第三晶體管Q3的基極與該接地端GND之間。
[0051]以上所述僅是本發(fā)明的較佳實施例而已，并非對本發(fā)明做任何形式上的限制，雖然本發(fā)明已以較佳實施例揭露如上，然而并非用以限定本發(fā)明，本領(lǐng)域相關(guān)技術(shù)人員，在不脫離本發(fā)明技術(shù)方案的范圍內(nèi)，當(dāng)可利用上述揭示的技術(shù)內(nèi)容作出些許更動或修飾為等同變化的等效實施例，但凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化與修飾，均仍屬于本發(fā)明技術(shù)方案的范圍內(nèi)。
【主權(quán)項】
1.一種突波保護(hù)裝置，其特征在于，所述突波保護(hù)裝置包含有: 一整流二極管，其陽極連接至一電源輸入端； 一第一齊納二極管，其陰極連接至所述整流二極管的陰極； 一第二齊納二極管，其陰極連接至所述整流二極管的陰極； 一第一晶體管，具有一漏極、一柵極及一源極，所述漏極連接至一電源輸出端，所述源極連接至所述整流二極管的陰極； 一第一電阻，連接于所述第一晶體管的柵極與源極之間； 一第二晶體管，具有一集極、一基極及一射極，其集極連接至所述第一晶體管的柵極，其射極連接至一接地端； 一第三晶體管，具有一集極、一基極及一射極，其集極連接至所述第二晶體管的基極，其射極連接至所述接地端； 一第一分壓單元，連接于所述第一齊納二極管的陽極與所述接地端之間，并將所述第一齊納二極管的陽極電壓進(jìn)行分壓后輸出至所述第二晶體管的基極； 一第二分壓單元，連接于所述第二齊納二極管的陽極與所述接地端之間，并將所述第二齊納二極管的陽極電壓進(jìn)行分壓后輸出至所述第三晶體管的基極； 其中所述第一齊納二極管的崩潰電壓小于所述第二齊納二極管的崩潰電壓。2.根據(jù)權(quán)利要求1所述的突波保護(hù)裝置，其特征在于，所述第一分壓單元包含有: 一第二電阻，連接于所述第一齊納二極管的陽極與所述第二晶體管的基極之間； 一第三電阻，連接于所述第二晶體管的基極與所述接地端之間。3.根據(jù)權(quán)利要求1或2所述的突波保護(hù)裝置，其特征在于，所述第二分壓單元包含有: 一第四電阻，連接于所述第二齊納二極管的陽極與所述第三晶體管的基極之間； 一第五電阻，連接于所述第三晶體管的基極與所述接地端之間。
【文檔編號】H02H9/04GK105846412SQ201510013098
【公開日】2016年8月10日
【申請日】2015年1月12日
【發(fā)明人】沈俊旭, 李憲明
【申請人】咸瑞科技股份有限公司