本發(fā)明涉及功率管驅(qū)動領(lǐng)域，特別涉及一種同步整流管的控制電路。

背景技術(shù)：

開關(guān)電源技術(shù)對效率的要求日趨嚴(yán)苛，為了提高開關(guān)電路的效率，目前多采用同步整流mos管來替代續(xù)流二極管。

但是在同步整流mos管和原邊主開關(guān)信號沒有通信的情況下，如何正確開啟同步整流mos管成為關(guān)鍵技術(shù)。

當(dāng)原邊主功率管關(guān)斷后瞬間，次邊變壓器通過同步整流管的體二極管開始續(xù)流，與此同時同步整流管需要快速開啟減小體二極管的續(xù)流時間提高效率。現(xiàn)有的同步功率管開啟技術(shù)正是，通過檢測到同步整流管漏源兩端電壓降從正電壓變?yōu)樨?fù)電壓后開啟同步功率管。

但是此開啟技術(shù)存在的缺點是，會錯誤開啟同步功率管。在次邊電流續(xù)流結(jié)束之后同步整流管關(guān)斷，原邊主功率管漏極的寄生電容及原邊電感產(chǎn)生的諧振使得次邊同步整流管漏源兩端產(chǎn)生同樣的諧振電壓波形，此電壓也同樣會從較高的正電壓到負(fù)電壓之間振蕩，如附圖3所示中vds波形從t4時間點到t5時間點的變化。在這種情況下，同步整流管會在電流續(xù)流結(jié)束后，再次由于諧振而會被錯誤開啟。

為了解決上述諧振引起的錯誤開啟現(xiàn)象，有一種辦法是，在同步整流管關(guān)斷之后的一定時間間隔內(nèi)屏蔽對同步整流管的再次開啟。但是此屏蔽時間如果太短，無法起到完全屏蔽的作用，在屏蔽時間結(jié)束之后還是會被錯誤的開啟；如果屏蔽時間太長，則會存在錯誤屏蔽，將正常的開啟信號屏蔽了，導(dǎo)致次邊電流通過同步整流管的體二極管續(xù)流，進(jìn)一步引起系統(tǒng)輸出電壓降低。

因而現(xiàn)有技術(shù)還有待改進(jìn)和提高。

技術(shù)實現(xiàn)要素：

鑒于上述現(xiàn)有技術(shù)的不足之處，本發(fā)明的目的在于提供一種同步整流管的控制電路，能精確的區(qū)分出同步整流管漏源電壓變化是由于原邊主功率管關(guān)斷后引起還是同步整流管關(guān)斷后諧振引起，從而實現(xiàn)對同步整流管的正確開啟。

為了達(dá)到上述目的，本發(fā)明采取了以下技術(shù)方案：

一種同步整流管的控制電路，包括：

電壓斜率檢測電路，用于檢測同步整流管漏源兩端的電壓變化的斜率并輸出控制信號；

變壓器及同步整流管輸出級電路；

邏輯電路，用于對電壓斜率檢測電路輸出的控制信號進(jìn)行邏輯計算并輸出驅(qū)動信號控制同步整流管的通斷；

驅(qū)動電路，用于根據(jù)邏輯電路輸出的驅(qū)動信號驅(qū)動同步整流管的通斷；

所述電壓斜率檢測電路、邏輯電路、驅(qū)動電路個變壓器及同步整流管輸出級電路依次連接。

所述的同步整流管的控制電路中，所述變壓器及同步整流管輸出級電路包括原邊變壓器、原邊主功率管、原邊采樣電阻、次邊變壓器、輸出電容和同步整流管，所述原邊變壓器的一端連接電源輸入端，所述原邊變壓器的另一端連接所述原邊主功率管的漏極，所述原邊主功率管的源極通過所述原邊采樣電阻接地，所述原邊主功率管的柵極接收主驅(qū)動信號，所述副邊變壓器的一端連接電源輸出端和輸出電容的一端，所述副邊變壓器的另一端連接所述同步整流管的漏極，所述同步整流管的源極接地，也連接所述輸出電容的另一端，所述同步整流管的柵極連接所述驅(qū)動電路。

所述的同步整流管的控制電路中，所述電壓斜率檢測電路包括：

第一電壓閾值檢測單元，用于檢測同步整流管漏源兩端電壓的高閾值部分，并輸出第一比較信號；

第二電壓閾值檢測單元，用于檢測同步整流管漏源兩端電壓的低閾值部分，并輸出第二比較信號；

時間檢測單元，用于產(chǎn)生時間參考量，并輸出第三比較信號；

信號處理單元，用于對第二比較信號和第三比較信號進(jìn)行邏輯計算處理，并輸出控制信號至所述邏輯電路；

所述第一電壓閾值檢測單元、時間檢測單元和信號處理單元依次連接，所述信號處理單元還連接所述第二電壓閾值檢測單元。

所述的同步整流管的控制電路中，所述第一電壓閾值檢測單元包括第一電阻、第二電阻和第一比較器，所述第一電阻的一端為信號接收端，接收所述同步整流管的漏源電壓，也連接所述第二電壓閾值檢測單元，所述第一電阻的另一端連接第二電阻的一端和所述第一比較器的反相輸入端，所述第一比較器a1的正輸入端輸入第一預(yù)設(shè)參考電壓，所述第一比較器的輸出端連接所述時間檢測單元，所述第二電阻的另一端接地。

所述的同步整流管的控制電路中，所述第二電壓閾值檢測單元包括第一mos管和第二比較器，所述第一mos管的漏極連接所述第一電阻的一端，也接收所述同步整流管的漏源電壓，所述第一mos管的源極連接所述第二比較器的反相輸入端，所述第一mos管的柵極連接vdd電源，所述第二比較器的正輸入端輸入第二預(yù)設(shè)參考電壓，所述第二比較器的輸出端連接所述信號處理單元。

所述的同步整流管的控制電路中，所述時間檢測單元包括電流源、第一反相器、高電平導(dǎo)通、低電平斷開的受所述第一比較器輸出的第一比較信號控制的第一開關(guān)、低電平導(dǎo)通、高電平斷開的受所述第一反相器輸出信號控制的第二開關(guān)、第一電容和第三比較器，所述電流源的一端連接vdd電源，所述電流源的另一端連接所述第一開關(guān)的一端，所述第一比較器的輸出端輸出第一比較信號控制所述第一開關(guān)的導(dǎo)通或斷開，所述第一開關(guān)的另一端通過所述第二開關(guān)接地，也連接所述第三比較器的反相輸入端和第一電容的一端，所述第一電容的另一端接地，所述第三比較器的正輸入端輸入第三預(yù)設(shè)參考電壓，所述第三比較器的輸出端連接所述信號處理單元，所述第一反相器的輸入端連接所述第一比較器的輸出端，所述第一反相器的輸出端輸出信號控制第二開關(guān)導(dǎo)通或斷開。

所述的同步整流管的控制電路中，所述信號處理單元包括第二反相器、第三反相器、第四反相器、第一與門和第一觸發(fā)器，所述第二反相器的輸入端連接所述第二比較器的輸出端和所述第四反相器的輸入端，所述第二反相器的輸出端連接所述第三反相器的輸入端，所述第三反相器的輸出端連接所述第一與門的第二輸入端，所述第一與門的第一輸入端連接所述第三比較器的輸出端，所述第一與門的輸出端連接所述第一觸發(fā)器的s端，所述第一觸發(fā)器的r端連接所述第四反相器的輸出端，所述第一觸發(fā)器的q端連接所述邏輯電路。

所述的同步整流管的控制電路中，所述邏輯電路包括第二觸發(fā)器，所述第二觸發(fā)器的s端連接所述第一觸發(fā)器的q端，所述第二觸發(fā)器的r端輸入關(guān)斷信號，所述第二觸發(fā)器的q端連接所述驅(qū)動電路。

所述的同步整流管的控制電路中，所述驅(qū)動電路的輸入端連接第二觸發(fā)器的q端，所述驅(qū)動電路的輸出端連接所述同步整流管的柵極。

相較于現(xiàn)有技術(shù)，本發(fā)明提供的一種同步整流管的控制電路，包括電壓斜率檢測電路、變壓器及同步整流管輸出級電路、邏輯電路和驅(qū)動電路，所述電壓斜率檢測電路、邏輯電路、驅(qū)動電路和變壓器及同步整流管輸出級電路依次連接。本發(fā)明通過設(shè)置電壓斜率檢測電路，檢測同步整流管漏極的電壓變化的斜率，精確區(qū)別其漏端電壓變化是由于原邊主功率管關(guān)斷引起的還是同步整流管關(guān)斷后諧振引起的，從而可以避免同步整流管由于諧振而被誤開啟，進(jìn)一步實現(xiàn)同步整流管的正確開啟。

附圖說明

圖1為本發(fā)明提供的同步整流管的控制電路的結(jié)構(gòu)框圖。

圖2為本發(fā)明提供的同步整流管的控制電路的原理圖。

圖3為本發(fā)明控制的同步整流管工作時的電流及電壓波形示意圖。

圖4為本發(fā)明提供的同步整流管的控制電路中，所述電壓斜率檢測電路的原理圖。

具體實施方式

本發(fā)明提供一種同步整流管的控制電路，通過設(shè)置電壓斜率檢測電路，檢測同步整流管漏極的電壓變化的斜率，精確區(qū)別其漏端電壓變化是由于原邊主功率管關(guān)斷引起的還是同步整流管關(guān)斷后諧振引起的，避免了同步整流管由于諧振而被誤開啟。

為使本發(fā)明的目的、技術(shù)方案及效果更加清楚、明確，以下參照附圖并舉實施例對本發(fā)明進(jìn)一步詳細(xì)說明。應(yīng)當(dāng)理解，此處所描述的具體實施例僅用以解釋本發(fā)明，并不用于限定本發(fā)明。

請參閱圖1，本發(fā)明提供的一種同步整流管的控制電路，包括電壓斜率檢測電路10，變壓器及同步整流管輸出級電路20，邏輯電路30和驅(qū)動電路40。

其中，所述電壓斜率檢測電路10用于檢測同步整流管漏源兩端的電壓變化的斜率并輸出控制信號，具體來說，所述電壓斜率檢測電路10可以分別檢測兩個不同的電壓閾值，同時還可以檢測兩個電壓閾值之間的時間量，根據(jù)電壓量的變化deltav與時間量deltat的比值即可以得到電壓的變化斜率，同時所述電壓斜率檢測電路10還輸出控制信號給邏輯電路30，通過邏輯電路30進(jìn)行邏輯計算后進(jìn)一步控制同步整流管的通斷。

所述變壓器及同步整理管輸出級電路20是帶有同步整流管的開關(guān)電路，包括原邊變壓器l1、原邊主功率管m3、原邊采樣電阻rcs、次邊變壓器l2、輸出電容cout和同步整流管m2，所述原邊變壓器l1的一端接收輸入電壓vin，所述原邊變壓器l1的另一端連接所述原邊主功率管m3的漏極，所述原邊主功率管m3的源極通過所述原邊采樣電阻rcs接地，所述原邊主功率管m3的柵極接收主驅(qū)動信號，所述副邊變壓器l2的一端輸出輸出電壓vout，并連接輸出電容cout的一端，所述副邊變壓器l2的另一端連接所述同步整流管m2的漏極，所述同步整流管m2的源極接地，也連接所述輸出電容cout的另一端，所述同步整流管m2的柵極連接所述驅(qū)動電路40。

進(jìn)一步來說，請參閱圖3，圖3為所述原邊功率管m3關(guān)斷之后，次邊開始續(xù)流后對應(yīng)的電流及電壓波形。其中isec表示次邊變壓器電流波形，也就是經(jīng)過同步整流管m2的電流波形；vds表示所述同步整流管m2漏源兩端對應(yīng)于電流isec的電壓波形。由vds電壓波形可以得到，電壓從t1到t2時間內(nèi)的電壓下降斜率明顯要大于電壓從t4到t5的下降斜率，而vds波形從時間t1到時間t2下降是由所述原邊主功率管m3關(guān)斷引起的，而vds波形從時間t4到時間t5下降是由所述原邊主功率管m3的漏端寄生電容及所述原邊變壓器l1產(chǎn)生的諧振引起的，所以可通過檢測同步整流管m2漏源兩端的電壓斜率來判斷漏源電壓變化是由于原邊主功率管關(guān)斷引起的，還是同步整流管關(guān)斷后諧振引起的，從而可以避免同步整流管由于諧振而被誤開啟。

所述邏輯電路30用于對電壓斜率檢測電路10輸出的控制信號進(jìn)行邏輯計算并輸出驅(qū)動信號控制同步整流管的通斷，當(dāng)所述電壓斜率檢測電路10輸出的信號為高電平時，所述邏輯電路30輸出驅(qū)動信號使同步整流管m2開啟，當(dāng)所述電壓斜率檢測電路10輸出的信號為低電平時，所述邏輯電路30輸出驅(qū)動信號使同步整流管m2關(guān)斷。

所述驅(qū)動電路40用于根據(jù)邏輯電路30輸出的驅(qū)動信號驅(qū)動同步整流管m2的通斷。

具體實施時，所述電壓斜率檢測電路10、邏輯電路30、驅(qū)動電路40和變壓器及同步整流管輸出級電路20依次連接。

請參閱圖1、圖2和圖4，所述電壓斜率檢測電路10包括第一電壓閾值檢測單元101、第二電壓閾值檢測單元103、時間檢測單元102和信號處理單元104。

其中，所述第一電壓閾值檢測單元101用于檢測同步整流管m2漏源兩端電壓的高閾值部分，并輸出第一比較信號comp1。

所述第二電壓閾值檢測單元102用于檢測同步整流管m2漏源兩端電壓的低閾值部分，即負(fù)壓部分，并輸出第二比較信號comp2。

所述時間檢測單元103用于產(chǎn)生時間參考量tref，并輸出第三比較信號comp3。

所述信號處理單元104用于對第二比較信號comp2和第三比較信號comp3進(jìn)行邏輯計算處理，并輸出控制信號至所述邏輯電路30。

具體實施時，所述第一電壓閾值檢測單元101、時間檢測單元103和信號處理單元104依次連接，所述信號處理單元104還連接所述第二電壓閾值檢測單元102。

請繼續(xù)參閱圖2和圖4，所述第一電壓閾值檢測單元101包括第一電阻r1、第二電阻r2和第一比較器a1，所述第一電阻r1的一端為信號接收端，接收所述同步整流管m2的漏源電壓，也連接所述第二電壓閾值檢測單元102，所述第一電阻r1的另一端連接第二電阻r2的一端和所述第一比較器a1的反相輸入端，所述第一比較器a1的正輸入端輸入第一預(yù)設(shè)參考電壓vref1，所述第一比較器a1的輸出端連接所述時間檢測單元103，所述第二電阻r2的另一端接地。

具體來說，所述同步整流管m2的漏源電壓vds通過第一電阻r1和第二電阻r2分壓得到漏源電壓vds的高閾值部分vds_h=vref1*(r1+r2)/r2，從而檢測出同步整流管m2的漏源電壓vds的高閾值部分，同時當(dāng)同步整流管m2的漏源電壓vds低于其高閾值電壓vds_h時，所述第一比較器a1的輸出電壓升高，即其輸出的第一比較信號comp1為高電平。

請繼續(xù)參閱圖2和圖4，所述第二電壓閾值檢測單元102包括第一mos管m1和第二比較器a2，所述第一mos管的漏極連接所述第一電阻的一端，也接收所述同步整流管m2的漏源電壓，所述第一mos管m1的源極連接所述第二比較器a2的反相輸入端，所述第一mos管m1的柵極連接vdd電源，所述第二比較器a2的正輸入端輸入第二預(yù)設(shè)參考電壓vref2，所述第二比較器a2的輸出端連接所述信號處理單元104。

具體來說，所述第一mos管m1起到保護(hù)內(nèi)部低壓器件的作用，當(dāng)同步整流管m2的漏源電壓輸入時，經(jīng)過第一mos管m1得到漏源電壓vds的低閾值部分vds_l=vref2，從而檢測出同步整流管m2的漏源電壓vds的低閾值部分，同時當(dāng)同步整流管m2的漏源電壓vds降低到低于其低閾值電壓vds_l，所述第二比較器a2輸出的第二比較信號由低電平轉(zhuǎn)為高電平。

請繼續(xù)參閱圖2和圖4，所述時間檢測單元103包括電流源i1、第一反相器a4、高電平導(dǎo)通、低電平斷開的受所述第一比較器a1輸出的第一比較信號comp1控制的第一開關(guān)k1、低電平導(dǎo)通、高電平斷開的受所述第一反相器a4輸出信號控制的第二開關(guān)k2、第一電容c1和第三比較器a3，所述電流源i1的一端連接vdd電源，所述電流源i1的另一端連接所述第一開關(guān)k1的一端，所述第一比較器a1的輸出端輸出第一比較信號comp1控制所述第一開關(guān)k1的導(dǎo)通或斷開，所述第一開關(guān)k1的另一端通過所述第二開關(guān)k2接地，也連接所述第三比較器a3的反相輸入端和第一電容c1的一端，所述第一電容c1的另一端接地，所述第三比較器a3的正輸入端輸入第三預(yù)設(shè)參考電壓vref3，所述第三比較器a3的輸出端連接所述信號處理單元103，所述第一反相器a4的輸入端連接所述第一比較器a1的輸出端，所述第一反相器a4的輸出端輸出信號控制第二開關(guān)k2導(dǎo)通或斷開。

具體來說，當(dāng)同步整流管m2的漏源電壓vds降到低于vds_h時，所述第一比較器a1的輸出電壓升高，使得所述時間檢測電路102中的第一開關(guān)k1閉合，反之第一反相器a4輸出的信號使得第二開關(guān)k2斷開，所述電流源i1開始給電容c1充電，此時第三比較器a3輸出的第三比較信號comp3保持為高電平，當(dāng)?shù)谌容^器a3的反相端電壓達(dá)到內(nèi)部參考電壓ref3時，第三比較器a3輸出的第三比較信號comp3由高電平變?yōu)榈碗娖?，故可以根?jù)電容c1充電的時間和此時間段內(nèi)同步整流管m2漏源電壓的變化檢測出同步整流管漏源電壓變化的斜率，從而進(jìn)一步精確區(qū)別其漏端電壓變化是由于原邊主功率管關(guān)斷引起的還是同步整流管關(guān)斷后諧振引起的。

請繼續(xù)參閱圖2和圖4，所述信號處理單元104包括第二反相器a6、第三反相器a7、第四反相器a8、第一與門a5和第一觸發(fā)器a9，所述第二反相器a6的輸入端連接所述第二比較器a2的輸出端和所述第四反相器a8的輸入端，所述第二反相器a6的輸出端連接所述第三反相器a7的輸入端，所述第三反相器a7的輸出端連接所述第一與門a5的第二輸入端，所述第一與門a5的第一輸入端連接所述第三比較器a3的輸出端，所述第一與門a5的輸出端連接所述第一觸發(fā)器a9的s端，所述第一觸發(fā)器a9的r端連接所述第四反相器a8的輸出端，所述第一觸發(fā)器a9的q端連接所述邏輯電路103。

具體來說，第一觸發(fā)器a9為rs觸發(fā)器，當(dāng)?shù)诙容^信號comp2和第三比較信號comp3同時為高電平時，第一與門a5輸出高電平，即rs觸發(fā)器的置位端s為高，清零端r為低，rs觸發(fā)器的輸出端q為高電平，即電壓斜率檢測電路輸出的控制信號為高電平；當(dāng)?shù)诙容^信號comp2和第三比較信號comp3中有一個為低電平時，第一與門a5輸出低電平，即rs觸發(fā)器的置位端s為低，rs觸發(fā)器的輸出端q為低電平，即電壓斜率檢測電路輸出的控制信號為低電平，故只有第二比較信號comp2和第三比較信號comp3同時為高電平時，電壓斜率檢測電路輸出的控制信號才為高電平，所述同步整流管m2才可以被開啟，否則不可開啟。

請繼續(xù)參閱圖2，所述邏輯電路30包括第二觸發(fā)器a10，所述第二觸發(fā)器a10的s端連接所述第一觸發(fā)器a9的q端，所述第二觸發(fā)器a10的r端輸入關(guān)斷信號off，所述第二觸發(fā)器a10的q端連接所述驅(qū)動電路40。

請繼續(xù)參閱圖2，所述驅(qū)動電路40的輸入端連接所述第二觸發(fā)器a10的q端，所述驅(qū)動電路40的輸出端連接所述同步整流管m2的柵極，從而根據(jù)邏輯電路30輸出的驅(qū)動信號驅(qū)動同步整流管m2的通斷，當(dāng)邏輯電路30輸出的驅(qū)動信號為高電平時，驅(qū)動電路40驅(qū)動同步整流管m2開啟，當(dāng)邏輯電路30輸出的驅(qū)動信號為低電平時，驅(qū)動電路40驅(qū)動同步整流管m2斷開，從而實現(xiàn)同步整流管m2的正確開啟。

為了更好的理解本發(fā)明，以下結(jié)合附圖對本發(fā)明的技術(shù)方案作詳細(xì)說明：

首先分析圖3中vd2波形從t1到t2變化時，t1時刻時vds電壓降低到低于其高閾值vd2_h，所述第一比較器a1輸出電壓為高電平，此時所述時間檢測電路102中的電流源i1開始為電容c1充電，直到時間t2時，由于所述電容c1仍未被充到所述參考電壓vref3，第三比較信號comp3信號保持為高電平，但是此時vds電壓已經(jīng)降到低于其低閾值電壓vd2_l，此時所述第二比較器a2輸出的第二比較信號comp2由低電平轉(zhuǎn)為高電平，所以，當(dāng)?shù)诙容^信號comp2和第三比較信號comp3同時為高時，所述信號處理電路104的輸出的控制信號為高電平，所述同步整流管m2可以被開啟。

其次分析圖3中vds波形從t4到t5變化時，t4時刻時vds電壓降低到低于其高閾值vd2_h，所述第一比較器a1輸出的第一比較信號comp1為高電平，此時所述時間檢測電路102中的電流源i1開始為電容c1充電，直到時間t5時，由于所述電容c1已經(jīng)被充到所述參考電壓vref3，第三比較comp3信號轉(zhuǎn)為低電平，但是此時vds電壓仍未降到低于其低閾值電壓vd2_l，此時所述第二比較器a2的輸出的第二比較信號comp2保持為低電平，當(dāng)?shù)诙容^信號comp2和第三比較信號comp3非同時為高時，所述信號處理電路104的輸出信號on保持為低電平，從而有效地避免了由于諧振信號引起的所述同步整流管m2誤開啟現(xiàn)象。

綜上所述，本發(fā)明通過設(shè)置電壓斜率檢測電路，檢測同步整流管漏極的電壓變化的斜率，精確區(qū)別其漏端電壓變化是由于原邊主功率管關(guān)斷引起的還是同步整流管關(guān)斷后諧振引起的，從而可以避免同步整流管由于諧振而被誤開啟，進(jìn)一步實現(xiàn)同步整流管的正確開啟。

可以理解的是，對本領(lǐng)域普通技術(shù)人員來說，可以根據(jù)本發(fā)明的技術(shù)方案及其發(fā)明構(gòu)思加以等同替換或改變，而所有這些改變或替換都應(yīng)屬于本發(fā)明所附的權(quán)利要求的保護(hù)范圍。