技術(shù)特征：

1.一種基于FPGA控制的三相功率平衡裝置，其特征在于：包括系統(tǒng)電源U_abc、系統(tǒng)電源U_abc的三相輸出端連接輸出電抗器L_abc，輸出電抗器L_abc連接三相全橋逆變單元(1)，三相全橋逆變單元(1)的直流側(cè)連接串聯(lián)的電容C1和電容C2，電容C1和電容C2的中點連接零線電抗器L_N，零線電抗器L_N連接系統(tǒng)電源U_abc的零線N；

所述的系統(tǒng)電源U_abc與輸出電抗器L_abc的連接公共端連接電壓互感器(2)，電壓互感器(2)的輸出端連接控制系統(tǒng)(7)的調(diào)理電路接口；

所述的輸出電抗器L_abc與三相全橋逆變單元(1)的連接公共端穿接輸出電流互感器(4)，輸出電流互感器(4)的輸出端連接控制系統(tǒng)(7)的調(diào)理電路接口；

所述的三相全橋逆變單元(1)的直流側(cè)串接的電容C1和電容C2兩端連接直流采用互感器(6)，直流采用互感器(6)的輸出端連接控制系統(tǒng)(7)的調(diào)理電路接口；

所述的控制系統(tǒng)(7)通過驅(qū)動電路(5)連接三相全橋逆變單元(1)，驅(qū)動電路(5)連接控制系統(tǒng)(7)的PWM脈沖輸出信號端口(9)。

2.根據(jù)權(quán)利要求1所述的基于FPGA控制的三相功率平衡裝置，其特征在于：所述的控制系統(tǒng)(7)的調(diào)理電路接口連接負(fù)載電流互感器(3)的輸出端，負(fù)載電流互感器(3)穿接在負(fù)載側(cè)。

3.根據(jù)權(quán)利要求1或2所述的基于FPGA控制的三相功率平衡裝置，其特征在于：所述的控制系統(tǒng)(7)包括調(diào)理電路(8)、AD采樣芯片(10)、FPGA芯片(12)、DSP芯片(13)和ARM芯片(11)，所述的調(diào)理電路(8)通過采樣信號總線連接AD采樣芯片(10)，AD采樣芯片(10)通過數(shù)據(jù)總線和控制總線連接FPGA芯片(12)，F(xiàn)PGA芯片(12)分別通過數(shù)據(jù)總線和控制總線連接DSP芯片(13)和ARM芯片(11)，F(xiàn)PGA芯片(12)通過IO信號線連接IO口Ⅱ(16)，DSP芯片(13)通過IO信號線連接IO口Ⅲ(17)，DSP芯片(13)通過PWM驅(qū)動信號線連接PWM脈沖輸出信號端口(9)，ARM芯片(11)IO信號線連接IO口Ⅰ(15)，ARM芯片(11)通過通訊信號線連接通訊接口485CAN端口(14)。

4.根據(jù)權(quán)利要求3所述的基于FPGA控制的三相功率平衡裝置，其特征在于：所述的AD采樣芯片(10)包括AD轉(zhuǎn)換芯片AD01、AD02和AD03，AD01、AD02和AD03分別通過數(shù)據(jù)總線和控制總線連接FPGA芯片(12)。