本發(fā)明主要涉及數(shù)字化變電站電網(wǎng)系統(tǒng)測(cè)控技術(shù)，具體涉及電流/電壓瞬時(shí)負(fù)序分量的實(shí)時(shí)提取方法，以及該方法在基于SOPC(System on a Programmable Chip)硬件平臺(tái)的實(shí)現(xiàn)。

背景技術(shù)：

在理想化的電網(wǎng)系統(tǒng)中，三向電流/電壓是完全對(duì)稱的，因此只存在正序分量。而在實(shí)際運(yùn)行中，電網(wǎng)是一個(gè)動(dòng)態(tài)系統(tǒng)，在電子變流裝置運(yùn)行、大功率單向負(fù)載接入、系統(tǒng)故障等一系列情況下，電流/電壓的不平衡和畸變?cè)谒y免，這時(shí)就會(huì)出現(xiàn)負(fù)序分量。電流/電壓的畸變會(huì)對(duì)電網(wǎng)的電能質(zhì)量以及正常運(yùn)行產(chǎn)生不利影響，嚴(yán)重情況時(shí)甚至?xí)?duì)部分裝置設(shè)備造成損壞。因此，對(duì)電網(wǎng)運(yùn)行中負(fù)序分量的實(shí)時(shí)檢測(cè)以及對(duì)應(yīng)的恢復(fù)性控制十分必要。實(shí)現(xiàn)負(fù)序分量的實(shí)時(shí)檢測(cè)通常需要兩部分技術(shù)支撐，包含負(fù)序分量檢測(cè)的硬件平臺(tái)以及負(fù)序分量的實(shí)時(shí)提取方法。

負(fù)序分量檢測(cè)裝置目前基本采用前端ADC(Analog to Digital Converter)采樣，后端由分立器件進(jìn)行處理的硬件結(jié)構(gòu)，如圖1所示。這種結(jié)構(gòu)的主要問題在于：采用分立器件，外圍接口電路設(shè)計(jì)比較復(fù)雜，故障率較高，從而造成整體系統(tǒng)可靠性的下降，不符合當(dāng)前芯片功能高度集成化的技術(shù)趨勢(shì)。此外，隨著電網(wǎng)技術(shù)的發(fā)展，數(shù)字化變電站（簡(jiǎn)稱數(shù)字站）已經(jīng)成為未來電網(wǎng)建設(shè)的方向。在數(shù)字化變電站中，負(fù)序分量計(jì)算所需的輸入電氣參數(shù)，需要從數(shù)字站IEC61850協(xié)議的SMV(Sampled Measured Value)報(bào)文中提取，而不再是通過傳統(tǒng)的ADC采樣方式獲得。這也使得傳統(tǒng)負(fù)序提取裝置不再適合數(shù)字站技術(shù)發(fā)展的需要。

負(fù)序分量的提取方法方面，傳統(tǒng)的負(fù)序分量瞬態(tài)計(jì)算方法中，多采用復(fù)數(shù)進(jìn)行運(yùn)算，當(dāng)需要獲得最終的瞬態(tài)序分量時(shí)，還要經(jīng)過變換，造成了計(jì)算的延時(shí)。某些負(fù)序分量計(jì)算方法中，混入了諧波分量，在獲得最終結(jié)果時(shí)，還需要進(jìn)行濾波處理，也造成了計(jì)算延時(shí)。部分現(xiàn)有技術(shù)方案對(duì)傳統(tǒng)的負(fù)序分量瞬時(shí)提取方法進(jìn)行了優(yōu)化。其中，典型的是采用構(gòu)建三相電量的旋轉(zhuǎn)向量來計(jì)算負(fù)序分量的瞬時(shí)值，一定程度上提高了計(jì)算速度。但是，由于在計(jì)算負(fù)序分量時(shí)，需要同時(shí)構(gòu)建a、b、c三相電量的旋轉(zhuǎn)向量，還是存在計(jì)算量較大的問題。因此，總體來說，采用現(xiàn)有方法提取負(fù)序分量，存在復(fù)數(shù)計(jì)算不方便、延遲大、計(jì)算結(jié)果誤差大等問題，不能適應(yīng)現(xiàn)代電網(wǎng)關(guān)于負(fù)序分量提取實(shí)時(shí)性和精度的要求。

技術(shù)實(shí)現(xiàn)要素：

本發(fā)明針對(duì)傳統(tǒng)瞬時(shí)負(fù)序分量提取方法計(jì)算量大、實(shí)時(shí)性與精度不高；以及傳統(tǒng)負(fù)序分量提取裝置不適應(yīng)數(shù)字化變電站技術(shù)發(fā)展需要的情況，提出了一種針對(duì)數(shù)字化變電站技術(shù)的瞬時(shí)負(fù)序分量時(shí)域?qū)崟r(shí)提取方法及裝置。

本發(fā)明是采用如下技術(shù)方案實(shí)現(xiàn)的：基于數(shù)字站的瞬時(shí)負(fù)序分量時(shí)域?qū)崟r(shí)提取方法及裝置，其硬件資源包括SOPC(System on a Programmable Chip)芯片、以太網(wǎng)光口。其中，所述SOPC芯片采用Altera Cyclone II EP2C70F672C8 FPGA芯片；以太網(wǎng)光口通過Micrel KS8721BL PHY(Physical Layer)芯片和FPGA相連；FPGA部分引腳預(yù)留為硬件控制及聯(lián)絡(luò)線。裝置通過以太網(wǎng)光口，連接數(shù)字化變電站間隔層。如圖2所示。

本裝置在FPGA芯片中設(shè)計(jì)以太網(wǎng)控制器IP核模塊、SMV協(xié)議報(bào)文解析IP核模塊、瞬時(shí)負(fù)序分量實(shí)時(shí)提取IP核模塊、存儲(chǔ)器、NIOS CPU。如圖3所示。

裝置工作時(shí)，由NIOS CPU通過FPGA Avalon總線接口對(duì)存儲(chǔ)器、SMV協(xié)議解析模塊、以太控制器模塊、瞬時(shí)負(fù)序分量實(shí)時(shí)提取模塊進(jìn)行初始化設(shè)置。由以太網(wǎng)光口從數(shù)字化變電站間隔層接收IEC61850 SMV報(bào)文，并由SMV協(xié)議報(bào)文解析模塊進(jìn)行解析，提取三相電流/電壓等電氣參數(shù)。解析結(jié)果作為數(shù)據(jù)輸入，通過存儲(chǔ)器交付給瞬時(shí)負(fù)序分量實(shí)時(shí)提取模塊，并由瞬時(shí)負(fù)序分量實(shí)時(shí)提取模塊完成最終的負(fù)序分量計(jì)算。

如圖4所示，F(xiàn)PGA中，瞬時(shí)負(fù)序分量實(shí)時(shí)提取模塊實(shí)現(xiàn)的負(fù)序分量提取方法包含如下基本步驟（以通過三相電流提取負(fù)序分量為例）。

Step1：從存儲(chǔ)器單元中提取由SMV報(bào)文解析模塊解析出的a相、b相和c相電流的瞬時(shí)值i_a、i_b和i_c，并計(jì)算ac相間電流的瞬時(shí)值i_ac以及bc相間電流的瞬時(shí)值i_bc，如公式（1）所示：

其中，所有計(jì)算參數(shù)均為時(shí)域下的測(cè)量數(shù)據(jù)。

Step2：設(shè)置延時(shí)參數(shù)Δt，令Δt=N/f，其中N為大于0的整數(shù)，f為數(shù)字化變電站的采樣頻率。記錄t時(shí)刻i_ac的瞬時(shí)值，標(biāo)記為i_ac(t)；記錄t時(shí)刻和t-Δt時(shí)刻i_bc的瞬時(shí)值，標(biāo)記為i_bc(t)和i_bc(t-Δt)。同時(shí)，根據(jù)SMV報(bào)文中最新解析出的電流值實(shí)時(shí)更新i_ac(t)、i_bc(t)和i_bc(t-Δt)值。

Step3：構(gòu)建bc相間電流的旋轉(zhuǎn)向量，如公式（2）所示：

其中，?_bc為bc相間電流的旋轉(zhuǎn)向量，I_bcm為bc相間電流的幅值，ω為bc相間電流的角頻率，為bc相間電流的相位。

Step4：用i_bc的瞬時(shí)值i_bc(t)直接代替旋轉(zhuǎn)向量的虛部，并采用i_bc當(dāng)前的瞬時(shí)值i_bc(t)與前一時(shí)刻瞬時(shí)值i_bc(t-Δt)的線性組合來構(gòu)造旋轉(zhuǎn)向量的實(shí)部，如公式（3）所示：

其中，旋轉(zhuǎn)向量實(shí)部所需計(jì)算參數(shù)均為時(shí)域下的測(cè)量數(shù)據(jù)或常數(shù)。

Step5：重構(gòu)負(fù)序分量瞬時(shí)計(jì)算方法，如公式（4）所示：

其中，i₂表示負(fù)序分量瞬時(shí)值，Re表示運(yùn)算時(shí)僅計(jì)算i_bc旋轉(zhuǎn)向量的實(shí)部。

Step6：采用Step1構(gòu)建的相間電流以及Step3、Step4所構(gòu)建之bc相間電流的旋轉(zhuǎn)向量參與公式（4）定義的負(fù)序分量計(jì)算，取計(jì)算結(jié)果做為最終負(fù)序分量的瞬時(shí)值。如公式（5）所示：

其中，i₂表示負(fù)序分量瞬時(shí)值。

如公式（5）所示之負(fù)序分量瞬時(shí)值提取方法，其優(yōu)勢(shì)在于：只需構(gòu)建1次旋轉(zhuǎn)向量，即bc相間電流的旋轉(zhuǎn)向量；提取方法所需參數(shù)均為時(shí)域測(cè)量值或常數(shù)。如，i_ac(t)、i_bc(t)和i_bc(t-Δt)值均為SMV報(bào)文中提供的三相電流瞬時(shí)值通過簡(jiǎn)單減法運(yùn)算完成，幾乎不占計(jì)算時(shí)間開銷；當(dāng)數(shù)字站信號(hào)頻率和采樣頻率確定時(shí)，ωΔt計(jì)算結(jié)果是一個(gè)常數(shù)，其三角函數(shù)值也是常數(shù)，可以預(yù)先獲取，也不占計(jì)算時(shí)間開銷。以上因素均提高了負(fù)序分量提取的實(shí)時(shí)性。

附圖說明

圖1為傳統(tǒng)負(fù)序提取裝置硬件結(jié)構(gòu)圖。

圖2為本裝置硬件結(jié)構(gòu)及和數(shù)字化變電站連接方式的示意圖。

圖3為本裝置FPGA中設(shè)計(jì)的相關(guān)處理功能IP核模塊示意圖。

圖4為瞬時(shí)負(fù)序分量實(shí)時(shí)提取模塊輸入輸出及算法控制流程圖。

圖5為采用本發(fā)明方法計(jì)算三相電流a相發(fā)生斷路時(shí)負(fù)序分量瞬時(shí)值變化的效果圖。

具體實(shí)施方式

基于數(shù)字化變電站的瞬時(shí)負(fù)序分量時(shí)域提取裝置，其硬件資源包含SOPC芯片和以太網(wǎng)光口。其中，所述SOPC芯片采用Altera Cyclone II EP2C70F672C8 FPGA芯片；以太網(wǎng)光口通過Micrel KS8721BL PHY(Physical Layer)芯片和FPGA相連；FPGA部分I/O引腳預(yù)留為硬件控制及聯(lián)絡(luò)線，用于負(fù)序分量提取后的硬件聯(lián)絡(luò)動(dòng)作。本裝置通過以太網(wǎng)光口，連接數(shù)字化變電站的間隔層。如圖2所示。

在本裝置FPGA中設(shè)計(jì)三速以太網(wǎng)控制器IP核模塊、SMV協(xié)議報(bào)文解析IP核模塊、瞬時(shí)負(fù)序分量實(shí)時(shí)提取IP核模塊、存儲(chǔ)器、NIOS CPU，如圖3所示。裝置工作時(shí)，由NIOS CPU通過FPGA Avalon總線接口對(duì)存儲(chǔ)器、SMV協(xié)議解析模塊、以太網(wǎng)控制器模塊、瞬時(shí)負(fù)序分量實(shí)時(shí)提取模塊進(jìn)行初始化設(shè)置。

三速以太網(wǎng)控制器模塊通過以太網(wǎng)光口從數(shù)字化變電站系統(tǒng)的間隔層獲取IEC61850 SMV格式的報(bào)文，并將報(bào)文放入三速以太網(wǎng)控制器模塊的FIFO緩存。SMV協(xié)議報(bào)文解析模塊從以太網(wǎng)控制器模塊的FIFO緩存中提取報(bào)文，完成電氣參數(shù)解碼，由此獲取三相電流i_a、i_b、i_c的瞬時(shí)值，并將此瞬時(shí)值存放入存儲(chǔ)器。

如圖4所示，瞬時(shí)負(fù)序分量實(shí)時(shí)提取模塊從存儲(chǔ)器獲得最新的i_a、i_b、i_c值，并進(jìn)行負(fù)序分量提取計(jì)算。負(fù)序分量提取計(jì)算的依據(jù)和實(shí)現(xiàn)步驟如下。

Step1：從存儲(chǔ)器單元中提取由SMV報(bào)文解析模塊解析出的a相、b相和c相電流的瞬時(shí)值i_a、i_b和i_c，并計(jì)算ac相間電流的瞬時(shí)值i_ac以及bc相間電流的瞬時(shí)值i_bc，如公式（6）所示：

其中，所有計(jì)算參數(shù)均為時(shí)域下的測(cè)量數(shù)據(jù)。

Step2：設(shè)置延時(shí)參數(shù)Δt，令Δt=N/f，其中N為大于0的整數(shù)，f為數(shù)字化變電站的采樣頻率。記錄t時(shí)刻i_ac的瞬時(shí)值，標(biāo)記為i_ac(t)；記錄t時(shí)刻和t-Δt時(shí)刻i_bc的瞬時(shí)值，標(biāo)記為i_bc(t)和i_bc(t-Δt)。同時(shí)，根據(jù)SMV報(bào)文中最新解析出的電流值實(shí)時(shí)更新i_ac(t)、i_bc(t)和i_bc(t-Δt)值。

Step3：構(gòu)造i_bc的旋轉(zhuǎn)向量，如公式（7）所示：

其中，?_bc為bc相間電流的旋轉(zhuǎn)向量，I_bcm為bc相間電流的幅值，ω為bc相間電流的角頻率，為bc相間電流的相位。

根據(jù)正弦電流瞬時(shí)值計(jì)算依據(jù)，t時(shí)刻i_bc的瞬時(shí)值i_bc(t)可由公式（8）計(jì)算：

對(duì)比公式（7）和公式（8）可知，i_bc旋轉(zhuǎn)向量的虛部實(shí)際為i_bc的瞬時(shí)值，因此，構(gòu)造旋轉(zhuǎn)向量時(shí)采用i_bc(t)直接代替旋轉(zhuǎn)向量的虛部而無需進(jìn)行計(jì)算，所需耗時(shí)構(gòu)造部分僅為旋轉(zhuǎn)向量的實(shí)部。

i_bc旋轉(zhuǎn)向量的實(shí)部依據(jù)如下方法構(gòu)造。根據(jù)三角函數(shù)變換，t時(shí)刻bc相間電流的瞬時(shí)值i_bc(t)可改寫為如公式（9）表示：

由于即是前Δt時(shí)刻i_bc的瞬時(shí)值i_bc(t-Δt)，由此公式（9）可以改寫為公式（10），

同時(shí)，根據(jù)三角函數(shù)變換，公式（7）所示之旋轉(zhuǎn)向量實(shí)部可以通過公式（11）計(jì)算：

將公式（10）代入公式（11）得到i_bc旋轉(zhuǎn)向量實(shí)部最終的構(gòu)造方法如公式（12）所示，

其中，所有計(jì)算參數(shù)均為時(shí)域下的測(cè)量數(shù)據(jù)或常數(shù)。

Step4：采用如公式（13）所示方法計(jì)算最終瞬時(shí)負(fù)序分量，

其中，i₂ 表示負(fù)序分量瞬時(shí)值；?_ac和?_bc分別代表i_ac和i_bc的旋轉(zhuǎn)向量；S為旋轉(zhuǎn)影子，S_x=e^-jx，Im表示取虛部運(yùn)算；Re表示取實(shí)部運(yùn)算。

由于進(jìn)行取虛部運(yùn)算，因此?_ac無需構(gòu)造，只需要將其虛部i_ac的瞬時(shí)值i_ac(t)直接代入計(jì)算即可。公式（13）中只需要取旋轉(zhuǎn)向量?_bc的實(shí)部，因此，只需要將根據(jù)公式(12)構(gòu)造的i_bc旋轉(zhuǎn)向量的實(shí)部代入公式（13），即可獲得最終瞬時(shí)負(fù)序分量提取的方法，如公式（14）所示：

其中，i₂ 表示負(fù)序分量的瞬時(shí)值。

如公式（14）所示之負(fù)序分量瞬時(shí)值提取方法其優(yōu)勢(shì)在于：只需構(gòu)建1次旋轉(zhuǎn)向量，即bc相間電流的旋轉(zhuǎn)向量；提取方法所需其它參數(shù)均為時(shí)域測(cè)量值或常數(shù)。如，i_ac(t)、i_bc(t)和i_bc(t-Δt)值均為SMV報(bào)文中提供的三相電流瞬時(shí)值通過簡(jiǎn)單減法運(yùn)算完成，幾乎不占計(jì)算時(shí)間開銷；當(dāng)信號(hào)頻率和采樣頻率確定時(shí)，ωΔt計(jì)算結(jié)果是一個(gè)常數(shù)，其三角函數(shù)值也是常數(shù)，可以預(yù)先獲取，也不占計(jì)算時(shí)間開銷。以上因素均提高了負(fù)序分量提取的實(shí)時(shí)性。

利用本發(fā)明的方法計(jì)算三相電流在a相斷路情況下瞬時(shí)負(fù)序分量變化的情況，得到結(jié)果如圖5所示。本方法計(jì)算結(jié)果和目前采用的先構(gòu)建a、b、c三相電流的旋轉(zhuǎn)向量再計(jì)算負(fù)序分量的方法所取得的結(jié)果一致，但耗時(shí)只有后者的1/3。