1.一種基于最大功率點跟蹤的壓電振動能量采集系統(tǒng)，包括相互連接的壓電換能器和全橋整流電路，其特征在于還包括時序控制電路、最大功率點檢測電路、Buck-Boost級聯(lián)型雙向DC/DC變換器、Buck-Boost單向DC/DC變換器、第一開關(guān)（S1）和第二開關(guān)（S2），所述的時序控制電路分別與所述的第一開關(guān)（S1）、所述的第二開關(guān)（S2）、所述的最大功率點檢測電路、所述的Buck-Boost級聯(lián)型雙向DC/DC變換器連接，所述的第一開關(guān)（S1）與所述的全橋整流電路連接，所述的第二開關(guān)（S2）分別與所述的全橋整流電路、所述的最大功率點檢測電路連接，所述的最大功率點檢測電路與所述的Buck-Boost級聯(lián)型雙向DC/DC變換器連接，所述的Buck-Boost級聯(lián)型雙向DC/DC變換器與所述的全橋整流電路連接，所述的Buck-Boost級聯(lián)型雙向DC/DC變換器上連接有儲能電容（Csto），所述的儲能電容（Csto）與所述的Buck-Boost單向DC/DC變換器連接，所述的Buck-Boost單向DC/DC變換器的電壓輸出端分別與所述的Buck-Boost級聯(lián)型雙向DC/DC變換器和負載連接，且所述的Buck-Boost單向DC/DC變換器的電壓輸出端通過低壓降穩(wěn)壓器LDO給所述的時序控制電路、所述的最大功率點檢測電路和所述的Buck-Boost級聯(lián)型雙向DC/DC變換器提供工作電源。
2.如權(quán)利要求1所述的一種基于最大功率點跟蹤的壓電振動能量采集系統(tǒng)，其特征在于：所述的全橋整流電路包括第一二極管（D1）、第二二極管（D2）、第三二極管（D3）、第四二極管（D4）和濾波電容（Crect），所述的第一二極管（D1）的正極和所述的第二二極管（D2）的負極相連后與所述的壓電換能器相連接，所述的第一二極管（D1）的負極和所述的第三二極管（D3）的負極同時與所述的第一開關(guān)（S1）的第一接線端、所述的第二開關(guān)（S2）的第一接線端相連，所述的第三二極管（D3）的正極和所述的第四二極管（D4）的負極相連后與所述的壓電換能器相連接，所述的第四二極管（D4）的正極和所述的第二二極管（D2）的正極接地，所述的濾波電容（Crect）的一端與所述的第一開關(guān)（S1）的第二接線端相連，所述的濾波電容（Crect）的另一端接地。
3.如權(quán)利要求1所述的一種基于最大功率點跟蹤的壓電振動能量采集系統(tǒng)，其特征在于：所述的最大功率點檢測電路包括第一運算放大器（U1）、第二運算放大器（U2）、第五二極管（D5）、第六二極管（D6）、第一電阻（R1）、第二電阻（R2）、第三電阻（R3）、第四電阻（R4）、第一電容（C1）和第一NMOS管（M1），所述的第一電阻（R1）的一端分別與所述的第五二極管（D5）的正極、所述的第一運算放大器（U1）的反相輸入端相連接，所述的第一電阻（R1）的另一端分別與所述的第二運算放大器（U2）的反相輸入端、輸出端相連接，所述的第五二極管（D5）的負極、所述的第六二極管（D6）的正極分別與所述的第一運算放大器（U1）的輸出端相連接，所述的第六二極管（D6）的負極、所述的第一電容（C1）的一端、所述的第二電阻（R2）的一端分別與所述的第二運算放大器（U2）的同相輸入端相連接，所述的第二運算放大器（U2）的輸出端與所述的Buck-Boost級聯(lián)型雙向DC/DC變換器相連接，所述的第一電容（C1）的另一端接地，所述的第二電阻（R2）的另一端與所述的第一NMOS管（M1）的漏極相連接，所述的第一NMOS管（M1）的源極接地，所述的第一NMOS管（M1）的柵極與所述的時序控制電路相連接，所述的第三電阻（R3）的一端、所述的第四電阻（R4）的一端分別與所述的第一運算放大器（U1）的同相輸入端相連接，所述的第三電阻（R3）的另一端與所述的第二開關(guān)（S2）的第二接線端相連接，所述的第四電阻（R4）的另一端接地。
4.如權(quán)利要求3所述的一種基于最大功率點跟蹤的壓電振動能量采集系統(tǒng)，其特征在于：所述的時序控制電路包括NE556雙時基芯片、第五電阻（R5）、第六電阻（R6）、第七電阻（R7）、第二電容（C2）、第三電容（C3）、第四電容（C4）、第五電容（C5）和反相器7404，所述的第五電阻（R5）的一端、所述的第七電阻（R7）的一端、所述的NE556雙時基芯片的4腳、10腳、14腳分別與工作電源相連接，所述的第五電阻（R5）的另一端、所述的第六電阻（R6）的一段分別與所述的NE556雙時基芯片的1腳相連接，所述的第六電阻（R6）的另一端與所述的第二電容（C2）的一端相連后與所述的NE556雙時基芯片的2腳、6腳相連接，所述的第三電容（C3）的一端與所述的NE556雙時基芯片的3腳相連接，所述的第二電容（C2）的另一端、所述的第三電容（C3）的另一端和所述的NE556雙時基芯片的7腳均接地，所述的第七電阻（R7）的另一端與所述的第四電容（C4）的一端相連后與所述的NE556雙時基芯片的12腳、13腳相連接，所述的第五電容（C5）的一端與所述的NE556雙時基芯片的11腳相連接，所述的第四電容（C4）的另一端和所述的第五電容（C5）的另一端接地，所述的反相器7404的1腳分別與所述的NE556雙時基芯片的9腳、所述的第二開關(guān)（S2）的第三接線端相連接，所述的反相器7404的2腳分別與所述的第一開關(guān)（S1）的第三接線端、所述的Buck-Boost級聯(lián)型雙向DC/DC變換器相連接，所述的反相器7404的3腳和所述的NE556雙時基芯片的5腳均與所述的NE556雙時基芯片的8腳相連接，所述的反相器7404的4腳與所述的第一NMOS管（M1）的柵極相連接。
5.如權(quán)利要求4所述的一種基于最大功率點跟蹤的壓電振動能量采集系統(tǒng)，其特征在于：所述的Buck-Boost級聯(lián)型雙向DC/DC變換器包括第一驅(qū)動芯片IR2110（Z1）、第二驅(qū)動芯片IR2110（Z2）、第六電容（C6）、第七電容（C7）、第七二極管（D7）、第八二極管（D8）、第九二極管（D9）、第十二極管（D10）、第十一片內(nèi)寄生二極管（D11）、第十二片內(nèi)寄生二極管（D12）、第十三片內(nèi)寄生二極管（D13）、第十四片內(nèi)寄生二極管（D14）、第八電阻（R8）、第九電阻（R9）、第十電阻（R10）、第十一電阻（R11）、第十二電阻（R12）、第十三電阻（R13）、第十四電阻（R14）、第十五電阻（R15）、第十六電阻（R16）、第十七電阻（R17）、第十八電阻（R18）、第十九電阻（R19）、第二十電阻（R20）、第二十一電阻（R21）、第二十二電阻（R22）、第二十三電阻（R23）、電感（L1）、第三運算放大器（U3）、第四運算放大器（U4）、第五運算放大器（U5）、第六運算放大器（U6）、第七運算放大器（U7）、第二NMOS管（M2）、第三NMOS管（M3）、第四NMOS管（M4）、第五NMOS管（M5）、與門7408、或門7432、反相器7404和鋸齒波發(fā)生電路（U9），所述的第一驅(qū)動芯片IR2110（Z1）的9腳、所述的第二驅(qū)動芯片IR2110（Z2）的9腳分別與工作電源相連接，所述的第一驅(qū)動芯片IR2110（Z1）的3腳、所述的第二驅(qū)動芯片IR2110（Z2）的3腳分別與所述的Buck-Boost單向DC/DC變換器的電壓輸出端相連接，所述的第七二極管（D7）的正極與所述的第一驅(qū)動芯片IR2110（Z1）的3腳相連接，所述的第七二極管（D7）的負極、所述的第六電容（C6）的一端與所述的第一驅(qū)動芯片IR2110（Z1）的6腳相連接，所述的第六電容（C6）的另一端與所述的第一驅(qū)動芯片IR2110（Z1）的5腳相連接，所述的第二NMOS管（M2）的漏極、所述的第十一片內(nèi)寄生二極管（D11）的負極與所述的濾波電容（Crect）的一端相連接，所述的第十一片內(nèi)寄生二極管（D11）的正極、所述的第二NMOS管（M2）的源極與所述的第一驅(qū)動芯片IR2110（Z1）的5腳相連接，所述的第二NMOS管（M2）的柵極與所述的第八電阻（R8）的一端相連接，所述的第八電阻（R8）的另一端與所述的第一驅(qū)動芯片IR2110（Z1）的7腳相連接，所述的第三NMOS管（M3）的漏極、所述的第十二片內(nèi)寄生二極管（D12）的負極、所述的電感（L1）的一端與所述的第一驅(qū)動芯片IR2110（Z1）的5腳相連接，所述的第三NMOS管（M3）的源極、所述的第十二片內(nèi)寄生二極管（D12）的正極接地，所述的第三NMOS管（M3）的柵極與所述的第十電阻（R10）的一端相連接，所述的第十電阻（R10）的另一端與所述的第一驅(qū)動芯片IR2110（Z1）的1腳相連接，所述的第一驅(qū)動芯片IR2110（Z1）的2腳、11腳、13腳接地，所述的第四NMOS管（M4）的漏極、所述的第十三片內(nèi)寄生二極管（D13）的負極與所述的儲能電容（Csto）的一端相連接，所述的儲能電容（Csto）的另一端接地，所述的第四NMOS管（M4）的源極、所述的第十三片內(nèi)寄生二極管（D13）的正極、所述的電感（L1）的另一端與所述的第二驅(qū)動芯片IR2110（Z2）的5腳相連接，所述的第四NMOS管（M4）的柵極與所述的第九電阻（R9）的一端相連接，所述的第九電阻（R9）的另一端與所述的第二驅(qū)動芯片IR2110（Z2）的7腳相連接，所述的第五NMOS管（M5）的漏極、所述的第十四片內(nèi)寄生二極管（D14）的負極與所述的第二驅(qū)動芯片IR2110（Z2）的5腳相連接，所述的第五NMOS管（M5）的源極、所述的第十四片內(nèi)寄生二極管（D14）的正極接地，所述的第五NMOS管（M5）的柵極與所述的第十一電阻（R11）的一端相連接，所述的第十一電阻（R11）的另一端與所述的第二驅(qū)動芯片IR2110（Z2）的1腳相連接，所述的第八二極管（D8）的正極與所述的第二驅(qū)動芯片IR2110（Z2）的3腳相連接，所述的第八二極管（D8）的負極、所述的第七電容（C7）的一端與所述的第二驅(qū)動芯片IR2110（Z2）的6腳相連接，所述的第七電容（C7）的另一端與所述的第二驅(qū)動芯片IR2110（Z2）的5腳相連接，所述的第二驅(qū)動芯片IR2110（Z2）的2腳、11腳、13腳接地，所述的第二驅(qū)動芯片IR2110（Z2）的12腳與所述的或門7432的3腳相連接，所述的或門7432的1腳、所述的第一驅(qū)動芯片IR2110（Z1）的10腳與所述的與門7408的3腳相連接，所述的或門7432的2腳、4腳與所述的反相器7404的6腳相連接，所述的或門7432的5腳、所述的第二驅(qū)動芯片IR2110（Z2）的10腳與所述的與門7408的6腳相連接，所述的或門7432的6腳與所述的第一驅(qū)動芯片IR2110（Z1）的12腳相連接，所述的與門7408的1腳與所述的第五運算放大器（U5）的輸出端相連接，所述的與門7408的2腳、4腳、所述的反相器7404的5腳與所述的反相器7404的2腳相連接，所述的與門7408的5腳與所述的第六運算放大器（U6）的輸出端相連接，所述的第五運算放大器（U5）的反相輸入端、所述的第六運算放大器（U6）的反相輸入端與所述的鋸齒波發(fā)生電路（U9）的輸出端（U90）相連接，所述的第五運算放大器（U5）的同相輸入端、所述的第九二極管（D9）的負極與所述的第二十二電阻（R22）的一端相連接，所述的第二十二電阻（R22）的另一端接地，所述的第九二極管（D9）的正極、所述的第十二電阻（R12）的一端與所述的第三運算放大器（U3）的輸出端相連接，所述的第十二電阻（R12）的另一端、所述的第十三電阻（R13）的一端與所述的第三運算放大器（U3）的反相輸入端相連接，所述的第十三電阻（R13）的另一端與所述的第二運算放大器（U2）的輸出端相連接，所述的第十六電阻（R16）的一端、所述的第十七電阻（R17）的一端與所述的第三運算放大器（U3）的同相輸入端相連接，所述的第十六電阻（R16）的另一端與所述的第七運算放大器（U7）的輸出端相連接，所述的第十七電阻（R17）的另一端接地，所述的第六運算放大器（U6）的同相輸入端、所述的第十二極管（D10）的負極與所述的第二十三電阻（R23）的一端相連接，所述的第二十三電阻（R23）的另一端接地，所述的第十二極管（D10）的正極、所述的第十八電阻（R18）的一端與所述的第四運算放大器（U4）的輸出端相連接，所述的第十八電阻（R18）的另一端、所述的第十九電阻（R19）的一端與所述的第四運算放大器（U4）的反相輸入端相連接，所述的第二十電阻（R20）的一端、所述的第二十一電阻（R21）的一端與所述的第四運算放大器（U4）的同相輸入端相連接，所述的第二十電阻（R20）的另一端與所述的第二運算放大器（U2）的輸出端相連接，所述的第二十一電阻（R21）的另一端接地，所述的第十九電阻（R19）的另一端分別與所述的第七運算放大器（U7）的輸出端、反相輸入端相連接，所述的第十四電阻（R14）的一端、所述的第十五電阻（R15）的一端與所述的第七運算放大器（U7）的同相輸入端相連接，所述的第十四電阻（R14）的另一端與所述的濾波電容（Crect）的另一端相連接，所述的第十五電阻（R15）的另一端接地。
6.如權(quán)利要求1所述的一種基于最大功率點跟蹤的壓電振動能量采集系統(tǒng)，其特征在于：所述的Buck-Boost單向DC/DC變換器的輸入電壓為1～30V，輸出電壓為12V。
7.如權(quán)利要求1所述的一種基于最大功率點跟蹤的壓電振動能量采集系統(tǒng)，其特征在于：所述的低壓降穩(wěn)壓器LDO采用SPX5205芯片。