本發(fā)明屬于微能量收集技術(shù)領(lǐng)域，特別涉及了一種壓電能量收集系統(tǒng)及其控制方法。

背景技術(shù)：

目前，無(wú)線傳感器節(jié)點(diǎn)的傳統(tǒng)電池供電方式存在存儲(chǔ)能力有限、壽命短的問題，定期更換電池會(huì)使成本大幅增加。而大自然環(huán)境中充滿了大量的環(huán)境能量，如風(fēng)能，太陽(yáng)能，熱能及振動(dòng)能等。而又由于振動(dòng)能是一種廣泛存在的能量形式，因此通過壓電能量換能器收集振動(dòng)能具有普遍意義和廣泛的應(yīng)用前景。

圖1為一個(gè)典型的壓電能量收集系統(tǒng)的結(jié)構(gòu)框圖，壓電能量收集器將壓電材料產(chǎn)生的振動(dòng)能變換為交流電能輸入到整流器中，整流器將交流電能變換為直流能量并轉(zhuǎn)移到能量存儲(chǔ)單元中，該能量存儲(chǔ)單元可以是外部大電容或電池設(shè)備，然后能量存儲(chǔ)單元中的直流能量通過DC-DC變換器變換為負(fù)載電路的電源。這種結(jié)構(gòu)已被廣泛應(yīng)用，相關(guān)的產(chǎn)品可見Linear公司的LTC3588系列。然而這種結(jié)構(gòu)的不足之處包括能量存儲(chǔ)單元端的電壓紋波很大，直接作為DC-DC變換器的電源，勢(shì)必會(huì)影響電路的性能；該結(jié)構(gòu)中沒有電源自啟動(dòng)預(yù)充電電路，所以一旦電源電壓很低或外界的振動(dòng)能較弱時(shí)，整個(gè)能量收集系統(tǒng)就無(wú)法工作；此外，當(dāng)外界存在豐富的振動(dòng)能時(shí)，負(fù)載電路中的能量只能現(xiàn)存現(xiàn)用，剩下的過多能量并沒有被其他的大電容或電池設(shè)備及時(shí)存儲(chǔ)，以備環(huán)境中振動(dòng)能較弱時(shí)，該能量收集系統(tǒng)還能夠繼續(xù)工作并為負(fù)載電路提供能量。

技術(shù)實(shí)現(xiàn)要素：

為了解決上述背景技術(shù)提出的技術(shù)問題，本發(fā)明旨在提供一種壓電能量收集系統(tǒng)及其控制方法，降低了壓電能量收集系統(tǒng)的靜態(tài)功耗，同時(shí)也提高了系統(tǒng)的能量轉(zhuǎn)換效率。

為了實(shí)現(xiàn)上述技術(shù)目的，本發(fā)明的技術(shù)方案為：

一種壓電能量收集系統(tǒng)，包括壓電能量收集器、有源整流器、Buck-Boost變換器、異步控制電路、自啟動(dòng)預(yù)充電電路、峰值檢測(cè)電路、電感輸入端電壓過零檢測(cè)電路、V_DD端能量存儲(chǔ)單元、V_DD端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路、V_ST端能量存儲(chǔ)單元、V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路、存儲(chǔ)單元間能量轉(zhuǎn)換電路、LDO穩(wěn)壓電路、V_DD的內(nèi)部穩(wěn)壓電路和低功耗基準(zhǔn)電流源及參考電壓產(chǎn)生電路；所述Buck-Boost變換器包括第一電感、輸入端開關(guān)、第一開關(guān)、第二開關(guān)、V_DD端開關(guān)和V_ST端開關(guān)，輸入端開關(guān)的一端作為Buck-Boost變換器的輸入端，輸入端開關(guān)的另一端連接第一電感的輸入端子，第一電感的輸入端子經(jīng)第一開關(guān)與地線相連，第一電感的輸出端子經(jīng)第二開關(guān)與地線相連，V_DD端開關(guān)的一端連接第一電感的輸出端子，V_DD端開關(guān)的另一端作為V_DD電壓輸出端，V_ST端開關(guān)的一端連接第一電感的輸出端子，V_ST端開關(guān)的另一端作為V_ST電壓輸出端；壓電能量收集器的輸出信號(hào)V_P接入有源整流器的輸入端，有源整流器的輸出信號(hào)V_R接入自啟動(dòng)預(yù)充電電路的輸入端、Buck-Boost變換器的輸入端以及峰值檢測(cè)電路的輸入端，自啟動(dòng)預(yù)充電電路的兩個(gè)輸出端分別連接V_DD端能量存儲(chǔ)單元和異步控制電路的UVLO輸入端，Buck-Boost變換器的V_DD電壓輸出端連接V_DD端能量存儲(chǔ)單元，Buck-Boost變換器的V_ST電壓輸出端連接V_ST端能量存儲(chǔ)單元，LDO穩(wěn)壓電路的輸入端和存儲(chǔ)單元間能量轉(zhuǎn)換電路的輸入端分別連接V_ST端能量存儲(chǔ)單元，LDO穩(wěn)壓電路的輸出信號(hào)UVLO_VST、V_DD的內(nèi)部穩(wěn)壓電路的輸出信號(hào)UVLO_VDD以及自啟動(dòng)預(yù)充電電路的輸出信號(hào)UVLO分別接入存儲(chǔ)單元間能量轉(zhuǎn)換電路的輸入端，存儲(chǔ)單元間能量轉(zhuǎn)換電路的輸出端連接V_DD端能量存儲(chǔ)單元，峰值檢測(cè)電路的輸出端連接異步控制電路的V_peak信號(hào)輸入端，電感輸入端電壓過零檢測(cè)電路輸入端接入第一電感的輸入端子電壓V_LX1，電感輸入端電壓過零檢測(cè)電路的輸出端連接異步控制電路的ZVD信號(hào)輸入端，V_DD端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路的輸入端分別接入第一電感的輸出端子電壓V_LX2和Buck-Boost變換器的V_DD電壓，V_DD端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路的輸出端連接異步控制電路的ZCD_VDD信號(hào)輸入端，V_DD的內(nèi)部穩(wěn)壓電路的輸入端接入V_DD電壓，V_DD的內(nèi)部穩(wěn)壓電路的輸出端連接異步控制電路的UVLO_VDD信號(hào)輸入端，V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路的輸入端接入V_DD電壓、V_ST電壓以及第一電感的輸出端子電壓V_LX2，V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路的輸出端連接異步控制電路的max、ZCD_{Vst_P}、ZCD_Vst1和ZCD_Vst2信號(hào)輸入端，異步控制電路的輸出端輸出Buck-Boost變換器的一組開關(guān)信號(hào)，低功耗基準(zhǔn)電流源及參考電壓產(chǎn)生電路為各個(gè)電路單元提供偏置電流，并為L(zhǎng)DO穩(wěn)壓電路提供穩(wěn)定的參考電壓。

進(jìn)一步地，所述有源整流器包括全波整流橋、最大電壓選擇電路以及有源二極管，最大電壓選擇電路包括第一～第三開關(guān)管，有源二極管包括遲滯比較器和第四開關(guān)管，且第一～第四開關(guān)管均為PMOS管；全波整流橋的輸入端接入壓電能量收集器的輸出信號(hào)V_P，全波整流橋的輸出信號(hào)V接入第一開關(guān)管的漏極、第二開關(guān)管的柵極、第三開關(guān)的源極和第四開關(guān)管的漏極，第一～第四開關(guān)管的溝道均連到第一開關(guān)管的源極，第一開關(guān)管的源極連接第二開關(guān)管的源極，第三開關(guān)管的柵極連接第三開關(guān)管的漏極，第一開關(guān)管的柵極、第二開關(guān)管的漏極、第三開關(guān)管的漏極和第四開關(guān)管的源極分別作為有源整流器的輸出端，輸出信號(hào)V_R，遲滯比較器的正輸入端接入信號(hào)V_R，遲滯比較器的負(fù)輸入端接入信號(hào)V，遲滯比較器的輸出端連接第四開關(guān)管的柵極，遲滯比較器的電源端連接第四開關(guān)管的溝道。

進(jìn)一步地，所述V_DD端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路包括環(huán)形振蕩器、第一施密特觸發(fā)器、動(dòng)態(tài)鎖存比較器、第二施密特觸發(fā)器和第一上升沿脈沖檢測(cè)電路；環(huán)形振蕩器的使能端接入V_DD端能量存儲(chǔ)單元的充電狀態(tài)信號(hào)，當(dāng)V_DD端能量存儲(chǔ)單元的充電路徑導(dǎo)通時(shí)，環(huán)形振蕩器啟動(dòng)，第一施密特觸發(fā)器輸入端連接環(huán)形振蕩器的輸出端，第一施密特觸發(fā)器的輸出端連接動(dòng)態(tài)鎖存比較器的時(shí)鐘信號(hào)端，動(dòng)態(tài)鎖存比較器的使能端接入第一開關(guān)的開關(guān)信號(hào)，動(dòng)態(tài)鎖存比較器的兩個(gè)輸入端分別接入第一電感的輸出端子電壓V_LX2和V_DD電壓，第二施密特觸發(fā)器的輸入端連接動(dòng)態(tài)鎖存比較器的輸出端，第二施密特觸發(fā)器的輸出端連接第一上升沿脈沖檢測(cè)電路的輸入端，第一上升沿脈沖檢測(cè)電路的輸出端連接異步控制電路的ZCD_VDD信號(hào)輸入端。

進(jìn)一步地，所述V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路包括第一PMOS輸入對(duì)的遲滯比較器、第一NMOS輸入對(duì)的遲滯比較器、第二NMOS輸入對(duì)的遲滯比較器、V_DD與V_ST電壓比較器、第三～第五施密特觸發(fā)器、第二～第四上升沿脈沖檢測(cè)電路、RS觸發(fā)器、第一～第三非門以及第一～第二與非門；第一PMOS輸入對(duì)的遲滯比較器的兩個(gè)輸入端分別接入V_ST電壓和第一電感的輸出端子電壓V_LX2，第三施密特觸發(fā)器的輸入端連接第一PMOS輸入對(duì)的遲滯比較器的輸出端，第三施密特觸發(fā)器的輸出端連接第二上升沿脈沖檢測(cè)電路的輸入端，第二上升沿脈沖檢測(cè)電路的輸出端連接異步控制電路的ZCD_{Vst_P}信號(hào)輸入端，第一PMOS輸入對(duì)的遲滯比較器的使能端接入V_ST端能量存儲(chǔ)單元的充電狀態(tài)信號(hào)，當(dāng)V_ST端能量存儲(chǔ)單元的充電路徑導(dǎo)通時(shí)，第一PMOS輸入對(duì)的遲滯比較器工作；第一NMOS輸入對(duì)的遲滯比較器的兩個(gè)輸入端分別接入V_ST電壓和第一電感的輸出端子電壓，第四施密特觸發(fā)器的輸入端連接第一NMOS輸入對(duì)的遲滯比較器的輸出端，第四施密特觸發(fā)器的輸出端連接第三上升沿脈沖檢測(cè)電路的輸入端，第三上升沿脈沖檢測(cè)電路的輸出端連接異步控制電路的ZCD_Vst1信號(hào)輸入端；第二NMOS輸入對(duì)的遲滯比較器的兩個(gè)輸入端分別接入V_ST電壓和第一電感的輸出端子電壓，第五施密特觸發(fā)器的輸入端連接第二NMOS輸入對(duì)的遲滯比較器的輸出端，第五施密特觸發(fā)器的輸出端連接第四上升沿脈沖檢測(cè)電路的輸入端，第四上升沿脈沖檢測(cè)電路的輸出端連接異步控制電路的ZCD_Vst2信號(hào)輸入端；V_DD與V_ST電壓比較器的兩個(gè)輸入端分別接入V_DD電壓和V_ST電壓，V_DD與V_ST電壓比較器的輸出端連接第一非門的輸入端，第一非門的輸出端連接第二非門的輸入端，第二非門的輸出端連接異步控制電路的max信號(hào)輸入端，第一與非門的兩個(gè)輸入端分別連接第二非門的輸出端和第二與非門的一個(gè)輸入端，第二與非門的另一輸入端連接第一非門的輸出端；第一與非門的輸出端連接第二NMOS輸入對(duì)的遲滯比較器的使能端，當(dāng)?shù)谝慌c非門輸出低電平時(shí)，第二NMOS輸入對(duì)的遲滯比較器工作，第二與非門的輸出端連接第一NMOS輸入對(duì)的遲滯比較器的使能端，當(dāng)?shù)诙c非門輸出低電平時(shí)，第一NMOS輸入對(duì)的遲滯比較器工作；V_DD與V_ST電壓比較器的使能端連接第三非門的輸出端，第三非門的輸入端連接RS觸發(fā)器的輸出端，RS觸發(fā)器的S輸入端接入Buck-Boost變換器中第二開關(guān)的導(dǎo)通狀態(tài)信號(hào)，RS觸發(fā)器的R輸入端接入ZCD信號(hào)，當(dāng)V_DD端能量存儲(chǔ)單元的充電電流過零時(shí)，ZCD信號(hào)被選為ZCD_VDD信號(hào)，當(dāng)V_ST端能量存儲(chǔ)單元的充電電流過零時(shí)，ZCD信號(hào)被選為ZCD_VST信號(hào)，所述ZCD_VST信號(hào)：

${\mathrm{ZCD}}_{VST}=(V_{ST}\>V_{THN})\·{\mathrm{ZCD}}_{Vst\_N}+\stackrel{\‾}{(V_{ST}\>V_{THN})}\·{\mathrm{ZCD}}_{Vst\_P}$

其中，V_THN為第一PMOS輸入對(duì)的遲滯比較器的閾值電壓，當(dāng)V_ST＞V_THN，第一PMOS輸入對(duì)的遲滯比較器將一直處于關(guān)閉狀態(tài)。

進(jìn)一步地，所述存儲(chǔ)單元間能量轉(zhuǎn)換電路包括電流饑餓型環(huán)形振蕩器、第六施密特觸發(fā)器、16分頻器、第五上升沿脈沖檢測(cè)電路、D觸發(fā)器、柵驅(qū)動(dòng)電路、第五開關(guān)管、第四非門、第五非門、第一與門以及第一或非門；電流饑餓型環(huán)形振蕩器的輸出端依次經(jīng)第六施密特觸發(fā)器、16分頻器和第五上升沿脈沖檢測(cè)電路與D觸發(fā)器的時(shí)鐘信號(hào)端相連，D觸發(fā)器的D輸入端接入V_DD電壓，D觸發(fā)器的輸出端經(jīng)柵驅(qū)動(dòng)電路與第五開關(guān)管的柵極相連，第五開關(guān)管的源極和漏極分別接入V_DD電壓和V_ST電壓，第四非門的輸入端接入U(xiǎn)VLO_VST信號(hào)，第一與門的兩個(gè)輸入端分別連接第四非門的輸出端和UVLO_VDD信號(hào)，第一與門的輸出端連接電流饑餓型環(huán)形振蕩器的使能端，第五非門的輸入端接入U(xiǎn)VLO_VDD信號(hào)，第一或非門的三個(gè)輸入端分別連接第五非門的輸出端、UVLO_VST信號(hào)和UVLO信號(hào)，16分頻器的復(fù)位端和D觸發(fā)器的復(fù)位端分別連接第一或非門的輸出端。

進(jìn)一步地，所述V_DD的內(nèi)部穩(wěn)壓電路包括第六～第二十一開關(guān)管以及第六～第七非門；第六開關(guān)管的源極接入V_DD電壓，第六開關(guān)管的漏極連接第七開關(guān)管的源極，第七開關(guān)管的漏極連接第八開關(guān)管的源極，第八開關(guān)管的漏極連接第九開關(guān)管的源極，第九開關(guān)管的漏極連接第十開關(guān)管的源極，第十開關(guān)管的漏極連接第十一開關(guān)管的源極，第十一開關(guān)管的漏極連接第十二開關(guān)管的源極，第十二開掛管的漏極連接第十三開關(guān)管的源極，第十三開關(guān)管的漏極接地，第六～第十三開關(guān)管的溝道彼此相連后接入V_DD電壓，第六～第九開關(guān)管的柵極均與自身的漏極相連，第十～第十三開關(guān)管的柵極彼此相連后接地，第十四、第十五、第十六開關(guān)管的源極和溝道均接入V_DD電壓，第十四開關(guān)管的柵極連接第十四開關(guān)管的漏極和第十五開關(guān)管的柵極，第十四開關(guān)管的漏極接入偏置電流，第十六開關(guān)管的柵極接入V_DD電壓，第十六開關(guān)管的漏極連接第十五開關(guān)管的漏極和第十七開關(guān)管的漏極，第十七開關(guān)管的溝道接地，第十八開關(guān)管的漏極連接第十五開關(guān)管的漏極，第十八開關(guān)管的源極連接第二十開關(guān)管的漏極，第十九開關(guān)管的漏極連接第十七開關(guān)管的源極，第十九開關(guān)管的源極連接第二十一開關(guān)管的漏極，第十八～第二十一開關(guān)管的柵極均連接第九開關(guān)管的漏極，第十八～第二十一開關(guān)管的溝道接地，第二十、第二十一開關(guān)管的源極接地，第六非門的輸入端連接第十六開關(guān)管的漏極，第七非門的輸入端連接第十七開關(guān)管的柵極和第六非門的輸出端，第七非門的輸出端連接異步控制電路的UVLO_VDD信號(hào)輸入端。

進(jìn)一步地，所述LDO穩(wěn)壓電路包括第二十二～第三十三開關(guān)管、第一～第三V_ST電壓檢測(cè)電路，NMOS輸入對(duì)的折疊共源共柵放大器以及第八非門；第二十三開關(guān)管的溝道和源極均接入V_ST電壓，第二十三開關(guān)管的漏極連接第二十四開關(guān)管的源極，第二十四開關(guān)管的漏極連接第二十五開關(guān)管的源極，第二十五開關(guān)管的漏極連接第二十六開關(guān)管的源極，第二十六開關(guān)管的漏極連接第二十七開關(guān)管的源極，第二十七開關(guān)管的漏極連接第二十八開關(guān)管的源極，第二十八開關(guān)管的漏極連接第二十九開關(guān)管的源極，第二十九開關(guān)管的漏極連接第三十開關(guān)管的源極，第三十開關(guān)管的漏極連接第三十一開關(guān)管的源極，第二十四～第三十一開關(guān)管的溝道彼此連接后接入第二十四開關(guān)管的源極，第三十一～第三十三開關(guān)管的漏極接地，第三十、第三十二、第三十三開關(guān)管的源極彼此相連后接入NMOS輸入對(duì)的折疊共源共柵放大器的輸入端，NMOS輸入對(duì)的折疊共源共柵放大器的電源端接入V_ST電壓，NMOS輸入對(duì)的折疊共源共柵放大器的輸出端連接第二十二開關(guān)管的漏極和第二十三開關(guān)管的柵極，第二十二開關(guān)管的源極和溝道均接入V_ST電壓，第二十二開關(guān)管的柵極連接第八非門的輸出端，第一～第三V_ST電壓檢測(cè)電路的輸入端均接入V_ST電壓，第一V_ST電壓檢測(cè)電路的輸出端連接NMOS輸入對(duì)的折疊共源共柵放大器的使能端、第八非門的輸入端和第二十四開關(guān)管的柵極，第二V_ST電壓檢測(cè)電路的輸出端連接第三十三開關(guān)的柵極，第三V_ST電壓檢測(cè)電路的出端連接第三十二開關(guān)的柵極，第二十四開關(guān)管的源極作為L(zhǎng)DO穩(wěn)壓電路的輸出端。

本發(fā)明還提出了基于上述壓電能量收集系統(tǒng)的控制方法：

壓電能量收集器將壓電材料產(chǎn)生的振動(dòng)能變換為交流電能輸入給有源整流器，有源整流器將交流電能變換為直流能量，并輸出電壓V_R，當(dāng)V_DD電壓低于電壓閾值a時(shí)，有源整流器的輸出能量將通過自啟動(dòng)預(yù)充電電路進(jìn)入V_DD端能量存儲(chǔ)單元，V_DD電壓不斷增大，一旦V_DD電壓高于電壓閾值b時(shí)，自啟動(dòng)預(yù)充電電路關(guān)閉，系統(tǒng)進(jìn)入壓電能量提取模式，有源整流器的輸出能量全部進(jìn)入Buck-Boost變換器中，根據(jù)峰值檢測(cè)電路對(duì)有源整流器的輸入電壓V_R峰值的檢測(cè)，輸出一個(gè)上升沿脈沖到異步控制電路的V_peak信號(hào)輸入端，異步控制電路將輸出一組開關(guān)信號(hào)以導(dǎo)通Buck-Boost變換器中的輸入端開關(guān)和第二開關(guān)，將有源整流器的輸出能量轉(zhuǎn)移到第一電感中；根據(jù)電感輸入端電壓過零檢測(cè)電路對(duì)第一電感輸入端子電壓V_LX1的過零檢測(cè)，輸出一個(gè)上升沿脈沖到異步控制電路的ZVD信號(hào)輸入端，異步控制電路將導(dǎo)通第一開關(guān)和V_DD端開關(guān)，將第一電感中的能量轉(zhuǎn)移到V_DD端能量存儲(chǔ)單元中；根據(jù)V_DD端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路對(duì)V_DD端開關(guān)兩端電壓的檢測(cè)，輸出一個(gè)上升沿脈沖到異步控制電路的ZCD_VDD信號(hào)輸入端，異步控制電路將關(guān)斷V_DD端開關(guān)，導(dǎo)通V_ST端開關(guān)；根據(jù)V_DD的內(nèi)部穩(wěn)壓電路對(duì)V_DD電壓的檢測(cè)，輸出低電平信號(hào)或高電平信號(hào)到異步控制電路的UVLO_VDD信號(hào)輸入端，使異步控制電路關(guān)斷或?qū)╒_DD端開關(guān)；根據(jù)V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路對(duì)V_ST端開關(guān)兩端電壓的檢測(cè)，分別輸出四個(gè)信號(hào)到異步控制電路的max、ZCD_{Vst_P}、ZCD_Vst1和ZCD_Vst2信號(hào)輸入端，異步控制電路將關(guān)斷V_ST端開關(guān)和第一開關(guān)；當(dāng)電壓V_ST高于電壓閾值c時(shí)，LDO穩(wěn)壓電路啟動(dòng)，根據(jù)V_ST電壓的范圍輸出穩(wěn)定的電壓；當(dāng)存儲(chǔ)單元間能量轉(zhuǎn)換電路檢測(cè)到V_DD的內(nèi)部穩(wěn)壓電路的輸出信號(hào)UVLO_VDD處于高電平、LDO穩(wěn)壓電路的輸出信號(hào)UVLO_VST處于低電平，且該電平狀態(tài)持續(xù)了時(shí)間d后，建立V_ST端能量存儲(chǔ)單元與V_DD端能量存儲(chǔ)單元的導(dǎo)通路徑。

采用上述技術(shù)方案帶來的有益效果：

本發(fā)明采用了超低功耗設(shè)計(jì)技術(shù)，引入新結(jié)構(gòu)，并對(duì)現(xiàn)有電路結(jié)構(gòu)進(jìn)行了改進(jìn)與優(yōu)化，極大地降低了所述壓電能量收集系統(tǒng)的靜態(tài)功耗，同時(shí)也提高了系統(tǒng)的能量轉(zhuǎn)換效率。本發(fā)明設(shè)計(jì)的壓電能量收集系統(tǒng)能夠在V_DD端能量存儲(chǔ)單元完全放電的情況下，實(shí)現(xiàn)電路自啟動(dòng)的功能。此外，V_DD端能量存儲(chǔ)單元和V_ST端能量存儲(chǔ)單元能互相合作，合理分配能量，使得系統(tǒng)在振動(dòng)較弱或振動(dòng)較強(qiáng)的環(huán)境中，都能有條不紊地運(yùn)行。

附圖說明

圖1是典型的壓電能量收集系統(tǒng)的結(jié)構(gòu)框圖；

圖2是本發(fā)明的壓電能量收集系統(tǒng)的結(jié)構(gòu)框圖；

圖3是有源整流器的電路圖；

圖4A、圖4B和圖4C為Buck-Boost變換器3個(gè)階段的示意圖；

圖5A和圖5B分別為異步控制電路的工作狀態(tài)轉(zhuǎn)換圖和具體實(shí)現(xiàn)電路圖；

圖6是低功耗基準(zhǔn)電流源及參考電壓產(chǎn)生電路圖；

圖7A和圖7B分別為V_DD端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路框圖和動(dòng)態(tài)鎖存比較器的電路圖；

圖8A和圖8B分別為V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路框圖和PMOS輸入對(duì)的遲滯比較器的電路圖；

圖9是V_DD的內(nèi)部穩(wěn)壓電路圖；

圖10是LDO穩(wěn)壓電路圖；

圖11是存儲(chǔ)單元間能量轉(zhuǎn)換電路圖；

圖12A、圖12B和圖12C分別為壓電能量收集系統(tǒng)正常工作的時(shí)序圖、局部時(shí)序放大圖以及V_ST端的能量存儲(chǔ)單元向V_DD端的能量存儲(chǔ)單元供能的時(shí)序仿真圖；

圖13是壓電能量收集系統(tǒng)消耗的靜態(tài)電流I_Q隨電壓V_DD的變化圖；

圖14是壓電能量收集系統(tǒng)的能量轉(zhuǎn)換效率隨壓電峰值電壓V_P,peak和第二輸出端電壓V_ST的變化圖。

具體實(shí)施方式

以下將結(jié)合附圖，對(duì)本發(fā)明的技術(shù)方案進(jìn)行詳細(xì)說明。

如圖2所示，壓電能量收集器將壓電材料產(chǎn)生的振動(dòng)能變換為交流電能輸入到有源整流器中，有源整流器將交流電能變換為直流能量，并輸出電壓V_R，如果該系統(tǒng)的電源電壓V_DD低于1V，整流器的輸出能量將通過自啟動(dòng)預(yù)充電電路進(jìn)入_VDD端的能量存儲(chǔ)單元，電壓V_DD不斷增大，一旦電壓V_DD高于1.08V，該自啟動(dòng)預(yù)充電電路將被關(guān)閉，該系統(tǒng)便進(jìn)入壓電能量提取模式，整流器的輸出能量全部進(jìn)入Buck-Boost變換器中，根據(jù)峰值檢測(cè)電路對(duì)其輸入電壓V_R峰值的檢測(cè)，輸出一個(gè)上升沿脈沖到異步控制電路的V_peak輸入端，該異步控制電路將啟動(dòng)S0和S2一組開關(guān)，將整流器的輸出能量轉(zhuǎn)移到電感L中；根據(jù)V_LX1電壓過零檢測(cè)電路對(duì)電感L的第一端子電壓V_LX1的過零檢測(cè)，輸出一個(gè)上升沿脈沖到異步控制電路的ZVD輸入端，該異步控制電路將啟動(dòng)S1和S_VDD一組開關(guān)，將電感L中的能量轉(zhuǎn)移到V_DD端的能量存儲(chǔ)單元中；根據(jù)V_DD端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路對(duì)開關(guān)S_VDD兩端電壓V_LX2和V_DD大小的檢測(cè)，輸出一個(gè)上升沿脈沖到異步控制電路的ZCD_VDD輸入端，該異步控制電路將關(guān)閉開關(guān)S_VDD，啟動(dòng)開關(guān)S_VST；根據(jù)V_DD的內(nèi)部穩(wěn)壓電路對(duì)電壓V_DD的檢測(cè)，輸出一個(gè)低電平信號(hào)(或高電平信號(hào))到異步控制電路的UVLO_VDD輸入端，該異步電路將關(guān)閉開關(guān)S_VDD(或啟動(dòng)開關(guān)S_VDD)；根據(jù)V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路對(duì)開關(guān)S_VST兩端電壓V_LX2和V_ST大小的檢測(cè)，分別輸出四個(gè)或電平信號(hào)或上升沿脈沖信號(hào)到異步控制電路的max、ZCD_{Vst_P}，ZCD_Vst1和ZCD_Vst2四個(gè)輸入端，該異步控制電路將關(guān)閉開關(guān)S_VST和S1；當(dāng)電壓V_ST高于2V時(shí)，LDO穩(wěn)壓電路被啟動(dòng)，根據(jù)輸入電壓V_ST的電壓范圍，其輸出電壓依次為1.8V、2.5V和3V；根據(jù)所述V_DD的內(nèi)部穩(wěn)壓電路的輸出信號(hào)UVLO_VDD和所述LDO穩(wěn)壓電路的輸出信號(hào)UVLO_VST所處電平狀態(tài)的判斷，所述存儲(chǔ)單元間能量轉(zhuǎn)換電路在UVLO_VDD為高電平和UVLO_VST為低電平的這一狀態(tài)持續(xù)4ms后，建立V_ST端的能量存儲(chǔ)單元與V_DD端的能量存儲(chǔ)單元的導(dǎo)通路徑，而當(dāng)UVLO_VDD為低電平或UVLO_VST為高電平時(shí)，該導(dǎo)通路徑被阻斷。

如圖3所示，有源整流器包括全波整流橋、最大電壓選擇電路和有源二極管。NMOS管M0、M1和PMOS管M2、M3構(gòu)成了全波整流橋結(jié)構(gòu)，PMOS管M4、M5、M6構(gòu)成了最大電壓選擇電路，PMOS開關(guān)管M7和NMOS輸入對(duì)的遲滯比較器構(gòu)成了有源二極管。不同于以往的有源整流器結(jié)構(gòu)，本發(fā)明中的整流器增加了最大電壓選擇電路，該結(jié)構(gòu)旨在選出電壓V與V_R中的較大值V_HH，以使PMOS開關(guān)管M7的襯底被偏置在最高電壓，同時(shí)以V_HH為電源的遲滯比較器也能將PMOS開關(guān)管M7完全關(guān)斷。為了降低功耗，遲滯比較器的偏置電流將由低功耗基準(zhǔn)電流源及參考電壓產(chǎn)生電路提供。

如圖4A所示，在第一操作階段，異步控制電路啟動(dòng)開關(guān)S0和S2，這使得輸入端V_R和地在第一極性下連接電感L，此時(shí)，增大的電流i1流過該電感。在第二操作階段，如圖4B所示，異步控制電路啟動(dòng)開關(guān)S1和S_VDD。這使得地和V_DD端在第二相反極性下連接電感L，此時(shí)，減小的電流i2流過該電感，V_DD端能量存儲(chǔ)單元開始充電，V_DD電壓值不斷上升。一旦V_DD高于1.6V，變換器電路將進(jìn)入另一個(gè)第二操作階段，如圖4C所示，異步控制電路啟動(dòng)開關(guān)S1和S_VST，此時(shí)，減小的電流i3流過該電感，V_ST端能量存儲(chǔ)單元開始充電，V_ST電壓值不斷上升。值得注意的是，在上述Buck-Boost變換器的任一操作階段，只要相應(yīng)的觸發(fā)條件滿足，V_ST端能量存儲(chǔ)單元都可供能給V_DD端的能量存儲(chǔ)單元，且不會(huì)影響到變換器的正常操作過程。

由圖5A可知，該壓電能量收集系統(tǒng)的壓電能量提取模式可分為三個(gè)狀態(tài)即狀態(tài)PHA，狀態(tài)PHB，狀態(tài)PHC。其中狀態(tài)PHC是閑置狀態(tài)(開關(guān)信號(hào)E_X1＝0(開關(guān)S1關(guān)斷)、E_X2＝0(開關(guān)S2關(guān)斷))，當(dāng)圖5B的電路檢測(cè)到一個(gè)上升沿脈沖信號(hào)V_peak時(shí)，系統(tǒng)便轉(zhuǎn)變到狀態(tài)PHA(開關(guān)信號(hào)E_X1＝0(開關(guān)S1關(guān)斷)、E_X2＝1(開關(guān)S2導(dǎo)通))，此時(shí)，對(duì)應(yīng)于圖4A的變換器狀態(tài)，壓電能量正逐漸轉(zhuǎn)移到電感L中，電感的充電電流在上升，而壓電電壓V_P在下降，同時(shí)導(dǎo)致電感L的第一端子電壓V_LX1也隨之同步下降。當(dāng)圖5B的電路檢測(cè)到一個(gè)ZVD信號(hào)的上升沿脈沖時(shí)，系統(tǒng)被切換到狀態(tài)PHB(開關(guān)信號(hào)E_X1＝1(開關(guān)S1導(dǎo)通)、E_X2＝0(開關(guān)S2關(guān)斷))，此時(shí)，對(duì)應(yīng)于圖4B或圖4C的變換器狀態(tài)，電感L中的能量逐漸轉(zhuǎn)移到V_DD端或V_ST端能量存儲(chǔ)單元中，電感的放電電流迅速下降，而V_DD或V_ST的電壓逐漸上升。當(dāng)圖5B的電路檢測(cè)到一個(gè)ZCD信號(hào)的上升沿脈沖時(shí)，系統(tǒng)便又回到了狀態(tài)PHC。如此反復(fù)，該壓電能量收集系統(tǒng)便能不斷地收集環(huán)境中的振動(dòng)能并存儲(chǔ)在輸出電容或電池設(shè)備中。若壓電能量提取過程中，電壓V_DD低于1V，則所述自啟動(dòng)預(yù)充電電路的輸出信號(hào)UVLO將翻轉(zhuǎn)為高電平，圖5B的電路被關(guān)閉，系統(tǒng)進(jìn)入無(wú)源自啟動(dòng)預(yù)充電模式。此時(shí)，有源整流器輸出端的能量通過自啟動(dòng)預(yù)充電電路逐漸轉(zhuǎn)移到V_DD端能量存儲(chǔ)單元中，V_DD的電壓逐漸上升，一旦V_DD高于1.08V，信號(hào)UVLO將翻轉(zhuǎn)為低電平，系統(tǒng)就進(jìn)入壓電能量提取模式的狀態(tài)PHC以等待脈沖信號(hào)V_peak。在圖5B的電路中，當(dāng)輸入信號(hào)UVLO_VDD(即V_DD的內(nèi)部穩(wěn)壓電路的輸出信號(hào))為高電平時(shí)，信號(hào)E_VDD被置高電平，即V_DD端能量存儲(chǔ)單元的充電路徑導(dǎo)通，V_DD電壓上升，當(dāng)該支路的充電電流過零時(shí)，信號(hào)ZCD被選為信號(hào)ZCD_VDD。當(dāng)輸入信號(hào)UVLO_VDD為低電平時(shí)，信號(hào)E_VST被置高電平，即V_ST端能量存儲(chǔ)單元的充電路徑導(dǎo)通，V_ST電壓上升，當(dāng)該支路的充電電流過零時(shí)，信號(hào)ZCD被選為信號(hào)ZCD_VST。而信號(hào)ZCD_VST將根據(jù)選擇信號(hào)V_ST>V_THN和max來具體判斷，關(guān)系式如下：

${\mathrm{ZCD}}_{VST}=(V_{ST}\>V_{THN})\·{\mathrm{ZCD}}_{Vst\_N}+\stackrel{\‾}{(V_{ST}\>V_{THN})}\·{\mathrm{ZCD}}_{Vst\_P}---\left(1\right)$

而其中又有關(guān)系式：

${\mathrm{ZCD}}_{Vst\_N}=max\·{\mathrm{ZCD}}_{Vst2}+\stackrel{\‾}{max}\·{\mathrm{ZCD}}_{Vst1}---\left(2\right)$

其中，信號(hào)V_THN是NMOS管的閾值電壓，信號(hào)max，信號(hào)ZCD_{Vst_P}，信號(hào)ZCD_Vst1和信號(hào)ZCD_Vst2都是V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路的輸出信號(hào)。無(wú)論信號(hào)ZCD是被選為信號(hào)ZCD_VDD還是信號(hào)ZCD_VST，只要信號(hào)ZCD被置高電平，clk2_n便被置低電平，相關(guān)的D觸發(fā)器便被復(fù)位，E_X1被置低電平，系統(tǒng)便進(jìn)入狀態(tài)PHC以等待下一次壓電能量提取。

如圖6所示，低功耗基準(zhǔn)電流源及參考電壓產(chǎn)生電路旨在產(chǎn)生一個(gè)低溫漂系數(shù)、高電源抑制比且不隨電源電壓變化的基準(zhǔn)電流I_ref，并以此為參考電流產(chǎn)生一個(gè)同樣低溫漂系數(shù)，高電源抑制比且不隨電源電壓變化的參考電壓V_ref。由圖可知，M25--M30管構(gòu)成了啟動(dòng)電路，M23、M24、M8--M11管及電阻R0、R1構(gòu)成了基準(zhǔn)電流產(chǎn)生電路，M12--M22管構(gòu)成了參考電壓V_ref的產(chǎn)生電路。其中，基準(zhǔn)電流產(chǎn)生電路采用三支路基準(zhǔn)電流源結(jié)構(gòu)，該結(jié)構(gòu)能有效地提高基準(zhǔn)電流的電源抑制比，使其隨電源電壓變化較小。為了降低基準(zhǔn)電流的溫漂系數(shù)，電阻R0采用具有正溫度系數(shù)的n阱電阻，而電阻R1采用具有負(fù)溫度系數(shù)的多晶硅電阻，反復(fù)優(yōu)化電阻R0與R1的比例關(guān)系后，該基準(zhǔn)電流I_ref的溫漂系數(shù)可低至21ppm/℃，此時(shí)I_ref約為8.5nA。參考電壓產(chǎn)生電路由一個(gè)M17管和三個(gè)源極耦合對(duì)(M16與M19管、M18與M21管以及M20與M22管)組成，并通過M12--M15管鏡像基準(zhǔn)電流I_ref，從而產(chǎn)生了一個(gè)低溫漂系數(shù)，高電源抑制比且不隨電源電壓變化的穩(wěn)定的參考電壓V_ref。

如圖7A所示，V_DD端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路包括帶有使能端的低功耗環(huán)形振蕩器，用于整形的施密特觸發(fā)器，時(shí)鐘控制的動(dòng)態(tài)鎖存比較器及上升沿脈沖檢測(cè)電路。其中，當(dāng)輸入信號(hào)E_VDD為高電平時(shí)，低功耗環(huán)形振蕩器開始工作，經(jīng)施密特觸發(fā)器整形后輸出時(shí)鐘信號(hào)clk并輸入動(dòng)態(tài)鎖存比較器，該動(dòng)態(tài)比較器將比較電壓V_DD與電壓V_LX2的大小，比較結(jié)果整形后經(jīng)上升沿脈沖檢測(cè)電路處理，輸出一個(gè)上升沿脈沖信號(hào)ZCD_VDD并輸入到異步控制電路中(見圖5B)。由圖7B可知，M31--M39管構(gòu)成了一個(gè)時(shí)鐘控制的動(dòng)態(tài)比較器，M40--M49管構(gòu)成了一個(gè)RS鎖存器，而M42和M45管構(gòu)成了輸入信號(hào)為E_X1的使能管。該電路的具體工作過程如下：當(dāng)E_X1為低電平時(shí)，由圖5B可知，E_VDD也為低電平，故環(huán)形振蕩器不工作，動(dòng)態(tài)比較器也不工作，此時(shí)E_X1通過M42和M45管，將RS鎖存器的輸出信號(hào)清零。當(dāng)E_X1為高電平時(shí)，若E_VDD也為高電平，該電路開始工作，若clk為低電平，該電路將保持上一次的輸出結(jié)果；反之，小尺寸的尾電流源M31管開始提供電流，M37和M39管停止工作，動(dòng)態(tài)比較器開始比較VIN+(即V_DD)與VIN-(即V_LX2)的大小，若VIN+大于VIN-，X將小于Y，則M33、M34、M36管支路的電流大于M32、M35、M38管支路的電流，這導(dǎo)致了X與Y的差距被進(jìn)一步拉大，其結(jié)果輸入RS鎖存器，由于鎖存器的正反饋?zhàn)饔?，OUT+迅速被置高電平，OUT-被置低電平，一次比較快速完成。在每一次的能量提取過程中，由于該動(dòng)態(tài)鎖存比較器只在狀態(tài)PHB且信號(hào)E_VDD為高電平時(shí)工作，加之尾電流源M31管為小尺寸高閾值的管子，所以該電路僅消耗了nW級(jí)別的能量。

如圖8A所示，V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路均采用了遲滯比較器。其中CMP0負(fù)責(zé)在輸入信號(hào)E_{VST_N}為低電平時(shí)(見圖5B)比較較小的V_ST電壓(即V_ST<V_THN時(shí)，V_THN為NMOS管的閾值電壓)與電感L的第二個(gè)端子電壓V_LX2的大小，其結(jié)果經(jīng)施密特觸發(fā)器整形后，再經(jīng)一個(gè)上升沿脈沖檢測(cè)電路處理，輸出脈沖信號(hào)ZCD_{Vst_P}。CMP3負(fù)責(zé)在信號(hào)E_X2為高電平時(shí)刻起到信號(hào)ZCD出現(xiàn)上升沿脈沖時(shí)刻為止的這段時(shí)間內(nèi)比較電壓V_ST與電壓V_DD的大小，并將對(duì)應(yīng)的使能信號(hào)DD及ST分別輸入CMP1及CMP2中，同時(shí)輸出信號(hào)max；若使能信號(hào)DD為低電平(ST為高電平)，CMP1開始比較電壓V_ST與電壓V_LX2的大小并輸出脈沖信號(hào)ZCD_Vst1。若使能信號(hào)ST為低電平(DD為高電平)，CMP2開始比較電壓V_ST與電壓V_LX2的大小并輸出脈沖信號(hào)ZCD_Vst2。本發(fā)明雖然采用了三個(gè)比較器，但實(shí)際是分時(shí)段不交疊地完成了對(duì)電壓V_ST與電壓V_LX2的大小比較，所以，該V_ST端能量存儲(chǔ)單元的充電電流過零檢測(cè)電路在每一次壓電能量提取周期中僅消耗nW級(jí)別的功耗。此外，以上所述的各個(gè)輸出信號(hào)(即信號(hào)max、ZCD_{Vst_P}、ZCD_Vst1和ZCD_Vst2)都將輸入到異步控制電路中(見圖5B)。如圖8B所示，此為圖8A中CMP0的內(nèi)部電路原理圖，CMP0包括由M50--M63管構(gòu)成的傳統(tǒng)遲滯比較器，電壓V_ST控制的M64及M65管和輸入信號(hào)E_{VST_N}控制的M66管。其中電壓V_ST控制的M64及M65管負(fù)責(zé)比較電壓V_ST與電壓V_THN的大小，即隨著電壓V_ST的增加，一旦滿足V_ST>V_THN(見圖5B)，CMP0將停止工作并拉低輸出信號(hào)V_out。而輸入信號(hào)E_{VST_N}主要是使CMP0僅在壓電能量提取模式的狀態(tài)PHB且E_{VST_N}為低電平時(shí)開始工作，從而進(jìn)一步降低了系統(tǒng)功耗。

如圖9所示，V_DD的內(nèi)部穩(wěn)壓電路是一個(gè)低功耗的欠壓鎖定電路，其中M67--M74管用于采樣輸入信號(hào)V_DD，電流鏡M75和M76管提供13nA的偏置電流，源極與柵極短接的M77管能將電壓V_D上拉至V_DD，M79及M80管與M81及M82管之間形成一個(gè)閾值電壓差ΔV_TH，該差值基本決定V_DD電壓值的波動(dòng)范圍。該電路的具體工作過程如下：隨著V_DD的增加，其采樣信號(hào)V_S也在增加，當(dāng)V_S高于V_TH1(即M79及M80管串聯(lián)后形成的閾值電壓)時(shí)，M76、M79及M80管支路導(dǎo)通，電壓V_D被拉低，從而輸出信號(hào)UVLO_VDD為低電平，此時(shí)V_DD約為1.6V，系統(tǒng)將停止V_DD端的能量存儲(chǔ)單元的充電過程。隨著V_DD電壓的降低，其采樣信號(hào)V_S也在降低，當(dāng)V_S低于V_TH1但高于V_TH2(即M81及M82管串聯(lián)后形成的閾值電壓)時(shí)，M76、M79及M80管支路被斷開而M76、M78、M81及M82管支路仍在導(dǎo)通，輸出信號(hào)UVLO_VDD仍為低電平；隨著V_DD進(jìn)一步降低，V_S低于V_TH2，上述導(dǎo)通支路被斷開，電壓V_D被M77管上拉至V_DD，從而輸出信號(hào)UVLO_VDD變?yōu)楦唠娖剑藭r(shí)V_DD約為1.5V，系統(tǒng)將重新開啟V_DD端的能量存儲(chǔ)單元的充電過程。如此反復(fù)，電壓V_DD基本被穩(wěn)定在1.5V--1.6V之間。

如圖10所示，LDO穩(wěn)壓電路包括一個(gè)NMOS輸入對(duì)的折疊共源共柵放大器，3個(gè)V_ST電壓檢測(cè)電路I0、I1、I2，一個(gè)大尺寸的PMOS開關(guān)管M84，一條由M85--M92管構(gòu)成的高電阻值的輸出電壓V_OUT的反饋支路(其中M85管被信號(hào)EN使能)，使能信號(hào)ENA控制的M94管，使能信號(hào)ENB控制的M93管和具有上拉作用的M83管。其中3個(gè)V_ST電壓檢測(cè)電路I0、I1、I2均采用圖9的電路結(jié)構(gòu)，修改對(duì)應(yīng)的參數(shù)值，使得各個(gè)輸出信號(hào)EN、ENA、ENB為低電平的V_ST的電壓值依次為2V、2.6V和3.1V，對(duì)應(yīng)的LDO穩(wěn)壓電路的輸出電壓V_OUT依次為1.8V、2.5V和3V。該電路的具體工作如下：當(dāng)V_ST<2V時(shí)，I0、I1和I2均輸出高電平，此時(shí)，放大器不工作，使能信號(hào)EN通過一個(gè)反相器啟動(dòng)M83管，將放大器的輸出信號(hào)上拉至最高電壓V_ST以使得PMOS開關(guān)管M84被完全關(guān)閉，同時(shí)被信號(hào)EN使能的M85管關(guān)閉了輸出電壓V_OUT的反饋支路；當(dāng)2V≤V_ST<2.6V時(shí)，僅有I0輸出低電平EN，此時(shí)，放大器及M85管被啟動(dòng)，輸出電壓V_OUT被穩(wěn)壓至1.8V；當(dāng)2.6V≤V_ST<3.1V時(shí)，I0和I1分別輸出低電平EN和ENA，此時(shí)，放大器、M85管及M94管被啟動(dòng)，輸出電壓V_OUT被穩(wěn)壓至2.5V；當(dāng)3.1V≤V_ST時(shí)，I0、I1、I2均輸出低電平，此時(shí)，放大器、M85管、M93管和M94管被啟動(dòng)，輸出電壓V_OUT被穩(wěn)壓至3V。此外，該電路的參考電壓V_ref由圖6的電路提供。

如圖11所示，存儲(chǔ)單元間能量轉(zhuǎn)換電路包括電流饑餓型環(huán)形振蕩器，用于整形的施密特觸發(fā)器，用于計(jì)時(shí)的16分頻器，上升沿脈沖檢測(cè)電路，帶復(fù)位端且上升沿觸發(fā)的D觸發(fā)器，柵驅(qū)動(dòng)電路，PMOS開關(guān)管M95和基本門級(jí)組合電路。輸入信號(hào)UVLO_VDD是圖9電路的輸出信號(hào)，輸入信號(hào)UVLO_VST是圖10電路中I0的輸出信號(hào)EN，輸入信號(hào)UVLO是圖2電路中自啟動(dòng)預(yù)充電電路的一個(gè)輸出信號(hào)，同時(shí)也是圖5B電路的一個(gè)輸入信號(hào)，Reset信號(hào)是16分頻器和D觸發(fā)器的復(fù)位信號(hào)，偏置電流Ibias由圖6的電路提供。該電路的具體工作過程如下：當(dāng)信號(hào)UVLO為高電平(由圖5A知，系統(tǒng)處于無(wú)源自啟動(dòng)預(yù)充電模式)時(shí)，16分頻器和D觸發(fā)器被復(fù)位，此時(shí)D觸發(fā)器的反相輸出端QB被置高電平，M95管處于關(guān)斷狀態(tài)；當(dāng)信號(hào)UVLO為低電平時(shí)，即系統(tǒng)進(jìn)入壓電能量提取模式時(shí)，若信號(hào)UVLO_VDD為高電平且信號(hào)UVLO_VST為低電平，環(huán)形振蕩器將被啟動(dòng)，輸出頻率2KHz，占空比50％的近方波信號(hào)，經(jīng)施密特觸發(fā)器整形后由16分頻器計(jì)時(shí)，若上述電平狀態(tài)持續(xù)時(shí)間超過4ms，該16分頻器將通過上升沿脈沖檢測(cè)電路產(chǎn)生一個(gè)上升沿脈沖，使D觸發(fā)器的反相輸出端QB被置低電平，并經(jīng)柵驅(qū)動(dòng)電路處理后啟動(dòng)PMOS開關(guān)管M95，此時(shí)，V_ST端的能量存儲(chǔ)單元開始供能給V_DD端的能量存儲(chǔ)單元。隨著V_ST電壓的降低和V_DD電壓的上升，只要信號(hào)UVLO_VDD為低電平或者信號(hào)UVLO_VST為高電平，16分頻器和D觸發(fā)器就會(huì)被復(fù)位，D觸發(fā)器的反相輸出端QB被置高電平，M95管被關(guān)閉，上述能量傳遞路徑被斷開。此外，由圖4A、4B和4C可知，所述存儲(chǔ)單元間能量轉(zhuǎn)換電路可工作在壓電能量提取模式的任何操作階段，只要信號(hào)UVLO_VDD與信號(hào)UVLO_VST滿足上述觸發(fā)條件。

如圖12A所示，當(dāng)波形UVLO為低電平時(shí)，該系統(tǒng)處于壓電能量提取模式，波形VDD很快被穩(wěn)壓在1.5V--1.6V之間，當(dāng)波形Vst電壓高于2V時(shí)，波形UVLO_Vst(對(duì)應(yīng)于信號(hào)UVLO_VST)翻轉(zhuǎn)為低電平，LDO穩(wěn)壓電路的輸出波形LDO_Vout被穩(wěn)壓到1.8V。

如圖12B所示，當(dāng)波形UVLO為高電平時(shí)，系統(tǒng)處于無(wú)源自啟動(dòng)預(yù)充電模式，波形VDD在緩慢地上升，當(dāng)其電壓近1.08V時(shí)，波形UVLO翻轉(zhuǎn)為低電平，系統(tǒng)進(jìn)入壓電能量提取模式，當(dāng)波形Vpeak出現(xiàn)上升沿脈沖時(shí)，波形EX2被置高電平，此時(shí)系統(tǒng)處于狀態(tài)PHA，波形ZVD出現(xiàn)上升沿脈沖后，波形EX2被置低電平同時(shí)波形EX1被置高電平，此時(shí)系統(tǒng)處于狀態(tài)PHB，其中波形UVLO_VDD(對(duì)應(yīng)于信號(hào)UVLO_VDD)為低電平時(shí)，波形EVST(對(duì)應(yīng)于信號(hào)E_VST)被置高電平，而后波形UVLO_VDD為高電平時(shí)，波形EVST被置低電平而波形EVDD(對(duì)應(yīng)于信號(hào)E_VDD)被置高電平。之后波形ZCD出現(xiàn)上升沿脈沖，波形EX1便被置低電平，此時(shí)系統(tǒng)進(jìn)入狀態(tài)PHC，以等待波形Vpeak的下一個(gè)上升沿脈沖。由此可見，時(shí)序的仿真結(jié)果符合圖5A和5B的描述。

如圖12C所示，當(dāng)波形UVLO為低電平時(shí)，系統(tǒng)處于壓電能量提取模式，仿真中假設(shè)外界沒有振動(dòng)能(最差的環(huán)境條件)，此時(shí)，波形Vpeak一直為低電平，由于負(fù)載電路的消耗，波形VDD的電壓一直下降，當(dāng)其低于1.5V時(shí)，波形UVLO_VDD翻轉(zhuǎn)為高電平，而由于波形Vst的電壓一直高于2V，所以，波形UVLO_Vst一直為低電平，當(dāng)上述波形的電平狀態(tài)持續(xù)4ms后，存儲(chǔ)單元間能量轉(zhuǎn)換電路產(chǎn)生的波形QB被置低電平，此時(shí)，V_ST端的能量存儲(chǔ)單元開始供能給V_DD端的能量存儲(chǔ)單元，電壓Vst在減小而電壓VDD在增加，一旦電壓VDD高于1.6V，波形UVLO_VDD便為低電平，波形QB被置高電平，上述供能路徑被切斷，VDD電壓逐漸降低，由于自身支路的能量消耗，Vst的電壓也在下降，此時(shí)2V<Vst<2.6V，LDO穩(wěn)壓電路的輸出波形LDO_Vout被穩(wěn)壓至1.8V。若波形VDD的電壓低于1.5V，再重復(fù)上述過程。當(dāng)波形Vst的電壓低于1.8V時(shí)，波形UVLO_Vst翻轉(zhuǎn)為高電平，若外界還是沒有振動(dòng)能，系統(tǒng)將進(jìn)入休眠狀態(tài)。

如圖13所示，當(dāng)電壓V_DD從1V變化到3V時(shí)，靜態(tài)電流I_Q從111.1nA增加到147.3nA。相比于目前的技術(shù)，該系統(tǒng)所消耗的靜態(tài)電流已經(jīng)很低了。

如圖14所示，仿真中用于模擬壓電能量的正弦輸入信號(hào)的頻率被設(shè)置為100HZ，當(dāng)V_P,peak為2V時(shí)，電壓V_ST從1V變化到3V，能量轉(zhuǎn)換效率最高為81％，此時(shí)電壓V_ST為1V；當(dāng)V_P,peak為3V時(shí)，能量轉(zhuǎn)換效率最高為88.6％，此時(shí)電壓V_ST為1V；當(dāng)V_P,peak為4V時(shí)，能量轉(zhuǎn)換效率最高為89.4％，此時(shí)電壓V_ST為2V。由此可知，本發(fā)明的壓電能量收集系統(tǒng)普遍具有較高的能量轉(zhuǎn)換效率。

以上實(shí)施例僅為說明本發(fā)明的技術(shù)思想，不能以此限定本發(fā)明的保護(hù)范圍，凡是按照本發(fā)明提出的技術(shù)思想，在技術(shù)方案基礎(chǔ)上所做的任何改動(dòng)，均落入本發(fā)明保護(hù)范圍之內(nèi)。