本發(fā)明涉及一種能夠穩(wěn)定地提供驅(qū)動能力的電荷泵系統(tǒng)。
背景技術(shù)：
：電荷泵用于實現(xiàn)高于電源電壓的內(nèi)部電壓，廣泛應(yīng)用于存儲器、顯示驅(qū)動等芯片中。電荷泵系統(tǒng)主要由時鐘產(chǎn)生電路、電荷泵和電壓調(diào)整器構(gòu)成，如圖1A和圖1B所示是通常的兩種架構(gòu)。在圖1A中，時鐘產(chǎn)生電路生成振蕩信號clk0，并連接至電荷泵的時鐘輸入端CK，電荷泵的輸出端連接到輸出信號Vout。輸出信號Vout可輸出至濾波電容器C與負載。電壓調(diào)整器一般由電阻R1與電阻R2所組成的分壓電路和比較器構(gòu)成，如圖2所示。電壓調(diào)整器將輸出信號Vout分壓后與參考電壓Vref進行比較，生成控制信號En_osc，并連接至?xí)r鐘產(chǎn)生電路的使能端。當振蕩信號Clk0維持在固定的電平時，輸出信號Vout逐漸下降；反之，當振蕩信號Clk0在高低電平變化時，根據(jù)振蕩信號Clk0的上升沿，可使輸出信號Vout逐漸上升。在圖1B中，時鐘產(chǎn)生電路生成振蕩信號clk0，并連接至與門and的第二輸入端，與連接至與門and的第一輸入端的信號En_osc相與后生成信號Clk，并連接至電荷泵的時鐘輸入端CK，電荷泵的輸出端連接到輸出信號Vout。輸出信號Vout可輸出至濾波電容器C與負載。電壓調(diào)整器將輸出信號Vout分壓后與參考電壓Vref進行比較，生成控制信號En_osc，并連接至與門and的第一輸入端。當振蕩信號Clk維持在固定的電平時，輸出信號Vout逐漸下降；反之，當振蕩信號Clk在高低電平變化時，根據(jù)振蕩信號Clk的上升沿，可使輸出信號Vout逐漸上升。如果電荷泵的驅(qū)動能力小于負載耗電，則輸出信號Vout將達不到所需要的電壓值。如果電荷泵的驅(qū)動能力大于負載耗電，那么多余的電流將流入電容器C中，使電荷泵的輸出信號Vout上出現(xiàn)紋波。驅(qū)動能力越大于負載耗電，輸出信號Vout上的紋波越大。電源電壓和工藝角對電荷泵的驅(qū)動能力影響很大，在高電源電壓或快工藝角下，電荷泵的驅(qū)動能力會大；反之，在低電源電壓或慢工藝角下，電荷泵的驅(qū)動能力會小。通常要保證在最壞條件，即低電源電壓、慢工藝角條件下，電荷泵的驅(qū)動能力與負載耗電相等或略大，這樣在其它任何條件下電荷泵都能具有足夠的驅(qū)動能力。但是，這樣引入的問題是：在其它非最壞條件下，電荷泵具有過大的驅(qū)動能力，從而導(dǎo)致電荷泵輸出信號上出現(xiàn)過大的紋波。尤其是在高電源電壓、快工藝角下，電荷泵的驅(qū)動能力最大，相應(yīng)的其輸出信號上的紋波也最大。技術(shù)實現(xiàn)要素：本發(fā)明的目的在于解決現(xiàn)有電路驅(qū)動能力隨電源電壓和工藝角變化大的問題，提供一種驅(qū)動能力穩(wěn)定的電荷泵系統(tǒng)。為了實現(xiàn)上述目的，本發(fā)明采用以下技術(shù)方案予以實現(xiàn)：一種驅(qū)動能力穩(wěn)定的電荷泵系統(tǒng)，包括時鐘產(chǎn)生電路、電荷泵以及電壓調(diào)整器；電荷泵的時鐘脈沖輸入端CK接收來自時鐘產(chǎn)生電路的振蕩信號Clk0，電荷泵的輸出端輸出信號Vout，輸出信號Vout分別輸出至濾波電容器C、負載以及電壓調(diào)整器；電壓調(diào)整器將輸出信號Vout分壓后與參考電壓Vref進行比較，產(chǎn)生控制信號En_osc并輸出，控制信號En_osc輸出至?xí)r鐘產(chǎn)生電路的使能端EN；時鐘產(chǎn)生電路的配置端TRin連邏輯控制電路的輸出端TRout，邏輯控制電路的輸入端Pin接工藝角監(jiān)測電路的輸出信號sense_p，邏輯控制電路的輸入端Vin接電源電壓監(jiān)測電路的輸出信號sense_v；其中，工藝角監(jiān)測電路：用于監(jiān)測當前芯片所處的工藝角；電源電壓監(jiān)測電路：用于監(jiān)測當前電源電壓的高低；邏輯控制電路：根據(jù)工藝角監(jiān)測電路和電源電壓監(jiān)測電路的結(jié)果，產(chǎn)生不同的配置信號，控制時鐘產(chǎn)生電路輸出時鐘信號的頻率。本發(fā)明進一步的改進在于：所述電壓調(diào)整器產(chǎn)生的控制信號En_osc不輸出至?xí)r鐘產(chǎn)生電路的使能端EN，而是直接輸出至與門and1的第一輸入端A1，時鐘產(chǎn)生電路接收邏輯控制電路的配置信號trim，生成振蕩信號Clk0，振蕩信號Clk0輸出至與門and1的第二輸入端A2，與門and1輸出振蕩信號Clk至電荷泵的時鐘脈沖輸入端CK。所述電源電壓監(jiān)測電路包括1位輸出電路和2位輸出電路，1位輸出電路包括第一分壓器、比較器comp_v1及第一緩沖器，2位輸出電路包括第二分壓器、比較器comp_v2及第二緩沖器；第一分壓器的一端接電源電壓vext，另一端接地，且第一分壓器輸出采樣信號vfb1至比較器comp_v1的正向輸入端，比較器comp_v1的輸出端輸出信號v1；第二分壓器的一端接電源電壓vext，另一端接地，且第二分壓器輸出采樣信號vfb2至比較器comp_v2的正向輸入端，比較器comp_v2的輸出端輸出信號v2；比較器comp_v1和比較器comp_v2的反向輸入端均接參考電壓vref；輸出信號v1通過第一緩沖器輸出輸出信號sense_v1，輸出信號v2通過第二緩沖器輸出輸出信號sense_v2；輸出信號sense_v1和輸出信號sense_v2的輸出結(jié)果如下：如果采樣信號vfb1大于參考電壓vref，輸出信號sense_v1＝1；如果采樣信號vfb1小于或等于參考電壓vref，輸出信號sense_v1＝0；如果采樣信號vfb2大于參考電壓vref，輸出信號sense_v2＝1；如果采樣信號vfb2小于或等于參考電壓vref，輸出信號sense_v2＝0。所述第一分壓器包括依次串聯(lián)的電阻R0、電阻R1及電阻R2，電阻R0的一端接地，電阻R2的一端接電源電壓vext，電阻R2和電阻R1相連的節(jié)點輸出采樣信號vfb1；第二分壓器包括依次串聯(lián)的電阻R3、電阻R4及電阻R5，電阻R3的一端接地，電阻R5的一端接電源電壓vext，電阻R5和電阻R4相連的節(jié)點輸出采樣信號vfb2。所述電源電壓監(jiān)測電路還包括m-2個結(jié)構(gòu)與1位輸出電路和2位輸出電路相同的第3至第m位輸出電路，m為大于2的正整數(shù)；每一位輸出電路的分壓器的一端均接電源電壓vext，另一端接地，各比較器的正向輸入端接各輸出電路的采樣信號vfb3、vfb4、……、vfbm，反向輸入端接參考電壓vref；第3至第m位輸出電路的輸出端分別輸出信號sense_v3、sense_v4、……、sense_vm，輸出信號sense_v3、sense_v4、……、sense_vm的輸出結(jié)果與輸出信號sense_v1和sense_v2的輸出結(jié)果相類似。所述輸出信號v1還經(jīng)過反相器inv1輸出至nmos管n1的柵端，nmos管n1的漏極和源極接電阻R0的兩側(cè)；輸出信號v2還經(jīng)過反相器inv4輸出至nmos管n2的柵端，nmos管n2的漏極和源極接電阻R3的兩側(cè)。所述電源電壓監(jiān)測電路還包括m-2個結(jié)構(gòu)與1位輸出電路和2位輸出電路相同的第3至第m位輸出電路，m為大于2的正整數(shù)；每一位輸出電路的分壓器的一端均接電源電壓vext，另一端接地，各比較器的正向輸入端接各輸出電路的采樣信號vfb3、vfb4、……、vfbm，反向輸入端接參考電壓vref；第3至第m位輸出電路的輸出端分別輸出信號sense_v3、sense_v4、……、sense_vm，輸出信號sense_v3、sense_v4、……、sense_vm的輸出結(jié)果與輸出信號sense_v1和sense_v2的輸出結(jié)果相類似。所述工藝角監(jiān)測電路包括環(huán)形振蕩器、與門and2、計數(shù)器、比較器comp_p1以及比較器comp_p2，比較器comp_p1以及比較器comp_p2的輸出端分別為工藝角監(jiān)測電路1位輸出和2位輸出；環(huán)形振蕩器產(chǎn)生振蕩信號clk_gen，振蕩信號clk_gen和控制信號ctrl_meas連接至與門and2，產(chǎn)生信號clk_count，其中，控制信號ctrl_meas的高電平時間為T_base；得到信號clk_count后將其傳輸至計數(shù)器的輸入端，計數(shù)器對其周期數(shù)進行計數(shù)并輸出結(jié)果cycle_count；cycle_count通過比較器comp_p1和比較器comp_p2與環(huán)形振蕩器在時間T_base內(nèi)的周期數(shù)cycle_base1和周期數(shù)cycle_base2進行比較，得到工藝角監(jiān)測電路的輸出信號sense_p1和輸出信號sense_p2，輸出信號sense_p1和輸出信號sense_p2的輸出結(jié)果如下：如果cycle_count小于等于cycle_base1，輸出信號sense_p1＝0；如果cycle_count大于cycle_base1，輸出信號sense_p1＝1；如果cycle_count小于等于cycle_base2，輸出信號sense_p2＝0；如果cycle_count大于cycle_base2，輸出信號sense_p2＝1。所述工藝角監(jiān)測電路還包括n-2個比較器，這n-2個比較器的輸出端分別為工藝角監(jiān)測電路的第3至第n位輸出，n為大于2的正整數(shù)；每一個比較器的輸入端均分別接cycle_base3、cycle_base4、……、cycle_basen，同時每一個比較器的另一輸入端均同時接cycle_count，輸出端輸出信號sense_p3、sense_p4……、sense_pn，輸出信號sense_p3、sense_p4……、sense_pn的輸出結(jié)果與輸出信號sense_p1和輸出信號sense_p2的輸出結(jié)果相類似。所述邏輯控制電路產(chǎn)生配置信號trim能夠通過以下三種方式實現(xiàn)：1)邏輯控制電路的輸入端Pin接收工藝角監(jiān)測電路的輸出信號sense_p，產(chǎn)生配置信號trim；2)邏輯控制電路的輸入端Vin接收電源電壓監(jiān)測電路的輸出信號sense_v，產(chǎn)生配置信號trim；3)邏輯控制電路的輸入端Pin和輸入端Vin同時接收工藝角監(jiān)測電路的輸出信號sense_p和電源電壓監(jiān)測電路的輸出信號sense_v，產(chǎn)生配置信號trim。與現(xiàn)有技術(shù)相比，本發(fā)明具有以下有益效果：本發(fā)明能夠?qū)崿F(xiàn)對工藝角和電源電壓的自動監(jiān)測，根據(jù)工藝角的不同和電源電壓的不同產(chǎn)生頻率不同的時鐘信號，以反相補償因工藝角和電源電壓對電荷泵驅(qū)動能力造成的影響。在快工藝角或高電源電壓條件下產(chǎn)生的時鐘信號頻率低，在慢工藝角或低電源電壓條件下產(chǎn)生的時鐘信號頻率高，從而確保電荷泵在不同工藝角和不同電源電壓條件下都具有大致相同的驅(qū)動能力?！靖綀D說明】圖1A是現(xiàn)有電荷泵系統(tǒng)的一種電路原理圖；圖1B是現(xiàn)有電荷泵系統(tǒng)的第二種電路原理圖；圖2是電壓調(diào)整器的基本原理圖；圖3A是本發(fā)明所述的電荷泵系統(tǒng)的一種電路原理圖；圖3B是本發(fā)明所述的電荷泵系統(tǒng)的第二種電路原理圖；圖4是本發(fā)明所述的電源監(jiān)測電路的電路原理圖；圖5是本發(fā)明所述的工藝角監(jiān)測電路的電路原理圖；圖6是本發(fā)明所述的工藝角監(jiān)測電路中對環(huán)形振蕩器產(chǎn)生的振蕩信號進行預(yù)處理的示意圖。【具體實施方式】下面結(jié)合附圖對本發(fā)明做進一步詳細描述：參見圖3-圖6，本發(fā)明驅(qū)動能力穩(wěn)定的電荷泵系統(tǒng)，包括時鐘產(chǎn)生電路、電荷泵以及電壓調(diào)整器；電荷泵的時鐘脈沖輸入端CK接收來自時鐘產(chǎn)生電路的振蕩信號Clk0，電荷泵的輸出端輸出信號Vout，輸出信號Vout分別輸出至濾波電容器C、負載以及電壓調(diào)整器；電壓調(diào)整器將輸出信號Vout分壓后與參考電壓Vref進行比較，產(chǎn)生控制信號En_osc并輸出，控制信號En_osc輸出至?xí)r鐘產(chǎn)生電路的使能端EN；時鐘產(chǎn)生電路的配置端TRin連邏輯控制電路的輸出端TRout，邏輯控制電路的輸入端Pin接工藝角監(jiān)測電路的輸出信號sense_p，邏輯控制電路的輸入端Vin接電源電壓監(jiān)測電路的輸出信號sense_v；其中，時鐘產(chǎn)生電路：生成電荷泵工作所需要的時鐘信號。電荷泵：在輸入時鐘信號上升沿的作用下，使輸出信號Vout逐漸上升。電壓調(diào)整器：將輸出信號Vout分壓后與參考電壓Vref進行比較，產(chǎn)生控制信號En_osc。工藝角監(jiān)測電路：監(jiān)測當前芯片所處的工藝角。電源電壓監(jiān)測電路：監(jiān)測當前電源電壓的高低。邏輯控制電路：根據(jù)工藝角監(jiān)測電路和電源電壓監(jiān)測電路的結(jié)果，產(chǎn)生不同的配置信號，控制時鐘產(chǎn)生電路輸出時鐘信號的頻率。如圖4所示，電源電壓監(jiān)測電路包括1位輸出電路和2位輸出電路；1位輸出電路包括第一分壓器、比較器comp_v1及第一緩沖器，2位輸出電路包括第二分壓器、比較器comp_v2以及第二緩沖器；第一分壓器包括依次串聯(lián)的電阻R0、電阻R1及電阻R2，電阻R0的一端接地，電阻R2的一端接電源電壓vext，電阻R2和電阻R1相連的節(jié)點輸出采樣信號vfb1，采樣信號vfb1連接至比較器comp_v1的正向輸入端；第二分壓器包括依次串聯(lián)的電阻R3、電阻R4及電阻R5，電阻R3的一端接地，電阻R5的一端接電源電壓vext，電阻R5和電阻R4相連的節(jié)點輸出采樣信號vfb2，采樣信號vfb2連接至比較器comp_v2的正向輸入端；比較器comp_v1和比較器comp_v2的反向輸入端均接參考電壓vref，比較器comp_v1的輸出端輸出信號v1，比較器comp_v2的輸出端輸出信號v2；電源電壓監(jiān)測電路通過第一分壓器和第二分壓器對電源電壓vext進行采樣，將采樣信號vfb1和vfb2與參考電壓vref進行比較；當采樣信號vfb1大于參考電壓vref時，比較器comp_v1的輸出信號v1為高電平；當采樣信號vfb1小于或等于參考電壓vref時，比較器comp_v1的輸出信號v1為低電平；同理，當采樣信號vfb2大于參考電壓vref時，比較器comp_v2的輸出信號v2為高電平；當采樣信號vfb2小于或等于參考電壓vref時，比較器comp_v2的輸出信號v2為低電平；信號v1通過反相器inv2和inv3構(gòu)成的緩沖器后得到電源電壓監(jiān)測電路的第一輸出信號sense_v1，信號v2通過反相器inv5和inv6構(gòu)成的緩沖器后得到電源電壓監(jiān)測電路的第二輸出信號sense_v2。在電源電壓監(jiān)測電路中，nmos管n1和反相器inv1，nmos管n2和反相器inv4用來實現(xiàn)遲滯功能，以避免因電源電壓vext抖動而造成電源電壓監(jiān)測電路輸出不穩(wěn)定。具體的：如果初始時電源電壓vext較低，采樣信號vfb1小于參考電壓vref，則比較器comp_v1輸出信號v1為低電平，信號v1b為高電平，nmos管n1導(dǎo)通，電阻R0被旁路到地，當電源電壓vext逐漸變高時，只有當其升高到大于vth1_rise＝(1+R2/R1)vref，比較器comp_v1才會翻轉(zhuǎn)；同理，如果初始時電源電壓vext較低，采樣信號vfb2小于參考電壓vref，則比較器comp_v2輸出信號v2為低電平，信號v2b為高電平，nmos管n2導(dǎo)通，電阻R3被旁路到地，當電源電壓vext逐漸變高時，只有當其升高到大于vth2_rise＝(1+R5/R4)vref，比較器comp_v2才會翻轉(zhuǎn)。如果初始時電源電壓vext較高，采樣信號vfb1大于參考電壓vref，則比較器comp_v1輸出信號v1為高電平，信號v1b為低電平，nmos管n1斷開，當電源電壓vext逐漸變低時，只有當其降低到小于vth1_fall＝(1+R2/(R1+R0))vref，比較器comp_v1才會翻轉(zhuǎn)；同理，如果初始時電源電壓vext較高，采樣信號vfb2大于參考電壓vref，則比較器comp_v2輸出信號v2為高電平，信號v2b為低電平，nmos管n2斷開，當電源電壓vext逐漸變低時，只有當其降低到小于vth2_fall＝(1+R5/(R4+R3))vref，比較器comp_v2才會翻轉(zhuǎn)。本發(fā)明電源電壓監(jiān)測電路還可以擴展為m位輸出，具體結(jié)構(gòu)還包括m-2個結(jié)構(gòu)與1位輸出電路和2位輸出電路相同的第3至第m位輸出電路，m為大于2的正整數(shù)；每一位輸出電路的分壓器的一端均接電源電壓vext，另一端接地，比較器的正向輸入端分別接各輸出電路的采樣信號vfb3、vfb4、……、vfbm，反向輸入端接參考電壓vref；第3至第m位輸出電路的輸出端分別輸出信號sense_v3、sense_v4、……、sense_vm，輸出信號sense_v3、sense_v4、……、sense_vm的輸出結(jié)果與輸出信號sense_v1和sense_v2的輸出結(jié)果相類似。具體的，以輸出信號sense_v3為例，如果初始時電源電壓vext較低，輸出信號sense_v3為低電平，當電源電壓vext逐漸變高時，只有當其升高到大于vth3_rise時，輸出信號sense_v3才會翻轉(zhuǎn)為高電平；如果初始時電源vext較高，輸出信號sense_v3為高電平，當電源電壓vext逐漸變低時，只有當其降低到小于vth3_fall時，輸出信號sense_v3才會翻轉(zhuǎn)為低電平。如圖5所示，工藝角監(jiān)測電路由環(huán)形振蕩器、與門and2、計數(shù)器、比較器comp_p1以及比較器comp_p2組成。環(huán)形振蕩器產(chǎn)生振蕩信號clk_gen，其頻率高低完全受工藝角水平?jīng)Q定，當芯片處于快工藝角時，振蕩信號clk_gen的頻率高；反之，當處于慢工藝角時，振蕩信號clk_gen的頻率低?？刂菩盘朿trl_meas是一個脈沖信號，用來對振蕩信號clk_gen進行預(yù)處理，其高電平持續(xù)時間為T_base。振蕩信號clk_gen和控制信號ctrl_meas進行與操作后生成信號clk_count，如圖6所示是其波形圖。預(yù)處理后的振蕩信號clk_count連接到計數(shù)器的輸入端，對其周期數(shù)進行計數(shù)，結(jié)果為cycle_count。在時間T_base內(nèi)，如果環(huán)形振蕩器的周期數(shù)小于或等于周期數(shù)cycle_base1，則定義此時的工藝角為慢工藝角；在時間T_base內(nèi)，如果環(huán)形振蕩器的周期數(shù)大于周期數(shù)cycle_base1且小于或等于周期數(shù)cycle_base2，則定義此時的工藝角為典型工藝角；在時間T_base內(nèi)，如果環(huán)形振蕩器的周期數(shù)大于周期數(shù)cycle_base2，則定義此時的工藝角為快工藝角。cycle_count通過比較器comp_p1和比較器comp_p2與周期數(shù)cycle_base1和周期數(shù)cycle_base2進行比較，得到工藝角監(jiān)測電路的輸出信號sense_p1和輸出信號sense_p2；如果芯片處于慢工藝角，則：cycle_count小于等于cycle_base1，輸出信號sense_p1＝0cycle_count小于cycle_base2，輸出信號sense_p2＝0如果芯片處于典型工藝角，則：cycle_count大于cycle_base1，輸出信號sense_p1＝1cycle_count小于等于cycle_base2，輸出信號sense_p2＝0如果芯片處于快工藝角，則：cycle_count大于cycle_base1，輸出信號sense_p1＝1cycle_count大于等于cycle_base2，輸出信號sense_p1＝1。本發(fā)明工藝角監(jiān)測電路還可以擴展為n位輸出，具體電路包括n-2個比較器，這n-2個比較器的輸出端分別為工藝角監(jiān)測電路的第3至第n位輸出，n為大于2的正整數(shù)；每一個比較器的輸入端均分別接cycle_base3、cycle_base4、……、cycle_basen，同時每一個比較器的另一輸入端均同時接cycle_count，輸出端輸出信號sense_p3、sense_p4……、sense_pn，輸出信號sense_p3、sense_p4……、sense_pn的輸出結(jié)果與輸出信號sense_p1和輸出信號sense_p2的輸出結(jié)果相類似。具體的，以輸出信號sense_p3為例，當cycle_count小于等于cycle_base3時，輸出信號sense_p3＝0；當cycle_count大于cycle_base3時，輸出信號sense_p3＝1。邏輯控制電路對電源電壓監(jiān)測電路的輸出結(jié)果sense_v和工藝角監(jiān)測電路的輸出結(jié)果sense_p進行處理，產(chǎn)生配置信號trim，控制時鐘產(chǎn)生電路輸出時鐘clk0的頻率。邏輯控制電路產(chǎn)生配置信號trim可以通過以下三種方式實現(xiàn)：1)邏輯控制電路的輸入端Pin接收工藝角監(jiān)測電路的輸出信號sense_p，產(chǎn)生配置信號trim；2)邏輯控制電路的輸入端Vin接收電源電壓監(jiān)測電路的輸出信號sense_v，產(chǎn)生配置信號trim；3)邏輯控制電路的輸入端Pin和輸入端Vin同時接收工藝角監(jiān)測電路的輸出信號sense_p和電源電壓監(jiān)測電路的輸出信號sense_v，產(chǎn)生配置信號trim。由此，實現(xiàn)了通過電源電壓監(jiān)測電路、工藝角監(jiān)測電路和邏輯控制電路使時鐘產(chǎn)生電路的輸出時鐘clk0在不同的電源電壓、不同的工藝角條件下具有不同的振蕩頻率。表1所示是電源電壓監(jiān)測電路的一個真值表，表2是工藝角監(jiān)測電路的一個真值表，表3A是邏輯控制電路僅接收工藝角監(jiān)測電路的輸出信號時的真值表，表3B是邏輯控制電路僅接收電源電壓監(jiān)測電路的輸出信號時的真值表，表3C是邏輯控制電路接收工藝角監(jiān)測電路和電源電壓監(jiān)測電路的輸出信號時的真值表。表1電源監(jiān)測電路的真值表電源電壓sense_v1sense_v2低00典型01高11表2工藝角監(jiān)測電路的真值表工藝角sense_p1sense_p2慢00典型01快11表3A邏輯控制電路僅接收工藝角監(jiān)測電路的輸出信號時的真值表表3B邏輯控制電路僅接收電源電壓監(jiān)測電路的輸出信號時的真值表表3C邏輯控制電路接收工藝角監(jiān)測電路和電源電壓監(jiān)測電路的輸出信號時的真值表本發(fā)明時鐘產(chǎn)生電路的輸出時鐘Clk0可以直接連接到電荷泵的時鐘輸入端CK，電荷泵在時鐘信號Clk0上升沿的作用下使其輸出信號Vout逐漸上升，如圖3A所示?；蛘?，時鐘產(chǎn)生電路的輸出時鐘Clk0與電壓調(diào)整器的輸出信號En_osc相與后得到信號Clk，作為電荷泵的輸入時鐘，電荷泵在其上升沿的作用下使輸出信號Vout逐漸上升，如圖3B所示。電壓調(diào)整器接收電荷泵的輸出信號Vout，通過電阻分壓器產(chǎn)生反饋信號Vfb，將其與參考電壓Vref進行比較，產(chǎn)生控制信號En_osc。當反饋信號Vfb大于參考電壓Vref時，En_osc為低；反之，當反饋信號Vfb小于參考電壓Vref時，En_osc為高?？刂菩盘朎n_osc作為時鐘產(chǎn)生電路的使能信號控制時鐘產(chǎn)生電路的工作，如圖3A所示?；蛘撸瑫r鐘產(chǎn)生電路一直工作，控制信號En_osc與時鐘產(chǎn)生電路的輸出時鐘Clk0作與操作，控制時鐘Clk0能否正常傳遞到電荷泵的時鐘輸入端，如圖3B所示。以上內(nèi)容僅為說明本發(fā)明的技術(shù)思想，不能以此限定本發(fā)明的保護范圍，凡是按照本發(fā)明提出的技術(shù)思想，在技術(shù)方案基礎(chǔ)上所做的任何改動，均落入本發(fā)明權(quán)利要求書的保護范圍之內(nèi)。當前第1頁1 2 3