本發(fā)明涉及智能交通顯示設備電源技術領域，具體涉及一種基于緩沖電路負載優(yōu)化的供電電路結構。

背景技術：

現有技術常常通過功率因數校正電路接收交流輸入，一些線性穩(wěn)壓源的驅動管的柵極(基極)電壓會變化異常，造成線性穩(wěn)壓源的上電過沖。即快速的電源上電，會造成線性穩(wěn)壓源的上電過沖，由此可見僅使用BOOST-BOOST和隔離器的弊端。如果過沖電壓高于其負載耐壓值，即使過沖寬度很窄，也會對負載造成致命性的破壞，降低了電源應用的可靠性；輸入電壓并不是一直為穩(wěn)定幅值，對于BOOST-BUCK型的電源，缺少對應的BUCK轉換電路的電壓補償，從而導致下位電路供電不足觸發(fā)重啟，造成不便。

此外，如果用于驅動柵極端子電容的電流很小，負載群功耗大，則輸出NMOS的柵極端子電壓和輸出PMOS的柵極端子電壓不能根據對輸入端子的輸入電壓的突然變化而充電或放電。這就延遲了響應，并且因此延遲了來自輸出端子的輸出電壓的響應。為了使來自輸出端子的輸出電壓對輸入端子的輸入電壓快速作出響應，需要增大用于驅動形成輸出部分的輸出NMOS和輸出PMOS的柵極端子電容的電流。然而，因為電流總是流動，妨礙了電耗的降低。如上所述，因為低功耗和高速輸出響應處于權衡關系，難以實現同時滿足這兩個特性的緩沖電路。

技術實現要素：

針對上述現有技術，本發(fā)明目的在于提供一種基于緩沖電路負載優(yōu)化的供電電路結構，其旨在解決現有技術存在功耗高，頻率效應速度慢，上電過沖或缺乏電壓補償，特別是在上電過沖時，沒有過沖反饋來及時通知控制芯片進行調試等技術問題。

為達到上述目的，本發(fā)明采用的技術方案如下：

一種基于緩沖電路負載優(yōu)化的供電電路結構,包括電源，還包括輸入電壓轉換電路，接收電源的輸出電壓；中級調節(jié)電路，接收輸入電壓轉換電路輸出的增益電壓；輸出電壓轉換電路，用于降壓調制，其中包括線性補償電路，接收中級調節(jié)電路輸出的電壓信號并隔離輸出直流信號；過沖反饋調節(jié)電路，接收過沖的直流信號，并反饋過沖信號至輸出電壓轉換電路和中級調節(jié)電路；所述的電壓信號最大電壓幅值范圍為小于增益電壓二倍幅值；緩沖電路，用于平衡功耗與負載頻率相應速度，接收輸出電壓轉換電路輸出的直流信號；負載群，接收緩沖電路輸出的直流電壓信號；負載群包括LED，LCD等顯示設備。

上述方案中，所述的輸入電壓轉換電路，包括第一編程控制器，用于升壓調制；第一場效應管，用于升壓調制開關，接收電源的輸出電壓，接收由第一編程控制器相對于電源輸出電壓所輸出的相位同步調制時鐘。

上述方案中，所述的輸入電壓轉換電路，還包括第一電感，其一端連接電源且另一端連接第一場效應管；第一二極管，其高電極連接第一場效應管；第二二極管，其高電極連接電源且低電極連接第一二極管的低電極。

上述方案中，所述的中級調節(jié)電路，包括第二編程控制器，用于電壓脈寬調制；第二場效應管，接收輸入電壓轉換電路輸出的增益電壓，接收第二編程控制器輸出的脈寬調制時鐘并輸出限定脈寬的電壓信號；第二電感，對限定脈寬的電壓信號濾波；第一電容，補償濾波后的電壓信號最低幅值。

上述方案中，所述的中級調節(jié)電路，還包括第一齊納二極管，其低電極連接第二場效應管且高電極接地；第三場效應管，接收第二編程控制器輸出的充電信號時鐘并補償第一電容的電荷。

上述方案中，所述的輸出電壓轉換電路，包括第三編程控制器，用于降壓調制；第四場效應管和第五場效應管，第四場效應管源極連接第五場效應管漏極，且均接收第三編程控制器輸出的降壓調制時鐘；第二電容和第三電容，相互串聯(lián)，并將空置端分別連接至第四場效應管和第五場效應管；第四場效應管、第五場效應管、第二電容和第三電容通過隔離器、第三二極管和第四二極管輸出直流信號。

上述方案中，所述的輸出電壓轉換電路，其線性補償電路包括第四電容，其一端接地且另一端連接第四場效應管的漏極；第五二極管，其高電極接地且低電極連接第四場效應管的漏極；第六二極管，其高電極接地且低電極連接第四場效應管的源極；第七二極管，其高電極接地且低電極連接第五場效應管的源極。

上述方案中，所述的過沖反饋調節(jié)電路，包括第二齊納二極管，其低電極接收過沖的直流信號；光耦器，其發(fā)光管高電極連接第二齊納二極管的高電極且光敏管反饋過沖信號至輸出電壓轉換電路和中級調節(jié)電路。

所述的緩沖電路，包括

輸出單元，所述輸出單元具有輸出端子，所述輸出端子用于輸出基于輸入的輸入信號的輸出信號，其中

上述方案中，所述輸出單元包括：第一晶體管，其具有連接到所述輸出端子的一個主電極；以及第二晶體管，其具有連接到所述輸出端子、并且連接到所述第一晶體管的所述一個主電極的一個主電極，以及所述緩沖電路包括：第三晶體管，用于基于所述輸入信號降低所述第一晶體管的控制電極的電壓；第四晶體管，用于基于所述輸入信號增大所述第二晶體管的控制電極的電壓；第一電壓差檢測電路，用于檢測所述輸出信號以所述輸入信號為基準的電壓差；第二電壓差檢測電路，用于檢測所述輸入信號以所述輸出信號為基準的電壓差；第一電流提供單元，用于基于由所述第一電壓差檢測電路所檢測的電壓差的絕對值，增大在所述第三晶體管中流動的電流；以及第二電流提供單元，用于基于由所述第二電壓差檢測電路所檢測的電壓差的絕對值，增大在所述第四晶體管中流動的電流。

與現有技術相比，本發(fā)明的有益效果：

提供了具有電壓補償、過沖反饋的BOOST-BUCK電源結構，提高電源的轉換效率，對降壓調制場效應管驅動結構的輸出提供了穩(wěn)定的線性補償，顯著減弱了由于非線性器件(如隔離器、電感)引入的噪聲，電源輸出更加穩(wěn)定，基本消除由于供電不足造成的不斷重啟現象或由于過沖電流造成的屏幕閃爍現象；實現同時滿足具有相互權衡關系的降低功耗和轉換速率特性的緩沖電路。

附圖說明

圖1為本發(fā)明的電路模塊示意圖；

圖2為本發(fā)明的電路原理示意圖；

圖3為本發(fā)明緩沖電路原理示意圖。

具體實施方式

本說明書中公開的所有特征，或公開的所有方法或過程中的步驟，除了互相排斥的特征和/或步驟以外，均可以以任何方式組合。

下面結合附圖對本發(fā)明做進一步說明：

實施例1

所述的輸入電壓轉換電路，包括第一編程控制器，用于升壓調制；第一場效應管Q1，用于升壓調制開關，接收電源的輸出電壓，接收由第一編程控制器相對于電源輸出電壓所輸出的相位同步調制時鐘。

所述的輸入電壓轉換電路，還包括第一電感L1，其一端連接電源且另一端連接第一場效應管Q1；第一二極管D3，其高電極連接第一場效應管Q1；第二二極管D2，其高電極連接電源且低電極連接第一二極管D3的低電極。

所述的中級調節(jié)電路，包括第二編程控制器，用于電壓脈寬調制；第二場效應管Q2，接收輸入電壓轉換電路輸出的增益電壓，接收第二編程控制器輸出的脈寬調制時鐘并輸出限定脈寬的電壓信號；第二電感L2，對限定脈寬的電壓信號濾波；第一電容C1，補償濾波后的電壓信號最低幅值。

所述的中級調節(jié)電路，還包括第一齊納二極管D4，其低電極連接第二場效應管Q2且高電極接地；第三場效應管Q3，接收第二編程控制器輸出的充電信號時鐘并補償第一電容C1的電荷。

所述的輸出電壓轉換電路，包括第三編程控制器，用于降壓調制；第四場效應管Q4和第五場效應管Q5，第四場效應管Q4源極連接第五場效應管Q5漏極，且均接收第三編程控制器輸出的降壓調制時鐘；第二電容C2和第三電容C3，相互串聯(lián)，并將空置端分別連接至第四場效應管Q4和第五場效應管Q5；第四場效應管Q4、第五場效應管Q5、第二電容C2和第三電容C3通過隔離器T1、第三二極管D6和第四二極管D7輸出直流信號。

所述的輸出電壓轉換電路，其線性補償電路包括第四電容C5，其一端接地且另一端連接第四場效應管Q4的漏極；第五二極管D11，其高電極接地且低電極連接第四場效應管Q4的漏極；第六二極管D9，其高電極接地且低電極連接第四場效應管Q4的源極；第七二極管D10，其高電極接地且低電極連接第五場效應管Q5的源極。

所述的過沖反饋調節(jié)電路，包括第二齊納二極管D8，其低電極接收過沖的直流信號；光耦器U1，其發(fā)光管高電極連接第二齊納二極管D8的高電極且光敏管反饋過沖信號至輸出電壓轉換電路和中級調節(jié)電路。

實施例2

緩沖電路的輸出端子“Vo”連接有輸出NMOS晶體管m1的源極端子和輸出PMOS晶體管m2的源極端子，形成推挽型輸出電路。在下面的描述中，為了簡單起見，把每一個MOS晶體管簡稱為NMOS或PMOS。形成輸出電路的輸出NMOS m1的漏極端子與電源連接。柵極端子與從電源提供電流的電壓-電流轉換電路21、和PMOS m3的源極端子連接。分別地，PMOS m3的漏極端子與基準電位連接，并且柵極端子與輸入端子“Vout”連接。在本實施例中，如稍后所描述的執(zhí)行以下操作：通過電壓-電流轉換電路21的操作等等，響應于提升輸入到輸入端子“Vout”的輸入電壓來提升要從輸出端子“Vo”輸出的輸出電壓。形成另一輸出電路的輸出PMOS m2的漏極端子與基準電位連接，柵極端子與電壓-電流轉換電路22連接，所述電壓-電流轉換電路22向基準電位和NMOS m4的源極端子提供電流。分別地，NMOS m4的漏極端子與電源連接，并且柵極端子與輸入端子“Vout”連接。在本實施例中，執(zhí)行以下操作：通過電壓-電流轉換電路22的操作等等，響應于降低輸入到輸入端子“Vout”的輸入電壓來降低要從輸出端子“Vo”輸出的輸出電壓。提供電壓差檢測電路10，輸入端子“Vout”和輸出端子“Vo”與所述電壓差檢測電路10連接。電壓差檢測電路10檢測輸入端子“Vout”的輸入電壓Vout和輸出端子“Vo”的輸出電壓Vo之間的電壓差。

電壓差檢測電路10包括差分放大器電路11和差分放大器電路12。如圖1所示，以與差分放大器電路12所輸入的輸入信號和輸出信號的極性相反的極性向差分放大器電路11輸入所述輸入信號和輸出信號。來自差分放大器電路11的輸出與電壓-電流轉換電路21連接，并且來自差分放大器電路12的輸出與電壓-電流轉換電路22連接。

以上所述，僅為本發(fā)明的具體實施方式，但本發(fā)明的保護范圍并不局限于此，任何屬于本技術領域的技術人員在本發(fā)明揭露的技術范圍內，可輕易想到的變化或替換，都應涵蓋在本發(fā)明的保護范圍之內。