變換器的快速啟動(dòng)控制電路的制作方法
【專利摘要】本實(shí)用新型涉及一種變換器的快速啟動(dòng)控制電路，其特征在于，所述電路包括基準(zhǔn)檢測(cè)單元、采樣保持單元、放大器、調(diào)制單元、輸出單元和控制單元；所述控制單元的第一輸入端輸入反饋電壓，第二輸入端與所述基準(zhǔn)檢測(cè)單元的輸出端相連接，第一輸出端分別與所述采樣保持單元和所述放大器相連；所述基準(zhǔn)檢測(cè)單元的輸入端輸入電源電壓；所述采樣保持單元的輸入端輸入所述反饋電壓，其輸出端與所述放大器相連；所述放大器的輸出端與所述調(diào)制單元相連，所述調(diào)制單元的輸出端與所述輸出單元相連。本實(shí)用新型在不改變外部電阻和電容，保持較小靜態(tài)功耗和較快啟動(dòng)速度的前提下，增加可用時(shí)間，來保證直流—交流變換器的正常啟動(dòng)。
【專利說明】變換器的快速啟動(dòng)控制電路

【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及集成電路領(lǐng)域，特別是涉及一種變換器的快速啟動(dòng)控制電路。

【背景技術(shù)】
[0002]隨著LED照明技術(shù)的發(fā)展，交流-直流LED驅(qū)動(dòng)器需要支持更高的輸出功率，實(shí)現(xiàn)更高的控制精度。在同等工藝的條件下，高速高精度控制以及更大的驅(qū)動(dòng)能力，都會(huì)使驅(qū)動(dòng)器本身的工作電流提高，功耗變大。如果保持芯片外部啟動(dòng)電路功耗不變，芯片的啟動(dòng)時(shí)間會(huì)大大延長(zhǎng)；如果要保持較小啟動(dòng)時(shí)間，則需要提高外部啟動(dòng)電路電流，降低效率。
[0003]圖1為現(xiàn)有技術(shù)的交流一直流變換器的一種實(shí)現(xiàn)架構(gòu)。如圖1所示，橋式整流器將輸入的交流電壓進(jìn)行整形，整形后的電壓稱為母線電壓，即把市電電壓Vin.sin(wt)轉(zhuǎn)化為可操作的電壓Vin.I sin(wt) I。變壓器Tl的輔助繞組連接到交流一直流控制器的FB端，控制器通過FB端檢測(cè)輸出電壓。母線電壓VM通過電阻R1連接到電容C1,同時(shí)，輔助繞組通過二極管D1連接到電容Q。C1連接控制器的VDD端，給控制器提供電源。
[0004]圖2為現(xiàn)有技術(shù)的交流一直流控制器的實(shí)現(xiàn)方式。如圖2所示，控制器的輸入分別連接VDD和反饋電壓FB，輸出DRV連接功率開關(guān)Ml?？刂破靼ɑ鶞?zhǔn)&VDD檢測(cè)模塊、采樣保持電路，EA放大器，PWM調(diào)制器和輸出單元Driver。
[0005]基準(zhǔn)&VDD檢測(cè)模塊用于產(chǎn)生基準(zhǔn)電壓，檢測(cè)VDD電壓，產(chǎn)生Enable信號(hào)控制其他電路是否工作，該模塊消耗電流記為IQ1。采樣保持電路對(duì)反饋信號(hào)FB進(jìn)行采樣保持，送給EA放大器與參考電壓Vref比較，產(chǎn)生誤差放大信號(hào)，再通過PWM調(diào)制器產(chǎn)生PWM開關(guān)信號(hào)驅(qū)動(dòng)功率開關(guān)，實(shí)現(xiàn)環(huán)路控制。其中，采樣保持電路工作電流記為IQ2，EA放大器工作電流記為IQ3，PWM調(diào)制器和輸出Driver的工作電流合并記為IQ4。
[0006]圖3為現(xiàn)有技術(shù)的交流一直流控制器的啟動(dòng)波形示意圖。如圖3所示，VDD電壓和FB電壓的初始電壓都為0，當(dāng)接通電源后，VDD從OV開始上升，此時(shí)FB電壓仍為0，只有VM通過Rl給C1充電，充電電流為Ichg, VDD從OV上升到Vstart的時(shí)間記為V
r VM
[0007]Ichgk-^-
Ki
—C1Vstart C1Vstart
[0008]Γ? 1(HG-—工

R1 Q1
[0009]為保證電路能夠啟動(dòng)，通常VM/R0L，
[0010]/=R1C1-
11 1 1 VM
[0011]當(dāng)VDD電壓上升到Vstart電壓時(shí)，Enable信號(hào)變?yōu)楦撸蓸颖３謫卧?、EA放大器、PWM調(diào)制單元和driver輸出單元開始工作，DRV輸出產(chǎn)生脈沖信號(hào)，輸出能量，F(xiàn)B電壓開始上升。FB上升到超過VDD電壓之前，AB兩部分電路消耗的IQ1+IQ2+IQ3+IQ4的電流完全由VDD電容C1提供，VDD電壓下降。如圖3中虛線部分所示，如果VDD下降到Vuvuj電壓，Enable信號(hào)由高變低，會(huì)關(guān)閉采樣保持單元、EA放大器、PWM調(diào)制單元和driver輸出單元,并停止輸出，需要等VDD再次上升到Vstart才能工作。VDD由Vstart下降到V_所需時(shí)間記為t2 ;芯片消耗總電流IQtot:
[0012]I Qtot — Iq1 + Iq2+Iq3+Iq4
,.C1(Vstart-Vwzo)
[0013]tl--γ—~~Λ-1 O1t CHG
[0014]一般，好的設(shè)計(jì)希望有更快的啟動(dòng)速度，因此需要減小h。而芯片需要在t2時(shí)間內(nèi)將FB電壓充到Votw以上，才能保證正常工作。由公式可知，增大C1可以增大t2，但&也會(huì)增加，反之亦然。
[0015]因此，為了實(shí)現(xiàn)更高的控制精度，需要高速高精度的采樣保持電路和高精度的EA放大器。在同等的工藝下，性能(速度和精度)與功耗的折中是集成電路設(shè)計(jì)人員的常識(shí)之一。IQ2、IQ3很大，因此t2時(shí)間會(huì)顯著縮短。另一方面為了驅(qū)動(dòng)更大的負(fù)載，減小輸出電壓紋波，輸出電容也會(huì)增大，導(dǎo)致FB電壓上升變慢，需要更長(zhǎng)的時(shí)間才能將FB電壓充到VmQ以上為VDD供電。兩個(gè)因素共同作用，可能導(dǎo)致芯片無法在&時(shí)間內(nèi)將FB電壓抬升到VmQ以上，芯片將重新啟動(dòng)，重復(fù)上述過程，進(jìn)入不停重啟的死循環(huán)而不能正常工作。
[0016]為保證芯片正常工作需要增大丨2，只能依靠增大C1電容。而增大C1電容可能會(huì)使h時(shí)間增大到無法接受的長(zhǎng)度?？s短&時(shí)間可通過增大Iqk即減小電阻R1實(shí)現(xiàn)。而札上的靜態(tài)功耗是VM2/R1，較小的R1會(huì)消耗較大靜態(tài)功耗，又會(huì)使交流一直流變換器的效率下降。
實(shí)用新型內(nèi)容
[0017]本實(shí)用新型的目的是在保持較小的靜態(tài)功耗和較快啟動(dòng)的前提下，增加可用時(shí)間來保證直流一交流變換器的正常啟動(dòng)。
[0018]為實(shí)現(xiàn)上述目的，本實(shí)用新型提供了一種變換器的快速啟動(dòng)控制電路，其特征在于，所述電路包括基準(zhǔn)檢測(cè)單元、采樣保持單元、放大器、調(diào)制單元、輸出單元和控制單元；
[0019]所述控制單元的第一輸入端輸入反饋電壓，第二輸入端與所述基準(zhǔn)檢測(cè)單元的輸出端相連接，第一輸出端分別與所述采樣保持單元和所述放大器相連；所述基準(zhǔn)檢測(cè)單元的輸入端輸入電源電壓；所述采樣保持單元的輸入端輸入所述反饋電壓，其輸出端與所述放大器相連；所述放大器的輸出端與所述調(diào)制單元相連，所述調(diào)制單元的輸出端與所述輸出單元相連；
[0020]當(dāng)所述電源電壓達(dá)到第一電壓時(shí)，所述反饋電壓小于參考電壓，第一使能信號(hào)為第一電平，第二使能信號(hào)為第二電平，所述控制單元將所述反饋電壓與所述參考電壓的比較結(jié)果進(jìn)行處理，并且處理后的結(jié)果送至所述調(diào)制單元。
[0021]進(jìn)一步地，所述控制單元包括比較器和邏輯單元；
[0022]所述比較器的第一輸入端輸入所述參考電壓，其第二輸入端輸入所述反饋電壓，其輸出端連接所述邏輯單元的輸入端；所述邏輯單元的輸出端分別與所述采樣保持單元和所述放大器相連；
[0023]所述反饋電壓與所述參考電壓進(jìn)行比較，并將比較結(jié)果送給所述邏輯單元，所述邏輯單元對(duì)所述比較結(jié)果進(jìn)行處理；
[0024]所述比較結(jié)果在第一時(shí)間內(nèi)，當(dāng)所述反饋電壓小于所述參考電壓時(shí)，所述第二使能信號(hào)為所述第二電平；當(dāng)所述反饋電壓大于所述參考電壓時(shí)，所述第二使能信號(hào)為所述第一電平；
[0025]所述比較結(jié)果不在第一時(shí)間內(nèi)時(shí)，則所述反饋電壓小于所述參考電壓，所述第二使能信號(hào)為所述第二電平。
[0026]本實(shí)用新型的優(yōu)點(diǎn):在不改變外部電阻和電容，保持較小靜態(tài)功耗和較快啟動(dòng)速度的前提下，增加可用時(shí)間，來保證直流一交流變換器的正常啟動(dòng)。

【專利附圖】

【附圖說明】
[0027]圖1為現(xiàn)有技術(shù)的交流一直流變換器的一種實(shí)現(xiàn)架構(gòu)；
[0028]圖2為現(xiàn)有技術(shù)的交流一直流控制器的實(shí)現(xiàn)方式；
[0029]圖3為現(xiàn)有技術(shù)的交流一直流控制器的啟動(dòng)波形示意圖；
[0030]圖4為本實(shí)用新型實(shí)施例提供的變換器的快速啟動(dòng)控制電路的結(jié)構(gòu)示意圖；
[0031]圖5為本實(shí)用新型實(shí)施例提供的變換器的快速啟動(dòng)控制電路的啟動(dòng)波形示意圖；
[0032]圖6為本實(shí)用新型實(shí)施例提供的變換器的快速啟動(dòng)控制電路的另一結(jié)構(gòu)示意圖；
[0033]圖7是本實(shí)用新型實(shí)施例提供的變換器的快速啟動(dòng)控制電路的反饋電壓波形示意圖。

【具體實(shí)施方式】
[0034]下面通過附圖和實(shí)施例，對(duì)本實(shí)用新型的技術(shù)方案做進(jìn)一步的詳細(xì)描述。
[0035]圖4為本實(shí)用新型實(shí)施例提供的變換器的快速啟動(dòng)控制電路的結(jié)構(gòu)示意圖。如圖4所示，包括基準(zhǔn)檢測(cè)單元、采樣保持單元、放大器、調(diào)制單元、輸出單元、電源電壓和反饋電壓，還包括控制單元。其中，基準(zhǔn)檢測(cè)單元即為基準(zhǔn)電路&VDD檢測(cè)，控制電路A即為控制單元，采樣保持即為采樣保持單元，EA放大器即為放大器，脈沖寬度調(diào)制(Pulse WidthModulat1n, PWM)調(diào)制器即為調(diào)制單元，輸出電壓端口(Driver Output, DRV)，Driver為輸出單兀，反饋電壓(Feedback Voltage, FB), Enable信號(hào)即為第一使能信號(hào)，Enable2信號(hào)即為第二使能信號(hào)，參考電壓(Reference Voltage, Vref)。
[0036]基準(zhǔn)電路&VDD又稱為基準(zhǔn)檢測(cè)單元，基準(zhǔn)檢測(cè)單元消耗的電流為Iqi，采樣保持單元消耗的電流為IQ2，EA放大器即使為放大器，其消耗的電流為IQ3，PWM調(diào)制器即為調(diào)制單元，其消耗的電流為Iq4，控制電路A即為控制單元，其消耗的電流為IQ5。
[0037]控制單元的第一輸入端輸入反饋電壓，第二輸入端與基準(zhǔn)檢測(cè)單元的輸出端相連接，第一輸出端分別與采樣保持單元和放大器相連；基準(zhǔn)檢測(cè)單元的輸入端輸入電源電壓；采樣保持單元的輸入端輸入反饋電壓，其輸出端與放大器相連；放大器的輸出端與調(diào)制單元相連，調(diào)制單元的輸出端與所述輸出單元相連；
[0038]控制單元接收基準(zhǔn)檢測(cè)單元產(chǎn)生的第一使能信號(hào)，其第一輸出端將所述控制單元產(chǎn)生的第二使能信號(hào)輸出。
[0039]圖5為本實(shí)用新型實(shí)施例提供的變換器的快速啟動(dòng)控制電路的啟動(dòng)波形示意圖。如圖5所不，Vstart電壓為第一電壓，Vuvlo電壓為第二電壓，Iqtot為芯片消耗的總電流，第一電平為高電平，第二電平為低電平，Vref2電壓為參考電壓。
[0040]在母線電壓(rectified mains voltage, VM)通過電阻R1給C1充電后，并且當(dāng)VDD上升到電壓為Vstart后，Enable信號(hào)變?yōu)楦唠娖?，而FB電壓初始為0，Enable2信號(hào)為低電平?；鶞?zhǔn)&VDD檢測(cè)模塊、控制電路A、PWM調(diào)制器、輸出driver開始工作，但采樣保持電路和EA放大器保持不工作狀態(tài)，不消耗電流，此時(shí)芯片消耗的總電流為IQ1+IQ4+IQ5。Iq5遠(yuǎn)小于IQ2+IQ3，從而減小啟動(dòng)過程中的電流消耗，延長(zhǎng)時(shí)間t2。
[0041]當(dāng)FB電壓上升到Vref2時(shí)，輸出電壓已經(jīng)超過電壓VmQ，此時(shí)Enable2電壓變?yōu)楦?，芯片的采樣保持和EA放大器開始工作，消耗總電流為IQ1+IQ2+IQ3+IQ4+IQ5。
[0042]圖6為本實(shí)用新型實(shí)施例提供的變換器的快速啟動(dòng)控制電路的另一結(jié)構(gòu)示意圖。如圖6所示，控制單元包括比較器和邏輯單元。其中，CMP為比較器，Logic為邏輯單元。
[0043]比較器的第一輸入端輸入?yún)⒖茧妷海涞诙斎攵溯斎敕答侂妷?，其輸出端連接邏輯單元的輸入端；邏輯單元的輸出端分別與采樣保持單元和放大器相連；
[0044]反饋電壓與參考電壓進(jìn)行比較，并將比較結(jié)果送給邏輯單元，邏輯單元對(duì)比較結(jié)果進(jìn)行處理；
[0045]為了避免反饋電壓信號(hào)上的噪聲誤觸發(fā)第二使能信號(hào)，邏輯單元包含時(shí)序電路對(duì)比較結(jié)果進(jìn)行處理，只有反饋電壓信號(hào)穩(wěn)定時(shí)比較結(jié)果才有效。
[0046]圖7是本實(shí)用新型實(shí)施例提供的變換器的快速啟動(dòng)控制電路的反饋電壓波形示意圖。如圖7所示，比較器的結(jié)果是在有效窗口時(shí)間內(nèi)才有效，有效窗口時(shí)間即為第一時(shí)間，有效窗口時(shí)間是指反饋電壓從低電平變?yōu)楦唠娖?，并且逐漸減小到參考電壓Vref2的一段時(shí)間。
[0047](I)如果反饋電壓FB的脈沖寬度很窄且不滿足有效窗口時(shí)間時(shí)，則認(rèn)為反饋電壓低于參考電壓Vref2,第二使能信號(hào)Enable2為低電平。
[0048](2)如果有效窗口時(shí)間內(nèi)檢測(cè)到反饋電壓FB低于參考電壓Vref2時(shí)，第二使能信號(hào)Enable2為低電平。
[0049](3)如果有效窗口時(shí)間內(nèi)檢測(cè)到反饋電壓FB高于參考電壓Vref2時(shí)，第二使能信號(hào)Enable2為高電平并鎖存。
[0050]以上所述的【具體實(shí)施方式】，對(duì)本實(shí)用新型的目的、技術(shù)方案和有益效果進(jìn)行了進(jìn)一步詳細(xì)說明，所應(yīng)理解的是，以上所述僅為本實(shí)用新型的【具體實(shí)施方式】而已，并不用于限定本實(shí)用新型的保護(hù)范圍，凡在本實(shí)用新型的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本實(shí)用新型的保護(hù)范圍之內(nèi)。
【權(quán)利要求】
1.一種變換器的快速啟動(dòng)控制電路，其特征在于，所述電路包括基準(zhǔn)檢測(cè)單元、采樣保持單元、放大器、調(diào)制單元、輸出單元和控制單元； 所述控制單元的第一輸入端輸入反饋電壓，第二輸入端與所述基準(zhǔn)檢測(cè)單元的輸出端相連接，第一輸出端分別與所述采樣保持單元和所述放大器相連；所述基準(zhǔn)檢測(cè)單元的輸入端輸入電源電壓；所述采樣保持單元的輸入端輸入所述反饋電壓，其輸出端與所述放大器相連；所述放大器的輸出端與所述調(diào)制單元相連，所述調(diào)制單元的輸出端與所述輸出單元相連； 當(dāng)所述電源電壓達(dá)到第一電壓時(shí)，所述反饋電壓小于參考電壓，第一使能信號(hào)為第一電平，第二使能信號(hào)為第二電平，所述控制單元將所述反饋電壓與所述參考電壓的比較結(jié)果進(jìn)行處理，并且處理后的結(jié)果送至所述調(diào)制單元。
2.根據(jù)權(quán)利要求1所述的變換器的快速啟動(dòng)控制電路，其特征在于，所述控制單元包括比較器和邏輯單元； 所述比較器的第一輸入端輸入所述參考電壓，其第二輸入端輸入所述反饋電壓，其輸出端連接所述邏輯單元的輸入端；所述邏輯單元的輸出端分別與所述采樣保持單元和所述放大器相連； 所述反饋電壓與所述參考電壓進(jìn)行比較，并將比較結(jié)果送給所述邏輯單元，所述邏輯單元對(duì)所述比較結(jié)果進(jìn)行處理； 所述比較結(jié)果在第一時(shí)間內(nèi)，當(dāng)所述反饋電壓小于所述參考電壓時(shí)，所述第二使能信號(hào)為所述第二電平；當(dāng)所述反饋電壓大于所述參考電壓時(shí)，所述第二使能信號(hào)為所述第一電平； 所述比較結(jié)果不在第一時(shí)間內(nèi)時(shí)，則所述反饋電壓小于所述參考電壓，所述第二使能信號(hào)為所述第二電平。
【文檔編號(hào)】H02M1/36GK204046415SQ201420421022
【公開日】2014年12月24日 申請(qǐng)日期:2014年7月29日 優(yōu)先權(quán)日:2014年4月21日
【發(fā)明者】郭越勇, 趙汗青 申請(qǐng)人:美芯晟科技（北京）有限公司