級聯(lián)電池保護電路和系統(tǒng)的制作方法
【專利摘要】本發(fā)明提供一種級聯(lián)電池保護電路，包括級聯(lián)的多個電芯保護單元，每個電芯保護單元的檢測輸出端通過第一電阻與相鄰下級電芯保護單元的檢測輸入端相連接；每個電芯保護單元包括：第一電流鏡電路、數(shù)字控制單元和第二電流鏡電路；通過第一電流鏡電路的檢測輸入端檢測電路的電壓信號，根據(jù)電壓信號得到下拉電流；根據(jù)下拉電流輸出第一信號；數(shù)字控制單元，用于根據(jù)第一信號得到第一狀態(tài)信號，并將第一狀態(tài)信號與本級電芯保護單元的放電保護輸出信號進行狀態(tài)判斷，得到第一控制信號和第二控制信號；第二電流鏡電路，根據(jù)第一控制信號和第二控制信號的控制，通過第二電流鏡電路的電壓檢測輸出端向下級電芯保護單元輸出電壓信號。
【專利說明】級聯(lián)電池保護電路和系統(tǒng)

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電源管理電路，尤其涉及一種級聯(lián)電池保護電路和系統(tǒng)。

【背景技術(shù)】
[0002]由于鋰離子電池具有能量高、電池電壓高、工作穩(wěn)定范圍寬、壽命長等優(yōu)點，已經(jīng)廣泛應(yīng)用于軍事和民用小型電器中，如移動電話，便攜式計算機、照相機等，但因其物理特性，在使用過程中，鋰電池對充電電流、放點電流、電壓和溫度要求很嚴(yán)格，一旦超出將在安全和壽命上產(chǎn)生嚴(yán)重后果。因此，鋰電池在充放電過程中，需要對其過充電電壓、過放點電壓、充電限制電流以及放電限制電流等關(guān)鍵參數(shù)進行檢測和控制，以防止電池過度損耗，同時保證使用中的安全。目前單體鋰電池的保護電路已經(jīng)很成熟，但是對于多節(jié)串聯(lián)的鋰電池來講，組建與其匹配的保護電路有一定的難度。
[0003]在滿足電池保護系統(tǒng)的需求情況下，當(dāng)電池保護系統(tǒng)中需要串聯(lián)的電芯單元數(shù)目增多時，由于電池總電壓的升高，需要通過級聯(lián)多個電池保護芯片單元作為電池保護系統(tǒng)的電池保護電路。
[0004]目前，電池保護系統(tǒng)的電池保護電路，通常在相鄰兩個電芯單元串聯(lián)兩個電阻和一個場效應(yīng)晶體管來完成控制充電過壓信號或放電過壓信號的上傳，但是，該電池保護系統(tǒng)至少存在以下缺點:設(shè)置電路的成本高，且集成度不夠高。


【發(fā)明內(nèi)容】

[0005]本發(fā)明的目的在于提供一種級聯(lián)電池保護電路和系統(tǒng)，通過相鄰的兩個電芯保護單元的檢測輸入端和檢測輸出端來實現(xiàn)充電過壓信號的上傳，在不增加管腳的基礎(chǔ)上，分別復(fù)用電芯保護單元的檢測輸入端和檢測輸出端，實現(xiàn)放電過壓保護信號的上傳。
[0006]第一方面，本發(fā)明提供了一種級聯(lián)電池保護的電路，所述電路包括級聯(lián)的多個電芯保護單元，每個電芯保護單元的檢測輸出端通過第一電阻與相鄰下級電芯保護單元的檢測輸入端相連接；每個所述電芯保護單元包括:第一電流鏡電路、數(shù)字控制單元和第二電流鏡電路；
[0007]通過所述第一電流鏡電路的所述檢測輸入端檢測電路的電壓信號，根據(jù)所述電壓信號得到下拉電流；根據(jù)所述下拉電流輸出第一信號；
[0008]所述數(shù)字控制單元，用于根據(jù)所述第一信號得到第一狀態(tài)信號，并將所述第一狀態(tài)信號與本級電芯保護單元的放電保護輸出信號進行狀態(tài)判斷，得到第一控制信號和第二控制信號；其中所述第一控制信號和第二控制信號互為反相信號；
[0009]所述第二電流鏡電路，根據(jù)所述第一控制信號和第二控制信號的控制，通過所述第二電流鏡電路的電壓檢測輸出端向下級電芯保護單元輸出電壓信號。
[0010]優(yōu)選地，所述第一電流鏡電路包括:第一 NMOS晶體管N7、第一 PMOS晶體管P1、第二 PMOS晶體管P2和第一恒流源1 ；
[0011]所述第一 NMOS晶體管N7的柵極接地，源極連接所述檢測輸入端，漏極與所述第一PMOS晶體管Pl的漏極相連接，并與所述第一 PMOS晶體管Pl和第二 PMOS晶體管P2共柵連接；第一 PMOS晶體管Pl和第二 PMOS晶體管P2共柵共源連接，第一 PMOS晶體管Pl的漏極為所述第一電流鏡電路的電流輸入端，所述第二 PMOS晶體管P2的漏極與所述第一恒流源串聯(lián)連接，為所述第一電流鏡電路的輸出端；其中，所述第一 PMOS晶體管Pl和第二 PMOS晶體管P2按第一比例匹配，以使所述流過第二 PMOS晶體管P2的第一電流與所述下拉電流具有第一比例關(guān)系；
[0012]通過第一電流與所述第一恒流源1的電流進行競爭，得到第一信號；當(dāng)所述第一電流的電流值大于所述第一恒流源1的電流值時，所述第一信號為高電平；當(dāng)所述第一電流的電流值小于所述第一恒流源1的電流值時，所述第一信號為低電平。
[0013]優(yōu)選地，所述數(shù)字控制單元包括，內(nèi)部邏輯控制子單元、第一邏輯子單元和第二邏輯子單元；
[0014]所述內(nèi)部邏輯控制子單元，用于產(chǎn)生位置標(biāo)示信號和所述放電保護輸出信號；
[0015]所述第一邏輯子單元，根據(jù)所述第一信號和所述位置標(biāo)示信號，生成第一狀態(tài)信號;
[0016]所述第二邏輯子單元，根據(jù)所述第一狀態(tài)信號和所述放電保護輸出信號生成所述第一控制信號和所述第二控制信號。
[0017]優(yōu)選地，所述位置標(biāo)示信號用于標(biāo)識本級所述電芯保護單元在所述電路中的位置；如果所述電芯保護單元為第一級電芯保護單元，則位置標(biāo)示信號為0，否則為I。
[0018]優(yōu)選地，所述放電保護輸出信號用于指示本級電芯保護單元的工作狀態(tài)；
[0019]當(dāng)所述本級電芯保護單元處于正常的工作狀態(tài)時，所述放電保護輸出信號為O;否則，為I。
[0020]優(yōu)選地，所述第一邏輯子單元包括第一反向器和與門；
[0021]所述第一反向器對所述第一信號進行反向后輸出給所述與門的一個輸入端；所述與門的另一輸入端接入所述位置標(biāo)示信號，經(jīng)過與邏輯操作后，輸出所述第一狀態(tài)信號。
[0022]優(yōu)選地，所述第二邏輯子單元包括或非門和第二反向器；
[0023]所述或非門的一端接入所述第一狀態(tài)信號，另一端接入所述放電保護輸出信號，經(jīng)過或非門進行或非邏輯操作后，輸出第二控制信號；所述第二反向器對所述第二控制信號進行反向邏輯操作，輸出第一控制信號。
[0024]優(yōu)選地，所述第二電流鏡電路包括第二 NMOS晶體管N5、第三NMOS晶體管N6、第三PMOS晶體管P3、第四PMOS晶體管P4、第二恒流源Il和第三恒流源12 ；
[0025]第三PMOS晶體管P3和第四PMOS晶體管P4共柵共源連接，所述第三PMOS晶體管P3的漏極與所述第二 NMOS晶體管N5的漏極相連接，所述第二 NMOS晶體管N5的源極與第二恒流源Il相連接，所述第二 NMOS晶體管N5的柵極由所述第一控制信號驅(qū)動；所述第四PMOS晶體管P4的漏極與所述第三NMOS晶體管N6的漏極相連接，所述第三NMOS晶體管N6的源極與第三恒流源12相連接，所述第三NMOS晶體管N6的柵極由所述第二控制信號驅(qū)動；
[0026]所述第三PMOS晶體管P3的漏極為所述第二電流鏡電路的輸入端，所述第四PMOS晶體管P4的漏極為第二電流鏡電路的輸出端；
[0027]當(dāng)所述第一控制信號驅(qū)動所述第二 NMOS晶體管N5導(dǎo)通時，所述第三NMOS晶體管N6在所述第二控制信號的驅(qū)動下關(guān)斷，所述第二恒流源Il通過所述第三PMOS晶體管P3、第四PMOS晶體管P4上拉所述檢測輸出端的電壓；
[0028]當(dāng)所述第二控制信號驅(qū)動所述第三NMOS晶體管N6導(dǎo)通時，所述第二 NMOS晶體管N5在所述第一控制信號的驅(qū)動下關(guān)斷，通過所述第三NMOS晶體管N6所述第三恒流源12下拉所述檢測輸出端的電壓。
[0029]優(yōu)選地，所述電芯保護單元還包括:充電過壓信號輸入端、充電過壓信號輸出端、放電過壓信號輸入端、放電過壓信號輸出端；
[0030]本級電芯保護單元的所述充電過壓信號輸入端與前級電芯保護單元的充電過壓信號輸出端相連接；本級電芯保護單元的所述放電過壓信號輸入端與前級電芯保護單元的放電過壓信號輸出端相連接。
[0031]第二方面，本發(fā)明提供一種級聯(lián)電池保護系統(tǒng)所述系統(tǒng)包括本發(fā)明提供的所述一種級聯(lián)電池保護電路。
[0032]因此，本發(fā)明提供一種級聯(lián)電池保護電路，在檢測輸入端和檢測輸出端外接一個電阻，通過相鄰的兩個電芯保護單元的檢測輸入端和檢測輸出端來實現(xiàn)充電過壓信號的上傳，在不增加管腳的基礎(chǔ)上實現(xiàn)放電過壓保護信號的上傳，使得所有的電芯保護單元在出現(xiàn)放電過壓時都可以進入低功耗模式，從而降低了功耗，降低了系統(tǒng)成本，提高了系統(tǒng)集成度和可靠性。

【專利附圖】

【附圖說明】
[0033]為了更清楚地說明本發(fā)明實施例的技術(shù)方案，下面將對實施例描述中所需要使用的附圖作簡單地介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動性的前提下，還可以根據(jù)這些附圖獲得其他的附圖。其中，
[0034]圖1為本發(fā)明一種實施例提供的級聯(lián)電池保護電路的其中一級電芯保護單元的電路圖；
[0035]圖2為本發(fā)明一種實施例提供的級聯(lián)電池保護電路中其中一級電芯保護單元的電路圖；
[0036]圖3為本發(fā)明一種實施例提供的級聯(lián)電池保護電路的二級級聯(lián)的電芯保護單元的電路圖；
[0037]圖4為本發(fā)明一種實施例提供的級聯(lián)電池保護電路的三級級聯(lián)的電芯保護單元的電路圖；
[0038]圖5為本發(fā)明一個實施例中提供的一種級聯(lián)電池保護系統(tǒng)的結(jié)構(gòu)示意圖。

【具體實施方式】
[0039]下面通過附圖和具體實施例，對本發(fā)明的技術(shù)方案做進一步的詳細描述。
[0040]本發(fā)明提供的實施例是通過相鄰兩個電芯保護單元的檢測輸入端和檢測輸出端來實現(xiàn)充電過壓信號的上傳，在不增加管腳的基礎(chǔ)上，實現(xiàn)了有關(guān)放電過壓保護信號的上傳，使得所有的電芯保護單元在出現(xiàn)放電過壓的情況時，都可以進入低功耗模式，從而降低了功耗。
[0041]下面以圖1，并結(jié)合圖2對本發(fā)明實施例提供的電芯保護單元電路進行說明。
[0042]圖1為本發(fā)明一種實施例提供的級聯(lián)電池保護電路的其中一級電芯保護單元的電路圖。
[0043]如圖1所示,級聯(lián)電池保護電路包括所述電路包括級聯(lián)的多個電芯保護單元,本級電芯保護單元的檢測輸出端VM通過串聯(lián)第一電阻R后，與相鄰下級電芯保護單元的檢測輸入端VL相連接；每個所述電芯保護單元包括:第一電流鏡電路110、數(shù)字控制單元120和第二電流鏡電路130。
[0044]通過所述第一電流鏡電路110的檢測輸入端VL檢測電路的電壓信號，根據(jù)所述電壓信號得到下拉電流；根據(jù)所述下拉電流輸出第一信號。
[0045]數(shù)字控制單元120，用于根據(jù)所述第一信號得到第一狀態(tài)信號，并將所述第一狀態(tài)信號與本級電芯保護單元的放電保護輸出信號進行狀態(tài)判斷，得到第一控制信號和第二控制信號，所述第一控制信號和第二控制信號互為反相信號。
[0046]其中，數(shù)字控制單元120包括內(nèi)部邏輯控制子單元121、第一邏輯子單元122和第二邏輯子單元123。
[0047]內(nèi)部邏輯控制子單元121，用于產(chǎn)生位置標(biāo)示信號L0WEST_B和放電保護輸出信號OD0
[0048]第一邏輯子單元122，根據(jù)所述第一信號和所述位置標(biāo)示信號L0WEST_B，生成第一狀態(tài)信號PWD_T。
[0049]第二邏輯子單元123，根據(jù)所述第一狀態(tài)信號PWD_T和所述放電保護輸出信號OD生成第一控制信號PWD和第二控制信號PWD_B ;其中所述第一控制信號PWD和第二控制信號PWD_BS為反相信號。
[0050]第二電流鏡電路130，根據(jù)所述第一控制信號PWD和第二控制信號PWD_B的控制，通過所述第二電流鏡電路130的電壓檢測輸出端VM向下級電芯保護單元輸出電壓信號。
[0051]第一電流鏡電路110包括:第一 NMOS晶體管N7、第一 PMOS晶體管P1、第二 PMOS晶體管P2和第一恒流源10。
[0052]所述第一NMOS晶體管N7的柵極接地，源極連接所述檢測輸入端VL，漏極與所述第一 PMOS晶體管Pl的漏極相連接，并與所述第一 PMOS晶體管Pl和第二 PMOS晶體管P2的柵連接；第一 PMOS晶體管Pl和第二 PMOS晶體管P2共柵共源連接，第一 PMOS晶體管Pl的漏極為所述第一電流鏡電路的輸入端，所述第二 PMOS晶體管P2的漏極與所述第一恒流源1串聯(lián)連接，為所述第一電流鏡電路110的輸出端；其中，所述第一 PMOS晶體管Pl和第二PMOS晶體管P2按第一比例匹配，以使所述流過第二 PMOS晶體管P2的第一電流與所述下拉電流具有第一比例關(guān)系。
[0053]通過第一電流與所述第一恒流源1的電流進行競爭，得到第一信號；在一個具體的實施例中，當(dāng)所述第一電流的電流值大于所述第一恒流源1的電流值時，所述第一信號為高電平；當(dāng)所述第一電流的電流值小于所述第一恒流源1的電流值時，所述第一信號為低電平。所述第二 PMOS晶體管P2的漏極與所述第一邏輯子單元122的輸入端連接；所述第二邏輯子單元123連接所述第一邏輯子單元122的輸出端，接收所述第一邏輯子單元122輸出的第一狀態(tài)信號PWD_T。
[0054]第一邏輯子單元122和第二邏輯子單元123的具體實現(xiàn)方式可以如圖2中所示。
[0055]如圖2所示，所述第一邏輯子單元122可以包括第一反向器1221和與門1222。
[0056]所述第一反向器1221對所述第一信號進行反向后輸出給所述與門1222的一個輸入端；所述與門1222的另一輸入端接入所述位置標(biāo)示信號L0WEST_B，經(jīng)過與邏輯操作后，輸出所述第一狀態(tài)信號PWD_T。
[0057]第二邏輯子單元123可以包括:或非門1231和第二反向器1232。
[0058]所述或非門1231的一端接入所述第一狀態(tài)信號PWD_T，另一端接入所述放電保護輸出信號0D，經(jīng)過或非門邏輯操作后，輸出第二控制信號PWD_B ；所述第二反向器1232對所述第二控制信號PWD_B進行反向輸出第一控制信號PWD。
[0059]其中，所述位置標(biāo)示信號用于標(biāo)識當(dāng)前所述電芯保護單元在所述電路中的位置；如果所述電芯保護單元為第一級電芯保護單元，則位置標(biāo)示信號為0，否則為I。
[0060]所述放電保護輸出信號用于指示當(dāng)前電芯保護單元的工作狀態(tài)，當(dāng)所述當(dāng)前電芯保護單元處于正常工作狀態(tài)時，所述放電保護輸出信號為0，否則，為I。
[0061]再如圖1所示，所述第二電流鏡電路130包括第二 NMOS晶體管N5、第三NMOS晶體管N6、第三PMOS晶體管P3、第四PMOS晶體管P4、第二恒流源Il和第三恒流源12。
[0062]第三PMOS晶體管P3和第四PMOS晶體管P4共柵共源連接，所述第三PMOS晶體管P3的漏極與所述第二 NMOS晶體管N5的漏極相連接，所述第二 NMOS晶體管N5的源極與第二恒流源Il相連接，所述第二 NMOS晶體管N5的柵極由所述第一控制信號PWD驅(qū)動；所述第四PMOS晶體管P4的漏極與所述第三NMOS晶體管N6的漏極相連接，所述第三NMOS晶體管N6的源極與第三恒流源12相連接，所述第三NMOS晶體管N6的柵極由所述第二控制信號PWD_B驅(qū)動；
[0063]所述第三PMOS晶體管P3的漏極為所述第二電流鏡電路130的輸入端，所述第四PMOS晶體管P4的漏極為第二電流鏡電路130的輸出端。
[0064]當(dāng)所述第一控制信號PWD驅(qū)動所述第二 NMOS晶體管N5導(dǎo)通時，所述第三NMOS晶體管N6在所述第二控制信號PWD_B的驅(qū)動下關(guān)斷，所述第二恒流源Il通過所述第三PMOS晶體管P3、第四PMOS晶體管P4上拉所述檢測輸出端的電壓。
[0065]當(dāng)所述第二控制信號PWD_B驅(qū)動所述第三NMOS晶體管N6導(dǎo)通時，所述第二 NMOS晶體管N5在所述第一控制信號PWD的驅(qū)動下關(guān)斷，通過所述第三NMOS晶體管N6所述第三恒流源12下拉所述檢測輸出端VM的電壓。
[0066]因此，本發(fā)明提供一種級聯(lián)電池保護電路，在檢測輸入端和檢測輸出端外接一個電阻，通過相鄰的兩個電芯保護單元的檢測輸入端和檢測輸出端來實現(xiàn)充電過壓信號的上傳，在不增加管腳的基礎(chǔ)上實現(xiàn)放電過壓保護信號的上傳，使得所有的電芯保護單元在出現(xiàn)放電過壓時都可以進入低功耗模式，從而降低了功耗，降低了系統(tǒng)成本，提高了系統(tǒng)集成度和可靠性。
[0067]圖2為本發(fā)明一種實施例提供的級聯(lián)電池保護電路中其中一級電芯保護單元的電路圖。
[0068]本發(fā)明提供的一個具體實施例中，通過如圖2所示的電芯保護單元組成的級聯(lián)電池保護電路完成充電過壓信號的上傳。
[0069]在如圖2所示的電池保護電路圖中，所述電路包括如圖1所示的電芯保護單元的電路，圖2所示電路還包括電流鏡模塊140和參考電流源14。
[0070]電流鏡模塊140，所述電流鏡電路包括:第三電流鏡電路、第四電流鏡電路、第五電流鏡電路。第三電流鏡電路包括第四NMOS晶體管NI和第五NMOS晶體管N2 ;所述第四電流鏡電路包括第四NMOS晶體管NI和第六NMOS晶體管N3 ;第五電流鏡電路包括所述第四NMOS晶體管NI和第七NMOS晶體管N4。
[0071]所述第四NMOS晶體管NI與所述第五NMOS晶體管N2共柵共源極連接，其源極連接所述第一電源端VSS ;所述第四NMOS晶體管NI的柵極與漏極連接，且漏極串聯(lián)所述參考電流源14后，與所述第一 PMOS晶體管P1、所述第二 PMOS晶體管P2的源極相連接；所述第五NMOS晶體管N2的漏極與第二 PMOS晶體管的漏極相連接。
[0072]所述第六NMOS晶體管N3與所述第四NMOS晶體管NI的共柵共源極連接，漏極與所述第二 NMOS晶體管N5的源極相連接。
[0073]所述第六NMOS晶體管N3和第七NMOS晶體管N4共柵共源極連接，其源極連接所述第一電源端VSS，所述第七NMOS晶體管N4漏極與所述第三NMOS晶體管N6的源極相連接。
[0074]其中，所述第三電流鏡電路、所述第四電流鏡電路、所述第五電流鏡電路，根據(jù)所述參考電流源14分別產(chǎn)生所述第一恒流源10、第二恒流源I1、第三恒流源12。圖3為本發(fā)明一種實施例提供的級聯(lián)電池保護電路的二級級聯(lián)的電芯保護單元的電路圖。
[0075]圖4為本發(fā)明一種實施例提供的級聯(lián)電池保護電路的三級級聯(lián)的電芯保護單元的電路圖。
[0076]圖3、圖4是基于上述圖2提供的電芯保護單元電路設(shè)置的二級級聯(lián)電池保護電路的電路圖，如圖3所示，所述二級聯(lián)電池保護電路包括第一級電芯保護單元和相鄰下級電芯保護單元；圖4所述三級聯(lián)電池保護電路包括第一級電芯保護單元和相鄰的級聯(lián)下級電芯保護單元，其中定義與地連接的電芯保護單元為第一級電芯保護單元，即，最下級電芯保護單元，也就是說它的相鄰上級沒有其他電芯保護單元。
[0077]如圖3所示，所述第一級電芯保護單元的所述第一 NMOS晶體管N7-0的源極接地，柵極連接所述第一電源端VSS1，所述第一 NMOS晶體管N7-0的漏極連接第一 PMOS晶體管Pl-O的漏極和柵極，所述第一 PMOS晶體管Pl-O與所述第二 PMOS晶體管P2-0共柵極和源極，所述源極連接所述第二電源端VDD1，且所述源極連接所述參考電流源14-0后與第四NMOS晶體管Nl-O的漏極和柵極相連接，所述第四NMOS晶體管N2-0與所述第五NMOS晶體管Nl-O共柵極和源極連接，所述源極與第一電源端VSSl連接，所述第四NMOS晶體管Nl-O的漏極與柵極連接。
[0078]所述第二 PMOS晶體管P2-0的漏極與第一反向器和與門串聯(lián)連接，所述與門的輸出端依次與或非門、第二反向器串聯(lián)連接。
[0079]所述第二反相器連接第二 NMOS晶體管N5-0的柵極，所述第二 NMOS晶體管N5-0的漏極連接第三PMOS晶體管P3-0的漏極和柵極，所述第三PMOS晶體管P3-0和所述第四PMOS晶體管P4-0共柵極和源極連接，所述源極連接所述第二電源端VDDl ;所述第二 NMOS晶體管N5-0的源極連接所述第六NMOS晶體管N3-0的漏極，所述第六NMOS晶體管N3-0與所述第七NMOS晶體管N4-0的柵極和源極連接，其源極連接所述第一電源VSS1，所述第七NMOS晶體管N4-0的漏極與所述第三NMOS晶體管N6-0的源極相連接，所述第三NMOS晶體管N6-0的漏極與所述第四PMOS晶體管P4-0的漏極相連接，所述第三NMOS晶體管N6-0的柵極與所述或非門的輸出端相連接。
[0080]其中，所述第四NMOS晶體管Nl-O和所述第五NMOS晶體管N2-0、所述第四NMOS晶體管Nl-O和所述第六NMOS晶體管N3-0、所述第四NMOS晶體管Nl-O和所述第七NMOS晶體管N4-0，用于根據(jù)所述參考電流源14-0分別產(chǎn)生所述第一恒流源10、第二恒流源I1、第三恒流源12。
[0081]所述第一級電芯保護單元的檢測輸出端VM通過第一電阻Rl-1連接下級電芯保護單元的檢測輸入端VL。
[0082]在相鄰下級電芯保護單元中，包括與第一級電芯單元相同的電路結(jié)構(gòu)，為了區(qū)分第一級電芯保護單元電路與其相鄰下級電芯保護單元電路中的元件，我們將第一級電芯保護單元與相鄰下級電芯保護單元元件名稱的進行相應(yīng)的數(shù)字編號，具體編號如圖3所示，在這里不再描述。其中，第一級電芯保護單元的第二電源端VDDl與下級電芯保護單元的第一電源端VSS2相連接，所述VSS2連接所述當(dāng)前電芯保護單元的第一 NMOS晶體管N7-1。
[0083]圖4三級聯(lián)電池保護電路的電路圖，與所述圖3 二級聯(lián)電池保護電路的電路圖的連接方式相同，在這里不再贅述。
[0084]下面依圖3、圖4所示的二級聯(lián)、三級聯(lián)電池保護電路，對級聯(lián)電池保護電路相應(yīng)級電芯保護單元實現(xiàn)充電過壓信號上傳的工作過程進行詳細說明。
[0085]在本實施例中，內(nèi)部邏輯控制子單元輸出的位置標(biāo)示信號L0WEST_B和放電輸出保護信號OD的判斷邏輯并未給出，只是定義，如果當(dāng)前電芯保護單元為第一級電芯保護單元時，其位置標(biāo)示信號為L0WEST_B = O,如果當(dāng)前電芯保護單元非第一級電芯保護單元時，其位置標(biāo)示信號為L0WEST_B = I ;如果當(dāng)前電芯保護單元為正常工作狀態(tài)時，放電輸出保護信號OD = 0，如果當(dāng)前電芯保護單元為非正常工作狀態(tài)時，放電輸出保護信號OD = I。在本實施例中，還設(shè)定第一電流鏡電路的第一比例系數(shù)為K1。本級電芯保護單元為當(dāng)前電芯保護單元，下級電芯保護單元為與當(dāng)前電芯保護單元相鄰的下級電芯保護單元，本級電芯保護單元將本級與上級的電芯保護單元的狀態(tài)信號上傳給下級電芯保護單元。上級電芯保護單元為與當(dāng)前電芯保護單元相鄰的上一級電芯保護單元，本級電芯保護單元接收上級電芯保護單元的狀態(tài)信號。
[0086]當(dāng)級聯(lián)電池保護電路中其中一級電芯保護單元接收上級電芯保護單元發(fā)送的工作狀態(tài)信號時，其接收過程為:
[0087]當(dāng)本級電芯保護單元為第一級電芯保護單元時。
[0088]在一個具體實施例中，本級電芯保護單元的檢測輸入端VL與第一電源端VSSl連接，且一起接地參考，因為本級電芯保護單元為最低級電芯保護單元，下拉電流I = O,則本級電芯保護單元的第一 NMOS晶體管N7-0截止；本級電芯保護單元的下拉電流經(jīng)過第一PMOS晶體管Pl-O與第二 PMOS晶體管P2-0后得到第一電流，所述第一電流為Kl倍的下拉電流，第一電流為0，所述第一電流與第一恒流源1競爭，在A點得到第一信號A = 0，所述第一信號A = O經(jīng)過第一反向器1221-0輸出信號A_B = I,然后信號A_B = I與位置標(biāo)不信號L0WEST_B = O經(jīng)過與門1222-0邏輯操作后，輸出第一狀態(tài)信號PWD_T0 = 0，其中第一狀態(tài)信號表示本級電芯保護單元檢測到下級芯片沒有進入低功耗的信息，同時也說明，雖然最下級電芯保護單元的A點因為沒有下拉電流I而產(chǎn)生錯誤的輸出邏輯電平，但本級電芯保護單元表示自己是第一級電芯保護單元的位置標(biāo)示信號L0WEST_B0 = O屏蔽了錯誤的結(jié)果，得到了正確第一狀態(tài)信號PWD_TO = O的結(jié)果。
[0089]當(dāng)本級電芯保護單元為非第一級電芯保護單元時。
[0090]在一個具體實施例中，如果本級電芯保護單元為正常工作狀態(tài)，且上級電芯保護單元為正常工作狀態(tài)，那么，第一狀態(tài)信號PWD_T0 = 0，放電保護輸出信號ODO = O。本級電芯保護單元的檢測輸入端被上級電芯保護單元的檢測輸出端下拉，下拉電流為I，下拉電流路徑為:本級電芯保護單元的第二電源端VDD2、第一PMOS晶體管P1-1、第一NMOS晶體管N7-1、檢測輸入端VLl、第一電阻Rl-1、上級電芯保護單元的檢測輸出端VMO、第三NMOS晶體管N6-0和第七NMOS晶體管N4-0，本級電芯保護單元的下拉電流I經(jīng)過本級電芯保護單元的第一 PMOS晶體管Pl-1和第二 PMOS晶體管P2-2后，得到第一電流，所述第一電流為下拉電流I的Kl倍；所述第一電流與第一恒流源1競爭，在A點得到第一信號A = 1，所述第一信號A = I經(jīng)過第一反向器輸出信號A_B = 0，然后信號A_B = O與本級電芯保護單元的位置標(biāo)示信號L0WEST_B1 = I經(jīng)過與門邏輯操作后，輸出第一狀態(tài)信號PWD_T1 = 0，此時，本級電芯保護單元接收到上級電芯保護單元沒有進入低功耗的狀態(tài)信息。
[0091]在另一個具體實施例中，如果本級電芯保護單元為非正常工作狀態(tài)，且上級電芯保護單元為非正常工作狀態(tài)，即:上級電芯保護單元進入低功耗狀態(tài)，那么，第一狀態(tài)信號PWD_T0 = I。本級電芯保護單元的檢測輸入端VLl連接上級電芯保護單元的檢測輸出端VM0，上級電芯保護單元進入低功耗狀態(tài)，那么，上級電芯保護單元的檢測輸出端VM被上級的電芯保護單元的第三PMOS晶體管P3-0和第四PMOS晶體管P4-0上拉到上級電芯保護單元的最高電壓，即第二電源端VDDl的電壓值，因為本級電芯保護單元的最低電壓，即第一電源端VSS2的電壓值與上級電芯保護的最高電壓值在同一電平上，所以本級的第一 NMOS晶體管N7-1截止,本級電芯保護單元的下拉電流1 = 0,即,本級電芯保護單元的檢測輸入端VLl的下拉電流I通過本級電芯保護單元的第一 PMOS晶體管Pl-1和第二 PMOS晶體管P2-1后，得到第一電流，所述第一電流為下拉電流I的Kl倍；所述第一電流與第一恒流源1競爭，在A點得到第一信號A = 0，所述第一信號A = O經(jīng)過第一反向器1221-1輸出信號A_B = I,然后信號A_B = I與本級電芯保護單元的位置標(biāo)示信號L0WEST_B1 = I經(jīng)過與門1222-1邏輯操作后，輸出第一狀態(tài)信號PWD_T1 = 1，此時，將本級電芯保護單元接收到上級電芯保護單元進入低功耗的狀態(tài)信息。
[0092]上述為級聯(lián)電池保護電路中其中一級電芯保護單元接收上級電芯保護單元發(fā)送的狀態(tài)信號的過程，下面我們介紹一下，將接收到的上級電芯保護單元工作的狀態(tài)信號與本級的工作狀態(tài)信號上傳給相鄰下級的電芯保護單元，其過程為:
[0093]當(dāng)本級電芯保護單元為第一級電芯保護單元時，第一級電芯保護單元為正常工作狀態(tài)，即，第一狀態(tài)信號PWD_T0 = O。
[0094]在一個具體實施例中本級電芯保護單元為正常工作狀態(tài)，放電保護輸出信號ODO=0，一同經(jīng)過邏輯或非1231-0門操作后，輸出第二控制信號PWD_B = 1，所述第二控制信號PWD_B = I經(jīng)過第二反向器1232-0輸出第一控制信號PWDO = O ;所述第一控制信號PWDO=O控制第二 NMOS晶體管N5-0截止，所述第二控制信號PWD_B0 = I控制第三NMOS晶體管N6-0導(dǎo)通，則本級電芯保護單元與相鄰下級保護單元形成的下拉電流路徑為:相鄰下級電芯保護單元的第二電源端VDD2、第一 PMOS晶體管Pl-1、第一 NMOS晶體管N7-1、檢測輸入端VL1、第一電阻Rl -1、本級電芯保護單元的檢測輸出端VMO、第三NMOS晶體管N6-0和第七NMOS晶體管N4-0，下級級電芯保護單元的下拉電流I經(jīng)過下級電芯保護單元的第一 PMOS晶體管Pl-1和第二 PMOS晶體管P2-2后，得到第一電流，所述第一電流為下拉電流I的Kl倍；所述第一電流與第一恒流源1競爭，在A點得到第一信號A = 1，所述第一信號A = I經(jīng)過第一反向器1221-1輸出信號A_B = 0，然后信號A_B = O與下級電芯保護單元的位置標(biāo)示信號L0WEST_B1 = I經(jīng)過與門1222-1邏輯操作后，輸出第一狀態(tài)信號PWD_T1 = 0，此時，將本級電芯保護單元沒有進入低功耗的狀態(tài)信息發(fā)送給了下級電芯保護單元。
[0095]在另一個具體實施例中，本級電芯保護單元為非正常工作狀態(tài)，放電保護輸出信號ODO = 1，一同經(jīng)過邏輯或非門操作后，輸出第二控制信號PWD_B0 = 0，所述第二控制信號PWD_B0 = O經(jīng)過第二反向器1232輸出第一控制信號PWDO = I ;所述第一控制信號PWDO=I控制第二 NMOS晶體管N5-0導(dǎo)通，所述第二控制信號PWD_B0 = O控制第三NMOS晶體管N6-0截止，則本級電芯保護單元的檢測輸出端VMO的電壓被本級的電芯保護單元的第三PMOS晶體管P3-0和第四PMOS晶體管P4-0上拉到本級電芯保護單元的最高電壓，即第二電源端VDDl的電壓值，因為下級電芯保護單元的最低電壓，即第一電源端VSS2的電壓值與本級電芯保護的最高電壓值在同一電平上，所以相鄰下級的第一NMOS晶體管N7-1截止，下級電芯保護單元的下拉電流I = 0，S卩，下級電芯保護單元的檢測輸入端VLl的下拉電流I通過下級電芯保護單元的第一 PMOS晶體管Pl-1和第二 PMOS晶體管P2-1后，得到第一電流，所述第一電流為下拉電流I的Kl倍；所述第一電流與第一恒流源1競爭，在A點得到第一信號A = 0，所述第一信號A = O經(jīng)過第一反向器輸出信號A_B = 1，然后信號A_B = I與下級電芯保護單元的位置標(biāo)示信號L0WEST_B1 = I經(jīng)過與門邏輯操作后，輸出第一狀態(tài)信號PWD_T1 = 1，此時，將本級電芯保護單元進入低功耗的狀態(tài)信息發(fā)送給了下級電芯保護單元。
[0096]當(dāng)本級電芯保護單元為非第一級電芯保護單元時。
[0097]在一個具體實施例中，如果第一級電芯保護單元為正常工作狀態(tài)，且本級電芯保護單元為正常工作狀態(tài)，那么，第一狀態(tài)信號PWD_T1 = 0，放電保護輸出信號ODl = O。所述第一狀態(tài)信號PWD_T1 = O和放電保護輸出信號ODl = O 一同經(jīng)過邏輯或非門1231-1操作后，輸出第二控制信號PWD_B1 = 1，所述第二控制信號PWD_B1 = I經(jīng)過第二反向器1232-1輸出第一控制信號PWDl = O ;所述第一控制信號PWDl = O控制第二 NMOS晶體管N5-1截止，所述第二控制信號PWD_B1 = I控制第三NMOS晶體管N6-1導(dǎo)通，則本級電芯保護單元與相鄰下級保護單元形成的下拉電流路徑為:相鄰下級電芯保護單元的第二電源端VDD3、第一 PMOS晶體管P1-2、第一 NMOS晶體管N7-2、檢測輸入端VL2、第一電阻R1-2、本級電芯保護單元的第三NMOS晶體管N6-1和第七NMOS晶體管N4-1，本級電芯保護單元的下拉電流I經(jīng)過下級電芯保護單元的第一 PMOS晶體管P1-2和第二 PMOS晶體管P2-2后，得到第一電流，所述第一電流為下拉電流I的Kl倍；所述第一電流與第一恒流源1競爭，在A點得到第一信號A= 1，所述第一信號A= I經(jīng)過第一反向器1221-2輸出信號么_8 = 0，然后信號A_B = O與下級電芯保護單元的位置標(biāo)示信號L0WEST_B2 = I經(jīng)過與門1222-2邏輯操作后，輸出第一狀態(tài)信號PWD_T2 = 0，此時，將本級電芯保護單元將沒有進入低功耗的狀態(tài)信息發(fā)送給了下級電芯保護單元。
[0098]在另一個具體實施中，如果第一級電芯保護單元為非正常工作狀態(tài)，且本級電芯保護單元為正常工作狀態(tài)，那么，第一狀態(tài)信號PWD_T1 = 1，放電保護輸出信號ODl =0。所述第一狀態(tài)信號PWD_T1 = I和放電保護輸出信號ODl = O 一同經(jīng)過邏輯或非門1231-1操作后，輸出第二控制信號PWD_B = 0，所述第二控制信號PWD_B1 = O經(jīng)過第二反向器1232-1輸出第一控制信號PWDl = I ;所述第一控制信號PWDl = I控制第二 NMOS晶體管N5-1導(dǎo)通，所述第二控制信號PWD_B1 = O控制第三NMOS晶體管N6-1截止，本級電芯保護單元的檢測輸出端VMl被本級的電芯保護單元的第三PMOS晶體管P3-1和第四PMOS晶體管P4-1上拉到本級電芯保護單元的最高電壓，即第二電源端VDD2的電壓值，因為本級電芯保護單元的最低電壓，即第一電源端VSS2的電壓值與下級電芯保護的最高電壓值在同一電平上，所以下級的第一 NMOS晶體管N7-2截止，下級電芯保護單元的下拉電流I = O, S卩，下級電芯保護單元的檢測輸入端VL的下拉電流I通過下級電芯保護單元的第一 PMOS晶體管P1-2和第二 PMOS晶體管P2-2后，得到第一電流，所述第一電流為下拉電流I的Kl倍；所述第一電流與第一恒流源1競爭，在A點得到第一信號A = 0，所述第一信號A = O經(jīng)過第一反向器輸出信號A_B = 1，然后信號A_B = I與本級電芯保護單元的位置標(biāo)示信號L0WEST_B2=I經(jīng)過與門邏輯操作后，輸出第一狀態(tài)信號PWD_T2 = 1，此時，將本級電芯保護單元將本級、上級電芯保護單元進入低功耗的狀態(tài)信息上傳給下級電芯保護單元。
[0099]另外，在具體實施過程中，如果第一級電芯保護單元為正常工作狀態(tài)，且本級電芯保護單元為正常非工作狀態(tài)，那么，第一狀態(tài)信號PWD_T1 = 0，放電保護輸出信號ODl = I。所述第一狀態(tài)信號PWD_T1 = O和放電保護輸出信號ODl = I 一同經(jīng)過邏輯或非門1231-1操作后，輸出第二控制信號PWD_B1 = 0，所述第二控制信號PWD_B1 = O經(jīng)過第二反向器1232-1輸出第一控制信號PWDl = I ;所述第一控制信號PWDl = I控制第二 NMOS晶體管N5-1導(dǎo)通，所述第二控制信號PWD_B1 = O控制第三匪OS晶體管N6-1截止，本級電芯保護單元的檢測輸出端VM被本級的電芯保護單元的第三PMOS晶體管P3-1和第四PMOS晶體管P4-1上拉到本級電芯保護單元的最高電壓，即第二電源端VDD2的電壓值，因為本級電芯保護單元的最低電壓，即第一電源端VSS2的電壓值與下級電芯保護的最高電壓值在同一電平上，所以下級的第一 NMOS晶體管N7-2截止，下級電芯保護單元的下拉電流I = 0，S卩，下級電芯保護單元的檢測輸入端VL的下拉電流I通過下級電芯保護單元的第一 PMOS晶體管P1-2和第二 PMOS晶體管P2-2后，得到第一電流，所述第一電流為下拉電流I的Kl倍；所述第一電流與第一恒流源1競爭，在A點得到第一信號A = 0，所述第一信號A = O經(jīng)過第一反向器輸出信號A_B = 1，然后信號A_B = I與本級電芯保護單元的位置標(biāo)示信號L0WEST_B2 = I經(jīng)過與門邏輯操作后，輸出第一狀態(tài)信號PWD_T2 = 1，此時，將本級電芯保護單元將本級、上級電芯保護單元進入低功耗的狀態(tài)信息上傳給下級電芯保護單元。
[0100]上述的描述都為實現(xiàn)放電過壓信號上傳的過程，在本發(fā)明實施例中還包括充電過壓信號和放電過壓信號的下傳，其具體傳輸過程，根據(jù)5提供的級聯(lián)電池保護系統(tǒng)進行詳細說明。
[0101]基于圖2、圖3所示的級聯(lián)電池保護電路的電路圖，本發(fā)明實施例提供一種如圖5所示的一種級聯(lián)電池保護系統(tǒng)在一個實施例中的結(jié)構(gòu)示意圖。
[0102]圖5為本發(fā)明一個實施例中提供的一種級聯(lián)電池保護系統(tǒng)的結(jié)構(gòu)示意圖。
[0103]在如圖5所示的級聯(lián)電池保護系統(tǒng)中，包括多個級聯(lián)的電芯保護單元V1、V2、V3、……Vn，所述電芯保護單元除了包括檢測輸入端VL和檢測輸出端VM外，電芯保護單元還包括充電過壓信號輸入端10C、充電過壓信號輸出端C0UT、放電過壓信號輸入端10D、放電過壓信號輸出端DOUT、第一電阻(R1、R2、……R(n-l))、第一電源VSS和第二電源VDD，所述第一電源VSS、所述第二電源VDD分別連接對應(yīng)的電信保護單元的負(fù)極、正極；所述本級充電輸入端1C連接上級電芯保護單元的充電過壓信號輸出端COUT ;所述本級的放電過壓信號輸入端1D連接上級電芯保護單元的放電保護輸出端DOUT ;所述本級的檢測輸入端VL通過第一電阻與上級電芯保護單元的檢測輸出端VM連接。
[0104]級聯(lián)電池保護系統(tǒng)還包括充放電開關(guān)控制單元150，用于控制充電和放電的導(dǎo)通和截止。充放電開關(guān)控制單元150包括第九NMOS晶體管N9和第十NMOS晶體管NlO ;正極相連接；所述第九NMOS晶體管N9與所述第十NMOS晶體管NlO共漏極連接，所述第九NMOS晶體管N9的源極通過外接電阻Rb與最高級電芯保護單元的正極相連接，所述第十NMOS晶體管NlO的源極通外接電阻Ra與第一級電芯保護單元的負(fù)極相連接，所述第九NMOS晶體管N9、所述第十NMOS晶體管NlO的柵極分別連接第一級電芯保護單元的充電過壓信號輸出端COUT、放電過壓信號輸出端DOUT。
[0105]在本實施例中，級聯(lián)電池保護系統(tǒng)的第一級電芯保護單元為VI，最高級電芯保護單元為Vn。在其他實施例中，根據(jù)電路設(shè)計的需求，級聯(lián)電池保護系統(tǒng)中的第一級電芯保護單元也可以為Vn。
[0106]在一個具體實施例中，外接電阻Rb可以替換為充電電源，用于給級聯(lián)電池保護系統(tǒng)充電，所述最高級電芯保護單元通過充電過壓輸入端1C和充電過壓信號輸出端COUT將充電過壓信號一級一級下傳到第一級電芯保護單兀的充電過壓輸出端C0UT,根據(jù)第一級電芯保護單元的充電過壓輸出端COUT輸出的充電過壓保護信號控制第九NMOS晶體管N9的導(dǎo)通或閉合，以此來控制級聯(lián)電池保護系統(tǒng)的充電。
[0107]在另一個具體實施例中，外接電阻Rb為負(fù)載，用于級聯(lián)電池保護系統(tǒng)的放電，所述最高級電芯保護單元通過放電過壓輸入端1D和放電過壓信號輸出端DOUT將充電過壓信號一級一級下傳到第一級電芯保護單兀的放電過壓輸出端D0UT,根據(jù)第一級電芯保護單元的放電過壓輸出端DOUT輸出的放電過壓保護信號控制第十NMOS晶體管NlO的導(dǎo)通或閉合，以此來控制級聯(lián)電池保護系統(tǒng)的放電。
[0108]在完成上述放電過壓信號下傳的同時，通過本
【發(fā)明內(nèi)容】
實現(xiàn)放電過壓信號的上傳，告知級聯(lián)電池保護系統(tǒng)相應(yīng)下級進入低功耗狀態(tài)，最終整列電池保護系統(tǒng)都進入低功耗狀態(tài)。
[0109]級聯(lián)電池保護系統(tǒng)還包括第八NMOS晶體管NS，用于避免電芯保護單元的檢測輸出端VM承受高壓。所述第八NMOS晶體管NS的源極與第一級電芯保護單元的檢測輸出端VM連接，柵極連接第一級電芯保護單元的正極，漏極與所述第九NMOS晶體管N9的源極連接。
[0110]因此，本發(fā)明提供一種級聯(lián)電池保護電路，在檢測輸入端和檢測輸出端外接一個電阻，通過相鄰的兩個電芯保護單元的檢測輸入端和檢測輸出端來實現(xiàn)充電過壓信號的上傳，在不增加管腳的基礎(chǔ)上實現(xiàn)放電過壓保護信號的上傳，使得所有的電芯保護單元在出現(xiàn)放電過壓時都可以進入低功耗模式，從而降低了功耗，降低了系統(tǒng)成本，提高了系統(tǒng)集成度和可靠性。
[0111]專業(yè)人員應(yīng)該還可以進一步意識到，結(jié)合本文中所公開的實施例描述的各示例的單元及算法步驟，能夠以電子硬件、計算機軟件或者二者的結(jié)合來實現(xiàn)，為了清楚地說明硬件和軟件的可互換性，在上述說明中已經(jīng)按照功能一般性地描述了各示例的組成及步驟。這些功能究竟以硬件還是軟件方式來執(zhí)行，取決于技術(shù)方案的特定應(yīng)用和設(shè)計約束條件。專業(yè)技術(shù)人員可以對每個特定的應(yīng)用來使用不同方法來實現(xiàn)所描述的功能，但是這種實現(xiàn)不應(yīng)認(rèn)為超出本發(fā)明的范圍。
[0112]結(jié)合本文中所公開的實施例描述的方法或算法的步驟可以用硬件、處理器執(zhí)行的軟件模塊，或者二者的結(jié)合來實施。軟件模塊可以置于隨機存儲器(RAM)、內(nèi)存、只讀存儲器(ROM)、電可編程ROM、電可擦除可編程ROM、寄存器、硬盤、可移動磁盤、CD-ROM、或【技術(shù)領(lǐng)域】內(nèi)所公知的任意其它形式的存儲介質(zhì)中。
[0113]以上所述的【具體實施方式】，對本發(fā)明的目的、技術(shù)方案和有益效果進行了進一步詳細說明，所應(yīng)理解的是，以上所述僅為本發(fā)明的【具體實施方式】而已，并不用于限定本發(fā)明的保護范圍，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進等，均應(yīng)包含在本發(fā)明的保護范圍之內(nèi)。
【權(quán)利要求】
1.一種級聯(lián)電池保護電路，所述電路包括級聯(lián)的多個電芯保護單元，其特征在于，每個電芯保護單元的檢測輸出端通過第一電阻與相鄰下級電芯保護單元的檢測輸入端相連接；每個所述電芯保護單元包括:第一電流鏡電路、數(shù)字控制單元和第二電流鏡電路； 通過所述第一電流鏡電路的所述檢測輸入端檢測電路的電壓信號，根據(jù)所述電壓信號得到下拉電流；根據(jù)所述下拉電流輸出第一信號； 所述數(shù)字控制單元，用于根據(jù)所述第一信號得到第一狀態(tài)信號，并將所述第一狀態(tài)信號與本級電芯保護單元的放電保護輸出信號進行狀態(tài)判斷，得到第一控制信號和第二控制信號；其中所述第一控制信號和第二控制信號互為反相信號； 所述第二電流鏡電路，根據(jù)所述第一控制信號和第二控制信號的控制，通過所述第二電流鏡電路的所述電壓檢測輸出端向下級電芯保護單元輸出電壓信號。
2.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第一電流鏡電路包括:第一NMOS晶體管N7、第一 PMOS晶體管P1、第二 PMOS晶體管P2和第一恒流源1 ； 所述第一 NMOS晶體管N7的柵極接地連接，源極連接所述檢測輸入端，漏極與所述第一PMOS晶體管Pl的漏極相連接，并與所述第一 PMOS晶體管Pl和第二 PMOS晶體管P2共柵連接；第一 PMOS晶體管Pl和第二 PMOS晶體管P2共柵共源連接，第一 PMOS晶體管Pl的漏極為所述第一電流鏡電路的電流輸入端，所述第二 PMOS晶體管P2的漏極與所述第一恒流源串聯(lián)連接，為所述第一電流鏡電路的輸出端；其中，所述第一 PMOS晶體管Pl和第二 PMOS晶體管P2按第一比例匹配，以使所述流過第二 PMOS晶體管P2的第一電流與所述下拉電流具有第一比例關(guān)系； 通過第一電流與所述第一恒流源1的電流進行競爭，得到第一信號；當(dāng)所述第一電流的電流值大于所述第一恒流源1的電流值時，所述第一信號為高電平；當(dāng)所述第一電流的電流值小于所述第一恒流源1的電流值時，所述第一信號為低電平。
3.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述數(shù)字控制單元包括:內(nèi)部邏輯控制子單元、第一邏輯子單元和第二邏輯子單元； 所述內(nèi)部邏輯控制子單元，用于產(chǎn)生位置標(biāo)示信號和所述放電保護輸出信號； 所述第一邏輯子單元，根據(jù)所述第一信號和所述位置標(biāo)示信號，生成第一狀態(tài)信號； 所述第二邏輯子單元，根據(jù)所述第一狀態(tài)信號和所述放電保護輸出信號生成所述第一控制信號和所述第二控制信號。
4.根據(jù)權(quán)利要求3所述的電路，其特征在于， 所述位置標(biāo)示信號用于標(biāo)識當(dāng)前所述電芯保護單元在所述電路中的位置；如果所述電芯保護單元為第一級電芯保護單元，則位置標(biāo)示信號為0，否則為I。
5.根據(jù)權(quán)利要求3所述的電路，其特征在于，所述放電保護輸出信號用于指示當(dāng)前電芯保護單元的工作狀態(tài)； 當(dāng)所述本級電芯保護單元處于正常的工作狀態(tài)時，所述放電保護輸出信號為O ;否則，為I。
6.根據(jù)權(quán)利要求3-5任一所述的電路，其特征在于，所述第一邏輯子單元包括第一反向器和與門； 所述第一反向器對所述第一信號進行反向后輸出給所述與門的一個輸入端；所述與門的另一輸入端接入所述位置標(biāo)示信號，經(jīng)過與邏輯操作后，輸出所述第一狀態(tài)信號。
7.根據(jù)權(quán)利要求3-5任一所述的電路，其特征在于，所述第二邏輯子單元包括或非門和第二反向器； 所述或非門的一端接入所述第一狀態(tài)信號，另一端接入所述放電保護輸出信號，經(jīng)過或非門進行或非邏輯操作后，輸出第二控制信號；所述第二反向器對所述第二控制信號進行反向邏輯操作，輸出第一控制信號。
8.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述第二電流鏡電路包括第二NMOS晶體管N5、第三NMOS晶體管N6、第三PMOS晶體管P3、第四PMOS晶體管P4、第二恒流源Il和第三恒流源12 ； 第三PMOS晶體管P3和第四PMOS晶體管P4共柵共源連接，所述第三PMOS晶體管P3的漏極與所述第二 NMOS晶體管N5的漏極相連接，所述第二 NMOS晶體管N5的源極與第二恒流源Il相連接，所述第二 NMOS晶體管N5的柵極由所述第一控制信號驅(qū)動；所述第四PMOS晶體管P4的漏極與所述第三NMOS晶體管N6的漏極相連接，所述第三NMOS晶體管N6的源極與第三恒流源12相連接，所述第三NMOS晶體管N6的柵極由所述第二控制信號驅(qū)動； 所述第三PMOS晶體管P3的漏極為所述第二電流鏡電路的輸入端，所述第四PMOS晶體管P4的漏極為第二電流鏡電路的輸出端； 當(dāng)所述第一控制信號驅(qū)動所述第二 NMOS晶體管N5導(dǎo)通時，所述第三NMOS晶體管N6在所述第二控制信號的驅(qū)動下關(guān)斷，所述第二恒流源Il通過所述第三PMOS晶體管P3、第四PMOS晶體管P4上拉所述檢測輸出端的電壓； 當(dāng)所述第二控制信號驅(qū)動所述第三NMOS晶體管N6導(dǎo)通時，所述第二 NMOS晶體管N5在所述第一控制信號的驅(qū)動下關(guān)斷，通過所述第三NMOS晶體管N6所述第三恒流源12下拉所述檢測輸出端的電壓。
9.根據(jù)權(quán)利要求1所述的電路，其特征在于，所述電芯保護單元還包括:充電過壓信號輸入端、充電過壓信號輸出端、放電過壓信號輸入端、放電過壓信號輸出端； 本級電芯保護單元的所述充電過壓信號輸入端與前級電芯保護單元的充電過壓信號輸出端相連接；本級電芯保護單元的所述放電過壓信號輸入端與前級電芯保護單元的放電過壓信號輸出端相連接。
10.一種級聯(lián)電池保護系統(tǒng)，其特征在于，所述系統(tǒng)包括權(quán)利要求1-9任一所述的級聯(lián)電池保護電路。
【文檔編號】H02H7/18GK104300508SQ201410599367
【公開日】2015年1月21日 申請日期:2014年10月30日 優(yōu)先權(quán)日:2014年10月30日
【發(fā)明者】張勇, 尹航, 王釗 申請人:無錫中星微電子有限公司