一種實(shí)現(xiàn)電能分配的電路的制作方法
【專利摘要】本實(shí)用新型公開了一種實(shí)現(xiàn)電能分配的電路，包括供電輸入端、負(fù)載輸出端及主控處理器，所述主控處理器的外圍設(shè)置GPIO引腳，所述供電輸入端和負(fù)載輸出端之間連接有P型MOS管，所述主控處理器和負(fù)載輸出端連接有N型MOS管，所述P型MOS管的柵極還連接到N型MOS管的漏極。采用本實(shí)用新型所述技術(shù)方案，利用主控處理器控制GPIO引腳的高低電平，從而控制P型MOS管和N型MOS管的導(dǎo)通或截止，最終實(shí)現(xiàn)負(fù)載輸出端的供電切換，這樣可以無需改變原有電源系統(tǒng)的電路結(jié)構(gòu)，就可以實(shí)現(xiàn)電能的良好分配，從而簡化了系統(tǒng)，提高了工作效率。
【專利說明】—種實(shí)現(xiàn)電能分配的電路
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及移動通訊【技術(shù)領(lǐng)域】，尤其是涉及一種用于解決便攜式電子產(chǎn)品電能分配的電路結(jié)構(gòu)。
【背景技術(shù)】
[0002]針對當(dāng)前便攜式電子產(chǎn)品的電能分配，目前通用的技術(shù)是使用電源管理芯片來分配控制電能工作。這種方法會出現(xiàn)三個缺陷:(I)電源管理芯片都是硬件控制好負(fù)載輸出的，只要一上電就工作，不需要工作時，只能通過前端控制關(guān)閉；(2)電源管理芯片負(fù)載電流有限制，不同的電源管理芯片負(fù)載電流不同，在這種情況下要想在便攜式電子上增加功率型電路，就必須在設(shè)計(jì)初期選擇好負(fù)載電流，如果后期有負(fù)載變更，就必須更換新的電源管理芯片，給設(shè)計(jì)帶來極大不便。(3) —般來說，電源管理芯片成本普遍較高。
實(shí)用新型內(nèi)容
[0003]本實(shí)用新型的目的是針對現(xiàn)有技術(shù)的不足提供一種結(jié)構(gòu)簡單、方便實(shí)用的實(shí)現(xiàn)電能分配的電路，旨在簡化系統(tǒng)設(shè)計(jì)，可以在不用改變原有的電源系統(tǒng)的基礎(chǔ)上，達(dá)到電能的良好分配的功能。
[0004]為了實(shí)現(xiàn)上述目的，本實(shí)用新型提供的技術(shù)方案為:提供一種實(shí)現(xiàn)電能分配的電路，包括供電輸入端、負(fù)載輸出端及主控處理器，所述供電輸入端和負(fù)載輸出端之間連接有P型MOS管，所述主控處理器和負(fù)載輸出端連接有N型MOS管，所述P型MOS管的柵極還連接到N型MOS管的漏極。
[0005]優(yōu)選地，所述主控處理器的外圍設(shè)置GPIO引腳，所述GPIO引腳連接到N型MOS管的柵極。
[0006]優(yōu)選地，所述P型MOS管的源極連接到供電輸入端，所述P型MOS管的漏極連接到負(fù)載輸出端。
[0007]優(yōu)選地，所述供電輸入端和P型MOS管的柵極之間連接第一電阻，所述負(fù)載輸出端和P型MOS管的柵極之間連接第一電容，所述P型MOS管的柵極和N型MOS管的漏極之間連接第二電阻。
[0008]優(yōu)選地，所述供電輸入端為電池輸入端或充電器輸入端。
[0009]與現(xiàn)有技術(shù)相比，本實(shí)用新型所述電能分配電路，在供電輸入端和負(fù)載輸出端之間設(shè)置P型MOS管和N型MOS管，利用主控處理器控制GPIO引腳的高低電平，從而控制P型MOS管和N型MOS管的導(dǎo)通或截止，最終實(shí)現(xiàn)負(fù)載輸出端的供電切換，這樣可以無需改變原有電源系統(tǒng)的電路結(jié)構(gòu)，就可以實(shí)現(xiàn)電能的良好分配，從而簡化了系統(tǒng)，提高了工作效率。
【專利附圖】

【附圖說明】
[0010]下面利用附圖來對本實(shí)用新型進(jìn)行進(jìn)一步的說明，但是附圖中的實(shí)施例不構(gòu)成對本實(shí)用新型的任何限制。[0011]圖1為本實(shí)用新型實(shí)施例所述實(shí)現(xiàn)電能分配電路的原理示意圖。
【具體實(shí)施方式】
[0012]為了更好的理解本實(shí)用新型的技術(shù)方案，下面結(jié)合附圖詳細(xì)描述本實(shí)用新型提供的實(shí)施例。
[0013]本實(shí)用新型的實(shí)施例提供了 一種結(jié)構(gòu)簡單、方便實(shí)用的實(shí)現(xiàn)電能分配的電路，參照圖1所示，本實(shí)用新型所述實(shí)現(xiàn)電能分配的電路，包括供電輸入端10、負(fù)載輸出端20及主控處理器50，所述供電輸入端10和負(fù)載輸出端20之間連接有P型MOS管30，所述主控處理器50和負(fù)載輸出端20連接有N型MOS管40，所述P型MOS管30的柵極還連接到N型MOS管40的漏極。
[0014]所述主控處理器50的外圍設(shè)置GPIO引腳51，所述GPIO引腳51連接到N型MOS管40的柵極。
[0015]所述P型MOS管30的源極連接到供電輸入端10，所述P型MOS管30的漏極連接到負(fù)載輸出端20。
[0016]所述供電輸入端10和P型MOS管30的柵極之間連接第一電阻60，所述負(fù)載輸出端20和P型MOS管30的柵極之間連接第一電容80，所述P型MOS管30的柵極和N型MOS管40的漏極之間連接第二電阻70。
[0017]所述供電輸入端10為電池輸入端或充電器輸入端。
[0018]所述主控處理器50通過操作GPIO引腳51對應(yīng)的寄存器完成對GPIO引腳51的高低電平控制，整個電能分配電路的工作原理簡述如下:
[0019](I)主控處理器50操作GPIO引腳51為高電平時，N型MOS管40導(dǎo)通工作，這樣子P型MOS管30的柵極和源極間電壓大于MOS管的開啟電壓，P型MOS管30導(dǎo)通工作，則供電輸入端10和負(fù)載輸出端20導(dǎo)通，由供電輸入端10向負(fù)載輸出端20進(jìn)行供電。
[0020](2)主控處理器50操作GPIO引腳51為低電平時，N型MOS管40截止不工作，這樣子P型MOS管30的柵極和源極間電壓小于MOS管的開啟電壓，P型MOS管30同樣截止不工作，則供電輸入端10和負(fù)載輸出端20斷開非電連接，供電輸入端10不再向負(fù)載輸出端20進(jìn)行供電。
[0021]由上述可見，本實(shí)用新型所述電能分配電路，通過在供電輸入端10和負(fù)載輸出端20之間設(shè)置P型MOS管30和N型MOS管40，利用主控處理器50控制GPIO引腳51的高低電平，從而控制P型MOS管30和N型MOS管40的導(dǎo)通或截止，最終實(shí)現(xiàn)負(fù)載輸出端20的供電切換，確定電池或充電器是否給負(fù)載供電，這樣可以無需改變原有電源系統(tǒng)的電路結(jié)構(gòu)，就可以實(shí)現(xiàn)電能的良好分配，從而簡化了系統(tǒng)，提高了工作效率。
[0022]以上內(nèi)容僅為本實(shí)用新型的較佳實(shí)施例，對于本領(lǐng)域的普通技術(shù)人員，依據(jù)本實(shí)用新型的思想，在【具體實(shí)施方式】及應(yīng)用范圍上均會有改變之處，本說明書內(nèi)容不應(yīng)理解為對本實(shí)用新型的限制。
【權(quán)利要求】
1.一種實(shí)現(xiàn)電能分配的電路，其特征在于，包括供電輸入端、負(fù)載輸出端及主控處理器，所述供電輸入端和負(fù)載輸出端之間連接有P型MOS管，所述主控處理器和負(fù)載輸出端連接有N型MOS管，所述P型MOS管的柵極還連接到N型MOS管的漏極。
2.如權(quán)利要求1所述的實(shí)現(xiàn)電能分配的電路，其特征在于，所述主控處理器的外圍設(shè)置GPIO引腳，所述GPIO引腳連接到N型MOS管的柵極。
3.如權(quán)利要求1所述的實(shí)現(xiàn)電能分配的電路，其特征在于，所述P型MOS管的源極連接到供電輸入端，所述P型MOS管的漏極連接到負(fù)載輸出端。
4.如權(quán)利要求1所述的實(shí)現(xiàn)電能分配的電路，其特征在于，所述供電輸入端和P型MOS管的柵極之間連接第一電阻，所述負(fù)載輸出端和P型MOS管的柵極之間連接第一電容，所述P型MOS管的柵極和N型MOS管的漏極之間連接第二電阻。
5.如權(quán)利要求1所述的實(shí)現(xiàn)電能分配的電路，其特征在于，所述供電輸入端為電池輸入端或充電器輸入端。
【文檔編號】H02J7/00GK203504215SQ201320543319
【公開日】2014年3月26日 申請日期:2013年9月3日 優(yōu)先權(quán)日:2013年9月3日
【發(fā)明者】張軍峰 申請人:深圳市祈錦通信技術(shù)有限公司