一種過流保護電路和集成電路的制作方法
【專利摘要】本實用新型公開了一種過流保護電路和集成電路，過流采樣電路對輸出電路進行過流采樣，并將采樣電流傳輸給過流保護環(huán)路；過流保護環(huán)路對所述采樣電流進行直流電平移位得到控制電流，根據(jù)控制電流對輸出電路的輸出電流進行負反饋；通過本實用新型的方案，能夠通過直流電平移位得到控制電流，而由控制電流對輸出電路的輸出電流進行負反饋，避免現(xiàn)有技術(shù)中場效應(yīng)管的性能對觸發(fā)負反饋的采樣電流的影響，提高過流保護的準確度。
【專利說明】一種過流保護電路和集成電路
【技術(shù)領(lǐng)域】
[0001]本實用新型涉及集成電路的保護技術(shù)，尤其涉及一種過流保護電路和集成電路?！颈尘凹夹g(shù)】
[0002]為了防止集成電路因為輸出電流過大而損毀，一般都需要對集成電路的輸出電路進行過流保護(OCP, Over Current Protection)。目前,通常采用對輸出電路進行過流采樣，通過采樣電流觸發(fā)場效應(yīng)管進行負反饋的方式控制輸出電路的輸出電流，該方式中觸發(fā)場效應(yīng)管進行負反饋的采樣電流與所述場效應(yīng)管的性能有關(guān)，但場效應(yīng)管的性能很容易受溫度、加工工藝等影響，因此，目前的方式將會大大影響過流保護的準確度。
實用新型內(nèi)容
[0003]為解決現(xiàn)有技術(shù)中的問題，本實用新型提供一種過流保護電路和集成電路。
[0004]為達到上述目的，本實用新型的技術(shù)方案是這樣實現(xiàn)的:
[0005]本實用新型提供的一種過流保護電路，包括輸出電路，所述過流保護電路還包括:
[0006]對輸出電路進行過流采樣，并將采樣電流傳輸給過流保護環(huán)路的過流采樣電路；
[0007]對所述采樣電流進行直流電平移位得到控制電流，根據(jù)控制電流對輸出電路的輸出電流進行負反饋的過流保護環(huán)路。
[0008]本實用新型又提供一種集成電路，該集成電路包括過流保護電路，所述過流保護電路包括輸出電路、以及
[0009]對輸出電路進行過流采樣，并將采樣電流傳輸給過流保護環(huán)路的過流采樣電路；
[0010]對所述采樣電流進行直流電平移位得到控制電流，根據(jù)控制電流對輸出電路的輸出電流進行負反饋的過流保護環(huán)路。
[0011 ] 本實用新型提供了 一種過流保護電路和集成電路，過流采樣電路對輸出電路進行過流采樣，并將采樣電流傳輸給過流保護環(huán)路；過流保護環(huán)路對所述采樣電流進行直流電平移位(DC Level Shifter)得到控制電流，根據(jù)控制電流對輸出電路的輸出電流進行負反饋；如此，能夠通過直流電平移位得到控制電流，而由控制電流對輸出電路的輸出電流進行負反饋，避免現(xiàn)有技術(shù)中場效應(yīng)管的性能對觸發(fā)場效應(yīng)管進行負反饋的采樣電流的影響，提高過流保護的準確度。
【專利附圖】

【附圖說明】
[0012]圖1為現(xiàn)有技術(shù)中一種用于保護輸出電路的NMOS的過流保護電路的結(jié)構(gòu)示意圖；
[0013]圖2為本實用新型實施例提供的過流保護電路的結(jié)構(gòu)示意圖；
[0014]圖3為本實用新型實施例提供的第一種用于保護輸出電路的NMOS的過流保護電路的原理不意圖；[0015]圖4為本實用新型實施例提供的第二種用于保護輸出電路的NMOS的過流保護電路的原理不意圖；
[0016]圖5為本實用新型實施例提供的用于保護輸出電路的PMOS的過流保護電路的原理示意圖；
[0017]圖6為圖1所示過流保護電路的采樣電流Itcp的仿真圖；
[0018]圖7為圖3所示過流保護電路的采樣電流Itcp的仿真圖；
[0019]圖8為本實用新型實施例提供的過流保護方法的流程示意圖。
【具體實施方式】
[0020]當(dāng)前存在的一種用于保護輸出電路的NMOS的過流保護電路，如圖1所示，該過流保護電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對第一 NMOS NI進行過流采樣的過流采樣電路；由第二PMOS P2、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl構(gòu)成的過流保護環(huán)路；其中，該保護電路的工作原理是:當(dāng)輸出電流I。出現(xiàn)過流時，過流采樣電路的采樣電流增大，觸發(fā)第二 PMOS P2的柵-源極電壓Vgsl增大，第二 PMOSP2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強，第一 NMOSNl的柵極電壓Vgate被第五NMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖1可以看出，Vgsl = UR1，也就是說，1cp = Vgsl/Rl,由于場效應(yīng)管一第二 PM0SP2的柵-源極電壓Vgsl很容易受溫度、工藝角的影響而出現(xiàn)較大變化，因此，過流采樣電路的采樣電流也會相應(yīng)出現(xiàn)較大偏差。
[0021]本實用新型的基本思想是:過流采樣電路對輸出電路進行過流采樣，并將采樣電流傳輸給過流保護環(huán)路；過流保護環(huán)路對所述采樣電流進行直流電平移位得到控制電流，根據(jù)控制電流對輸出電路的輸出電流進行負反饋。
[0022]下面通過附圖及具體實施例對本實用新型做進一步的詳細說明。
[0023]本實用新型實現(xiàn)一種過流保護電路，如圖2所示，包括輸出電路11，該過流保護電路還包括:過流采樣電路12、過流保護環(huán)路13 ;其中，
[0024]過流采樣電路12，配置為對輸出電路11進行過流采樣,并將采樣電流傳輸給過流保護環(huán)路13 ；
[0025]過流保護環(huán)路13，配置為對所述采樣電流進行直流電平移位得到控制電流，根據(jù)控制電流對輸出電路11的輸出電流進行負反饋。
[0026]圖3為本實用新型提供的第一種用于保護輸出電路的NMOS的過流保護電路的原理示意圖，該過流保護電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對第一 NMOS NI進行過流采樣的過流采樣電路12 ;由第二電阻R2、第二 PMOS P2、第三PMOSP3、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl、第二參考電流源C2構(gòu)成的過流保護環(huán)路13;其中，
[0027]輸出電路11中，第一 PMOS Pl的源極連接供電端VCC，第一 PMOS Pl的漏極連接第
一NMOS NI的漏極和過流采樣電路12中放大器Al的正輸入端，第一 NMOS NI的源極接地GND，第一 NMOS NI的柵極連接過流采樣電路12中第二 NMOS N2的柵極和過流保護環(huán)路13中第五NMOS N5的漏極；[0028]過流采樣電路12中，第二 NMOS N2的源極接地GND，第二 NMOS N2的漏極連接放大器Al的負輸入端和第三NMOS N3的源極，放大器Al的輸出端連接第三NMOS N3的柵極，第三NMOS N3的漏極連接過流保護環(huán)路13中第三PMOS P3的源極，并通過第一電阻Rl連接供電端VCC ；
[0029]過流保護環(huán)路13中，第三PMOS P3的漏極連接第二 PMOS P2的柵極和第二電阻R2的一端，第三PMOS P3的柵極連接第二電阻R2的另一端和第二參考電流源C2，第二 PMOSP2的源極連接供電端VCC，第二 PMOS P2的漏極連接第四NMOS N4的漏極和柵極以及第五NMOS N5的柵極，第四NMOS N4的源極接地GND，第五NMOS N5的漏極連接輸出電路11中第一 NMOS NI的柵極，并通過第一參考電流源Cl連接供電端VCC，第五NMOS N5的源極接地GND ；
[0030]這里，第三PMOS P3與第二PMOS P2配置為具有相同參數(shù)，即第二PMOS P2的柵-源極電壓Vgsl等于第三PMOS P3的柵-源極電壓Vgs2 ；
[0031]該保護電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過流時，過流采樣電路12的采樣電流增大，拉低第三PMOS P3的源極電壓，第三PMOS P3的漏極輸出的控制電流也相應(yīng)被拉低，即第二 PMOS P2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強，第一 NMOS NI的柵極電壓Vgate被第五NMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖3可以看出，第三PMOS P3、第二電阻R2和第二參考電流源C2構(gòu)成直流電平移位電路，使存在如下關(guān)系式:1cp*Rl+Vgs2 = Iref*R2+Vgsl，其中，Iref為第二參考電流源C2提供的電流，由于Vgsl = Vgs2，所以I JRl = IMf*R2,這樣，1cp僅與Iraf相關(guān),不與Vgsl或Vgs2相關(guān)。
[0032]圖4為本實用新型提供的第二種用于保護輸出電路的NMOS的過流保護電路的原理示意圖，該過流保護電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對第一 NMOS NI進行過流采樣的過流采樣電路12 ;由第三電阻R3、第二 PMOS P2、第四PMOS P4、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl、第三參考電流源C3、第四參考電流源C4構(gòu)成的過流保護環(huán)路13 ;其中，
[0033]輸出電路11中，第一 PMOS Pl的源極連接供電端VCC，第一 PMOS Pl的漏極連接第
一NMOS NI的漏極和過流采樣電路12中放大器Al的正輸入端，第一 NMOS NI的源極接地GND，第一 NMOS NI的柵極與過流采樣電路12中第二 NMOS N2的柵極連接，并接收過流保護環(huán)路13的反饋信號；
[0034]過流采樣電路12中，第二 NMOS N2的源極接地GND，第二 NMOS N2的漏極連接放大器Al的負輸入端和第三NMOS N3的源極，放大器Al的輸出端連接第三NMOS N3的柵極，第三NMOS N3的漏極連接過流保護環(huán)路13中第四PMOS P4的源極，并通過第一電阻Rl連接供電端VCC ；
[0035]過流保護環(huán)路13中，PMOS P4的源極連接過流采樣電路12中第三NMOS N3的漏極，第四PMOS P4的漏極與柵極連接并連接到第三電阻R3的一端和第三參考電流源C3，第
二PMOS P2的柵極連接第三電阻R3的另一端和第四參考電流源C4，第三參考電流源C3接地GND，第四參考電流源C4連接供電端VCC，第二 PMOS P2的源極連接供電端VCC，第二PMOSP2的漏極連接第四NMOS N4的漏極和柵極以及第五NMOS N5的柵極，第四NMOS N4的源極接地GND，第五NMOS N5的漏極連接輸出電路11中第一 NMOS NI的柵極，并通過第一參考電流源Cl連接供電端VCC，第五NMOS N5的源極接地GND ；
[0036]這里，第四PMOS P4與第二PMOS P2配置為具有相同參數(shù)，即第二PMOS P2的柵-源極電壓Vgsl等于第四PMOS P4的柵-源極電壓Vgs3 ；
[0037]該保護電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過流時，過流采樣電路12的采樣電流增大，拉低第四PMOS P4的源極電壓，第四PMOS P4的漏極輸出的控制電流也相應(yīng)被拉低，即第二 PMOS P2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強，第一 NMOS NI的柵極電壓Vgate被第五MMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖4可以看出，第四PMOSP4、第三電阻R3和第三參考電流源C3構(gòu)成直流電平移位電路。
[0038]進一步的，圖4所示的過流保護電流中，所述第二 PMOS P2的源極對地還連接第五參考電流源C5。
[0039]圖5為本實用新型提供的用于保護輸出電路的PMOS的過流保護電路的原理示意圖，該過流保護電路包括:由第五PMOS P5和第六NMOS N6構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第四電阻R4、第六PMOS P6、第七PMOS P7以及放大器A2構(gòu)成的對第五PMOS P5進行過流采樣的過流采樣電路12 ;由第五電阻R5、第七NMOS N7、第八NMOS N8、第八PMOS P8、第九PMOS P9以及第六參考電流源C6、第七參考電流源C7構(gòu)成的過流保護環(huán)路13;其中，
[0040]輸出電路11中，第五PMOS P5的源極連接供電端VCC，第五PMOS P5的柵極與過流采樣電路12中第六PMOS P6的柵極連接，并與過流保護環(huán)路13中第九PMOS P9的漏極連接，第五PMOS P5的漏極連接第六NMOS N6的漏極和過流采樣電路12中放大器A2的正輸入端，第六NMOS N6的源極接地GND ；
[0041 ] 過流采樣電路12中，第六PMOS P6的源極接供電端VCC，第六PMOS P6的漏極連接放大器A2的負輸入端和第七PMOS P7的源極，放大器A2的輸出端連接第七PMOS P7的柵極，第七PMOS P7的漏極連接過流保護環(huán)路13中第七NMOS N7的源極，并通過第四電阻R4接地GND ；
[0042]過流保護環(huán)路13中，第七NMOS N7的漏極連接第五電阻R5的一端和第八NMOS N8的柵極，第七NMOS N7的柵極連接第五電阻R5的另一端和第六參考電流源C6，第六參考電流源C6連接供電端VCC，第八NMOS N8的源極接地GND，第八NMOS N8的漏極連接第八PMOSP8的漏極和柵極以及第九PMOS P9的柵極，第八PMOS P8的源極連接供電端VCC，第九PMOSP9的漏極連接輸出電路11中第五PMOS P5的柵極，并通過第七參考電流源C7接地GND，第九PMOS P9的源極連接供電端VCC ；
[0043]這里，第七NMOS N7與第八NMOS N8配置為具有相同參數(shù)，即第七NMOS N7的柵-源極電壓Vgs4等于第八NMOS N8的柵-源極電壓Vgs5 ；
[0044]該保護電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過流時，過流采樣電路12的采樣電流增大，拉高第七NMOS N7的源極電壓，第七NMOS N7的漏極輸出的控制電流被拉低，即第八NMOS N8的源極電流Il減小，第九PMOS P9的導(dǎo)通能力增強，第五PMOS P5的柵極電壓Vgate被第九PMOS P9拉高，輸出電流I。被拉低。從圖5可以看出，第七NMOS N7、第五電阻R5和第六參考電流源C6構(gòu)成直流電平移位電路。
[0045]圖6為圖1所示過流保護電路的采樣電流Itcp的仿真圖，其中，各條曲線為不同溫度下和/或第二 PMOS P2具有不同工藝角的情況下，采樣電流Itcp隨供電端VCC變化的曲線，可以看出，采樣電流Itcp的變化范圍大概為400mA?700mA。
[0046]圖7為圖3所示過流保護電路的采樣電流的仿真圖，其中，各條曲線為不同溫度下和/或第二 PMOS P2、第三PMOS P3具有不同工藝角的情況下，采樣電流隨供電端VCC變化的曲線，可以看出，此時，采樣電流Itjep的變化范圍大概為345mA?385mA，很大程度上提高了過流保護的準確度。
[0047]基于上述過流保護電路，本實用新型還提供一種過流保護方法，如圖8所示，該方法包括:
[0048]步驟101:過流采樣電路對輸出電路進行過流采樣；
[0049]步驟102:過流保護環(huán)路對所述采樣電流進行直流電平移位得到控制電流；
[0050]步驟103:過流保護環(huán)路根據(jù)控制電流對輸出電路的輸出電流進行負反饋。
[0051]基于上述過流保護電路，本實用新型還提供一種集成電路，該集成電路包括上述過流保護電路，包括輸出電路11、過流采樣電路12、過流保護環(huán)路13 ;其中，
[0052]過流采樣電路12，配置為對輸出電路11進行過流采樣,并將采樣電流傳輸給過流保護環(huán)路13 ；
[0053]過流保護環(huán)路13，配置為對所述采樣電流進行直流電平移位得到控制電流，根據(jù)控制電流對輸出電路11的輸出電流進行負反饋。
[0054]圖3為本實用新型提供的第一種用于保護輸出電路的NMOS的過流保護電路的原理示意圖，該過流保護電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對第一 NMOS NI進行過流采樣的過流采樣電路12 ;由第二電阻R2、第二 PMOS P2、第三PMOSP3、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl、第二參考電流源C2構(gòu)成的過流保護環(huán)路13;其中，
[0055]輸出電路11中，第一 PMOS Pl的源極連接供電端VCC，第一 PMOS Pl的漏極連接第一 NMOS NI的漏極和過流采樣電路12中放大器Al的正輸入端，第一 NMOS NI的源極接地GND，第一 NMOS NI的柵極連接過流采樣電路12中第二 NMOS N2的柵極和過流保護環(huán)路13中第五NMOS N5的漏極；
[0056]過流采樣電路12中，第二 NMOS N2的源極接地GND，第二 NMOS N2的漏極連接放大器Al的負輸入端和第三NMOS N3的源極，放大器Al的輸出端連接第三NMOS N3的柵極，第三NMOS N3的漏極連接過流保護環(huán)路13中第三PMOS P3的源極，并通過第一電阻Rl連接供電端VCC ；
[0057]過流保護環(huán)路13中，第三PMOS P3的漏極連接第二 PMOS P2的柵極和第二電阻R2的一端，第三PMOS P3的柵極連接第二電阻R2的另一端和第二參考電流源C2，第二 PMOSP2的源極連接供電端VCC，第二 PMOS P2的漏極連接第四NMOS N4的漏極和柵極以及第五NMOS N5的柵極，第四NMOS N4的源極接地GND，第五NMOS N5的漏極連接輸出電路11中第
一NMOS NI的柵極，并通過第一參考電流源Cl連接供電端VCC，第五NMOS N5的源極接地GND ；
[0058]這里，第三PMOS P3與第二PMOS P2配置為具有相同參數(shù)，即第二PMOS P2的柵-源極電壓Vgsl等于第三PMOS P3的柵-源極電壓Vgs2 ；
[0059]該保護電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過流時，過流采樣電路12的采樣電流增大，拉低第三PMOS P3的源極電壓，第三PMOS P3的漏極輸出的控制電流也相應(yīng)被拉低，即第二 PMOS P2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強，第一 NMOS NI的柵極電壓Vgate被第五NMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖3可以看出，第三PMOS P3、第二電阻R2和第二參考電流源C2構(gòu)成直流電平移位電路，使存在如下關(guān)系式:1cp*Rl+Vgs2 = Iref*R2+Vgsl，其中，Iref為第二參考電流源C2提供的電流，由于Vgsl = Vgs2，所以I JRl = IMf*R2,這樣，1cp僅與Iraf相關(guān),不與Vgsl或Vgs2相關(guān)。
[0060]圖4為本實用新型提供的第二種用于保護輸出電路的NMOS的過流保護電路的原理示意圖，該過流保護電路包括:由第一 PMOS Pl和第一 NMOS NI構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第一電阻R1、第二 NMOS N2、第三NMOS N3以及放大器Al構(gòu)成的對第一 NMOS NI進行過流采樣的過流采樣電路12 ;由第三電阻R3、第二 PMOS P2、第四PMOS P4、第四NMOS N4、第五NMOS N5以及第一參考電流源Cl、第三參考電流源C3、第四參考電流源C4構(gòu)成的過流保護環(huán)路13 ;其中，
[0061]輸出電路11中，第一 PMOS Pl的源極連接供電端VCC，第一 PMOS Pl的漏極連接第
一NMOS NI的漏極和過流采樣電路12中放大器Al的正輸入端，第一 NMOS NI的源極接地GND，第一 NMOS NI的柵極與過流采樣電路12中第二 NMOS N2的柵極連接，并接收過流保護環(huán)路13的反饋信號；
[0062]過流采樣電路12中，第二 NMOS N2的源極接地GND，第二 NMOS N2的漏極連接放大器Al的負輸入端和第三NMOS N3的源極，放大器Al的輸出端連接第三NMOS N3的柵極，第三NMOS N3的漏極連接過流保護環(huán)路13中第四PMOS P4的源極，并通過第一電阻Rl連接供電端VCC ；
[0063]過流保護環(huán)路13中，PMOS P4的源極連接過流采樣電路12中第三NMOS N3的漏極，第四PMOS P4的漏極與柵極連接并連接到第三電阻R3的一端和第三參考電流源C3，第
二PMOS P2的柵極連接第三電阻R3的另一端和第四參考電流源C4，第三參考電流源C3接地GND，第四參考電流源C4連接供電端VCC，第二 PMOS P2的源極連接供電端VCC，第二PMOSP2的漏極連接第四NMOS N4的漏極和柵極以及第五NMOS N5的柵極，第四NMOS N4的源極接地GND，第五NMOS N5的漏極連接輸出電路11中第一NMOS NI的柵極，并通過第一參考電流源Cl連接供電端VCC，第五NMOS N5的源極接地GND ；
[0064]這里，第四PMOS P4與第二PMOS P2配置為具有相同參數(shù)，即第二PMOS P2的柵-源極電壓Vgsl等于第四PMOS P4的柵-源極電壓Vgs3 ；
[0065]該保護電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過流時，過流采樣電路12的采樣電流增大，拉低第四PMOS P4的源極電壓，第四PMOS P4的漏極輸出的控制電流也相應(yīng)被拉低，即第二 PMOS P2的漏極電流Il增大，第五NMOS N5的導(dǎo)通能力增強，第一 NMOS NI的柵極電壓Vgate被第五NMOS N5拉低，輸出電流I。也相應(yīng)被拉低。從圖4可以看出，第四PMOSP4、第三電阻R3和第三參考電流源C3構(gòu)成直流電平移位電路。
[0066]進一步的，圖4所示的過流保護電流中，所述第二 PMOS P2的源極對地還連接第五參考電流源C5。
[0067]圖5為本實用新型提供的用于保護輸出電路的PMOS的過流保護電路的原理示意圖，該過流保護電路包括:由第五PMOS P5和第六NMOS N6構(gòu)成的輸出電路11，輸出電壓為V。，輸出電流為I。；由第四電阻R4、第六PMOS P6、第七PMOS P7以及放大器A2構(gòu)成的對第五PMOS P5進行過流采樣的過流采樣電路12 ;由第五電阻R5、第七NMOS N7、第八NMOS N8、第八PMOS P8、第九PMOS P9以及第六參考電流源C6、第七參考電流源C7構(gòu)成的過流保護環(huán)路13;其中，
[0068]輸出電路11中，第五PMOS P5的源極連接供電端VCC，第五PMOS P5的柵極與過流采樣電路12中第六PMOS P6的柵極連接，并與過流保護環(huán)路13中第九PMOS P9的漏極連接，第五PMOS P5的漏極連接第六NMOS N6的漏極和過流采樣電路12中放大器A2的正輸入端，第六NMOS N6的源極接地GND ；
[0069]過流采樣電路12中，第六PMOS P6的源極接供電端VCC，第六PMOS P6的漏極連接放大器A2的負輸入端和第七PMOS P7的源極，放大器A2的輸出端連接第七PMOS P7的柵極，第七PMOS P7的漏極連接過流保護環(huán)路13中第七NMOS N7的源極，并通過第四電阻R4接地GND ；
[0070]過流保護環(huán)路13中，第七NMOS N7的漏極連接第五電阻R5的一端和第八NMOS N8的柵極，第七NMOS N7的柵極連接第五電阻R5的另一端和第六參考電流源C6，第六參考電流源C6連接供電端VCC，第八NMOS N8的源極接地GND，第八NMOS N8的漏極連接第八PMOSP8的漏極和柵極以及第九PMOS P9的柵極，第八PMOS P8的源極連接供電端VCC，第九PMOSP9的漏極連接輸出電路11中第五PMOS P5的柵極，并通過第七參考電流源C7接地GND，第九PMOS P9的源極連接供電端VCC ；
[0071]這里，第七NMOS N7與第八NMOS N8配置為具有相同參數(shù)，即第七NMOS N7的柵-源極電壓Vgs4等于第八NMOS N8的柵-源極電壓Vgs5 ；
[0072]該保護電路的工作原理是:當(dāng)輸出電流10出現(xiàn)過流時，過流采樣電路12的采樣電流增大，拉高第七NMOS N7的源極電壓，第七NMOS N7的漏極輸出的控制電流被拉低，即第八NMOS N8的源極電流Il減小，第九PMOS P9的導(dǎo)通能力增強，第五PMOS P5的柵極電壓Vgate被第九PMOS P9拉高，輸出電流I。被拉低。從圖5可以看出，第七NMOS N7、第五電阻R5和第六參考電流源C6構(gòu)成直流電平移位電路。
[0073]以上所述，僅為本實用新型的較佳實施例而已，并非用于限定本實用新型的保護范圍。
【權(quán)利要求】
1.一種過流保護電路，包括輸出電路，其特征在于，所述過流保護電路還包括: 對輸出電路進行過流采樣，并將采樣電流傳輸給過流保護環(huán)路的過流采樣電路； 對所述采樣電流進行直流電平移位得到控制電流，根據(jù)控制電流對輸出電路的輸出電流進行負反饋的過流保護環(huán)路。
2.根據(jù)權(quán)利要求1所述的過流保護電路，其特征在于，所述輸出電路包括:第一PMOS和第一 NMOS ； 所述過流采樣電路包括:第一電阻、第二 NM0S、第三NMOS以及放大器； 所述過流保護環(huán)路包括:第二電阻、第二 PM0S、第三PM0S、第四NM0S、第五NMOS以及第一參考電流源、第二參考電流源。
3.根據(jù)權(quán)利要求2所述的過流保護電路，其特征在于， 所述輸出電路中，第一 PMOS的源極連接供電端，第一 PMOS的漏極連接第一 NMOS的漏極和過流采樣電路中放大器的正輸入端，第一 NMOS的源極接地，第一NMOS的柵極連接過流采樣電路中第二 NMOS的柵極和過流保護環(huán)路中第五NMOS的漏極； 所述過流采樣電路中，第二 NMOS的源極接地，第二 NMOS的漏極連接放大器的負輸入端和第三NMOS的源極，放大器的輸出端連接第三NMOS的柵極，第三NMOS的漏極連接過流保護環(huán)路中第三PMOS的源極，并通過第一電阻連接供電端； 所述過流保護環(huán)路中，第三PMOS的漏極連接第二PMOS的柵極和第二電阻的一端，第三PMOS的柵極連接第二電阻 的另一端和第二參考電流源，第二 PMOS的源極連接供電端，第二PMOS的漏極連接第四NMOS的漏極和柵極以及第五NMOS的柵極，第四NMOS的源極接地，第五NMOS的漏極連接輸出電路中第一 NMOS的柵極，并通過第一參考電流源連接供電端，第五NMOS的源極接地。
4.根據(jù)權(quán)利要求1所述的過流保護電路，其特征在于，所述輸出電路包括:第一PMOS和第一 NMOS ； 所述過流采樣電路包括:第一電阻、第二 NM0S、第三NMOS以及放大器； 所述過流保護環(huán)路包括:第三電阻、第二 PM0S、第四PM0S、第四NM0S、第五NMOS以及第一參考電流源、第三參考電流源、第四參考電流源。
5.根據(jù)權(quán)利要求4所述的過流保護電路，其特征在于，所述過流保護環(huán)路中，PMOS的源極連接過流采樣電路中第三NMOS的漏極，第四PMOS的漏極與柵極連接并連接到第三電阻的一端和第三參考電流源，第二 PMOS的柵極連接第三電阻的另一端和第四參考電流源，第三參考電流源接地，第四參考電流源連接供電端，第二 PMOS的源極連接供電端，第二 PMOS的漏極連接第四NMOS的漏極和柵極以及第五NMOS的柵極，第四NMOS的源極接地，第五NMOS的漏極連接輸出電路，并通過第一參考電流源連接供電端，第五NMOS的源極接地。
6.根據(jù)權(quán)利要求1所述的過流保護電路，其特征在于，所述輸出電路包括:第五PMOS和第六NMOS ； 所述過流采樣電路包括:第四電阻、第六PM0S、第七PMOS以及放大器； 所述過流保護環(huán)路包括:第五電阻、第七NM0S、第八NM0S、第八PM0S、第九PMOS以及第六參考電流源、第七參考電流源。
7.根據(jù)權(quán)利要求6所述的過流保護電路，其特征在于， 所述輸出電路中，第五PMOS的源極連接供電端，第五PMOS的柵極與過流采樣電路中第六PMOS的柵極連接，并與過流保護環(huán)路中第九PMOS的漏極連接，第五PMOS的漏極連接第六NMOS的漏極和過流采樣電路中放大器的正輸入端，第六NMOS的源極接地； 所述過流采樣電路中，第六PMOS的源極接供電端，第六PMOS的漏極連接放大器的負輸入端和第七PMOS的源極，放大器的輸出端連接第七PMOS的柵極，第七PMOS的漏極連接過流保護環(huán)路中第七NMOS的源極，并通過第四電阻接地； 所述過流保護環(huán)路中，第七NMOS的漏極連接第五電阻的一端和第八NMOS的柵極，第七NMOS的柵極連接第五電阻的另一端和第六參考電流源，第六參考電流源連接供電端，第八NMOS的源極接地，第八NMOS的漏極連接第八PMOS的漏極和柵極以及第九PMOS的柵極，第八PMOS的源極連接供電端，第九PMOS的漏極連接輸出電路中第五PMOS的柵極，并通過第七參考電流源接地，第九PMOS的源極連接供電端。
8.一種集成電路，其特征在于，該集成電路包括過流保護電路，所述過流保護電路包括輸出電路、以及 對輸出電路進行過流采樣，并將采樣電流傳輸給過流保護環(huán)路的過流采樣電路； 對所述采樣電流進行直流電平移位得到控制電流，根據(jù)控制電流對輸出電路的輸出電流進行負反饋的過流保護環(huán)路。
9.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，所述輸出電路包括:第一PMOS和第一 NMOS ； 所述過流采樣電路包括:第一電阻、第二 NM0S、第三NMOS以及放大器； 所述過流保護環(huán)路包括:第二電阻、第二 PM0S、第三PM0S、第四NM0S、第五NMOS以及第一參考電流源、第二參考電流源。
10.根據(jù)權(quán)利要求9所述的集成電路，其特征在于， 所述輸出電路中，第一 PMOS的源極連接供電端，第一 PMOS的漏極連接第一 NMOS的漏極和過流采樣電路中放大器的正輸入端，第一NMOS的源極接地，第一 NMOS的柵極連接過流采樣電路中第二 NMOS的柵極和過流保護環(huán)路中第五NMOS的漏極； 所述過流采樣電路中，第二 NMOS的源極接地，第二 NMOS的漏極連接放大器的負輸入端和第三NMOS的源極，放大器的輸出端連接第三NMOS的柵極，第三NMOS的漏極連接過流保護環(huán)路中第三PMOS的源極，并通過第一電阻連接供電端； 所述過流保護環(huán)路中，第三PMOS的漏極連接第二PMOS的柵極和第二電阻的一端，第三PMOS的柵極連接第二電阻的另一端和第二參考電流源，第二 PMOS的源極連接供電端，第二PMOS的漏極連接第四NMOS的漏極和柵極以及第五NMOS的柵極，第四NMOS的源極接地，第五NMOS的漏極連接輸出電路中第一 NMOS的柵極，并通過第一參考電流源連接供電端，第五NMOS的源極接地。
11.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，所述輸出電路包括:第一PMOS和第一 NMOS ； 所述過流采樣電路包括:第一電阻、第二 NM0S、第三NMOS以及放大器； 所述過流保護環(huán)路包括:第三電阻、第二 PM0S、第四PM0S、第四NM0S、第五NMOS以及第一參考電流源、第三參考電流源、第四參考電流源。
12.根據(jù)權(quán)利要求11所述的集成電路，其特征在于，所述過流保護環(huán)路中，PMOS的源極連接過流采樣電路中第三NMOS的漏極，第四PMOS的漏極與柵極連接并連接到第三電阻的一端和第三參考電流源，第二 PMOS的柵極連接第三電阻的另一端和第四參考電流源，第三參考電流源接地，第四參考電流源連接供電端，第二 PMOS的源極連接供電端，第二 PMOS的漏極連接第四NMOS的漏極和柵極以及第五NMOS的柵極，第四NMOS的源極接地，第五NMOS的漏極連接輸出電路，并通過第一參考電流源連接供電端，第五NMOS的源極接地。
13.根據(jù)權(quán)利要求8所述的集成電路，其特征在于，所述輸出電路包括:第五PMOS和第六NMOS ； 所述過流采樣電路包括:第四電阻、第六PM0S、第七PMOS以及放大器； 所述過流保護環(huán)路包括:第五電阻、第七匪OS、第八NM0S、第八PM0S、第九PMOS以及第六參考電流源、第七參考電流源。
14.根據(jù)權(quán)利要求13所述的集成電路，其特征在于， 所述輸出電路中，第五PMOS的源極連接供電端，第五PMOS的柵極與過流采樣電路中第六PMOS的柵極連接，并與過流保護環(huán)路中第九PMOS的漏極連接，第五PMOS的漏極連接第六NMOS的漏極和過流采樣電路中放大器的正輸入端，第六NMOS的源極接地； 所述過流采樣電路中，第六PMOS的源極接供電端，第六PMOS的漏極連接放大器的負輸入端和第七PMOS的源極，放大器的輸出端連接第七PMOS的柵極，第七PMOS的漏極連接過流保護環(huán)路中第七NMOS的源極，并通過第四電阻接地； 所述過流保護環(huán)路中，第七NMOS的漏極連接第五電阻的一端和第八NMOS的柵極，第七NMOS的柵極連接第五電阻的另一端和第六參考電流源，第六參考電流源連接供電端，第八NMOS的源極接地，第八NM OS的漏極連接第八PMOS的漏極和柵極以及第九PMOS的柵極，第八PMOS的源極連接供電端，第九PMOS的漏極連接輸出電路中第五PMOS的柵極，并通過第七參考電流源接地，第九PMOS的源極連接供電端。
【文檔編號】H02H9/02GK203415966SQ201320381816
【公開日】2014年1月29日 申請日期:2013年6月24日 優(yōu)先權(quán)日:2013年6月24日
【發(fā)明者】黃雷, 孟娜 申請人:快捷半導(dǎo)體(蘇州)有限公司