一種基于壓電效應(yīng)的低頻低損耗能量管理芯片的制作方法
【專利摘要】本發(fā)明屬于能量、電源、微電子【技術(shù)領(lǐng)域】，涉及一種從壓電元件收集環(huán)境能量，通過能量管理，為微功率設(shè)備提供穩(wěn)壓電源的一種基于壓電效應(yīng)的低頻低損耗能量管理芯片。該芯片包括SSHI電路和DC-DC變換器電路。其特征是SSHI電路能較多的收集壓電元件的能量；DC-DC變換器電路可工作在低頻且其功率管的寬長比要比一般商用的功率管小。與現(xiàn)有的壓電能量管理電路相比，該芯片能明顯的降低功耗，不僅適合在高振動水平收集較多能量，也可以在低振動水平有效收集能量，有效的提高了能量收集效率。
【專利說明】一種基于壓電效應(yīng)的低頻低損耗能量管理芯片
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于能量、電源、微電子【技術(shù)領(lǐng)域】，涉及一種能量管理芯片，它從壓電元件收集振動能量，通過能量管理，為微功率設(shè)備提供穩(wěn)壓電源的一種芯片。
【背景技術(shù)】
[0002]在過去的十年里，歸功于能量轉(zhuǎn)化與低功耗電子學(xué)的進步，能量收集器的研究和應(yīng)用日益廣泛，最為突出的例子是為無線傳感網(wǎng)絡(luò)供電。它的主要瓶頸是各個節(jié)點的供電問題。目前，環(huán)境中存在多種形式的能量，其能量密度如表1所示。
[0003]表1環(huán)境中能量密度
[0004]
【權(quán)利要求】
1.一種基于壓電效應(yīng)的低頻低損耗能量管理的芯片，其特征在于，該芯片包括一個SSHI電路和一個DC-DC變換器電路； (I)所述 SSHI 電路包括NMOS 管(M1、M2)、PM0S 管(M3、M4、M5、M6)、比較器(COMl、COM2)、二輸入或非門(仍、詘)、非門(似、詘、況、邯、價)、電阻(1?1、1?2、1?3)和電容(仍、似、仍)；所述？1?5管(10^4』5^6)的源極與外接的電容(CPl) —端相連；所述PMOS管(M3)的柵極分別與PMOS管(M4、M6)的漏極、NMOS管(M2)的漏極相連；所述PMOS管(M4)的柵極與PMOS管(M3、M5)的漏極、NMOS管(Ml)的漏極相連；所述PMOS管(M5、M6)的柵極分別與非門(U7)的輸出端相連；所述NMOS管(M1、M2)的源極分別接地；所述NMOS管(Ml)柵極與比較器(COMl)的輸出端相連；所述NMOS管(M2)的柵極與比較器(COM2)的輸出端相連；所述比較器(COMl、COM2)的正極輸入端分別與地相連；所述比較器(COMl)的負(fù)極輸入端與NMOS管(Ml)的漏極相連；所述比較器(COM2)的負(fù)極輸入端與NMOS管(M2)的漏極相連；所述或非門(Ul)的兩輸入端分別與比較器(COMl、COM2)的輸出端相連；所述非門(U2)的輸入端與或非門(Ul)的輸出端相連；所述非門(U2)的輸出端與電阻(Rl)的一端相連；所述電阻(Rl)的另一端與電容(Cl) 一端、非門(U3)的輸入端相連；所述電容(Cl)的另一端接地；所述非門(U3)的輸出端與電阻(R2) —端相連；所述電阻(R2)的另一端與電容(C2) —端、非門(U4)的輸入端相連；所述電容(C2)另一端接地；所述非門(U4)的輸出端與電阻(R3) —端相連；所述電阻(R3)另一端與電容(C3)—端、非門(U5)的輸入端相連；所述電容(C3)另一端接地；所述或非門(U6)的輸入端分別與非門(U3)的輸入端、非門(U5)的輸出端相連；所述非門(U7)的輸入端與或非門(U6)的輸出端相連； 所述比較器包括基準(zhǔn)電流(II)，？1?5管^11、112、113)，NMOS管包括(M14、M15);所述基準(zhǔn)電流(11)一端與地相連；一端與PMOS管(Ml I)的漏極相連；所述PMOS管(Ml 1、M12、M13)的柵極分別與PMOS管(Mll)的漏極相連；所述PMOS管(M11、M12、M13)的源極與電源相連；所述PMOS管(M12)的漏極與NMOS管(M14)的漏極相連；所述PMOS管(M13)的漏極與NMOS管(M15)的漏極相連；所述NMOS管(M14)的漏極分別與NMOS管(M14)、(M15)的柵極相連；所述NMOS管(M15)的源極為正極輸入端；所述NMOS管(M14)的源極為負(fù)極輸入端；所述DC-DC轉(zhuǎn)換器電路，包括功率管(M7)、(M8)，與SSHI電路輸出端相連，一方面，用于承受較大的電流和電壓；另一方面，用于同步整流降低功耗；比較器(COM3)，與分壓電阻相連，用于讀取和判斷輸出電壓的大小；脈沖信號發(fā)生電路，與比較器(COM3)相連，用于產(chǎn)生功率管的脈沖信號；電阻(RM1)、(RM2),用于生成輸出電壓； 所述功率管包括PMOS管(M7)、NMOS管(M8);所述PMOS管(M7)的源極與SSHI電路輸出端相連；所述PMOS管(M7)和NMOS管(M8)的柵極分別與或非門(U14)的輸出端相連；所述PMOS管(M7)的漏極分別與和NMOS管(M8)的漏極、電感(L2)相連，所述NMOS管(M8)的源極與地相連； 所述比較器(COM3)包括基準(zhǔn)電流(12)，PMOS 管(M16)、(M17)、(M18)、(M19)，NMOS 管(M20)、(M21)、(M22);所述基準(zhǔn)電流(12) —端接地；一端與PMOS管(M16)的漏極相連；所述PMOS管(M16)、(M17)、(M18)的柵極分別與PMOS管(M16)的漏極相連；所述PMOS管(M16)、(M17)、(M18)、(M19)的源極與電源相連；所述PMOS管(M17)的漏極與NMOS管(M20)的漏極相連；所述PMOS管(M18)的漏極與NMOS管(M21)的漏極、PMOS管(M19)的柵極、NMOS管(M22)的柵極相連；所述PMOS管(M19)的漏極與NMOS管(M22)的漏極相連；所述NMOS管(M20)的漏極分別與NMOS管(M20)、(M21)的柵極相連；所述NMOS管(M20)的源極與分壓電阻RMl和RM2連接的節(jié)點相連；所述NMOS管(M21)的源極與偏置電壓(Vl)相連；所述NMOS管(M22)的源極與地相連； 所述脈沖信號發(fā)生電路具體包括非門(U10)、(Ull)、(U12)、(U13)，兩個或非門(U14)、(U15)，兩個緩沖器(U8)、(U9);所述比較器(COM3)的輸出端分別與反相器(U10)、(Ull)的輸入端相連；所述反相器(Ull)的輸出端與反相器(U12)的輸入端相連；所述反相器(U12)的輸出端與(U13)的輸入端相連；所述或非門(U14)的兩輸入端分別與反相器(UlO)的輸出端、或非門(U15)的輸出端相連；所述或非門(U15)的兩輸入端分別與反相器(U13)的輸出端、或非門(U14)的輸出端相連；所述或非門(U14)的輸出端分別與功率管(M7)、(M8)的柵極相連。
2.根據(jù)權(quán)利要求1所述的芯片，其特征在于，DC-DC變換器電路，開關(guān)頻率為百Hz以下，脈沖的寬度為lOOns-lus，脈沖占空比為丨％00-1%0
3.根據(jù)權(quán)利要求1或2所述的芯片，其特征在于，電阻(R1、R2、R3)，和電容(U1、U2、U3)所構(gòu)成的延時時間不超過 50 μ S。
【文檔編號】H02M7/217GK103647463SQ201310545076
【公開日】2014年3月19日 申請日期:2013年11月6日 優(yōu)先權(quán)日:2013年11月6日
【發(fā)明者】李政, 唐禎安, 余雋 申請人:大連理工大學(xué)