交交變頻相控觸發(fā)裝置制造方法
【專利摘要】本發(fā)明提供一種交交變頻相控觸發(fā)裝置，包括：DSP、現(xiàn)場(chǎng)可編程門陣列FPGA1、現(xiàn)場(chǎng)可編程門陣列FPGA2、模擬量采樣裝置、同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、光耦隔離裝置、地址設(shè)置裝置、串行/并行通訊接口CON1、備用可擴(kuò)展通訊接口CON2、模擬量輸出裝置、觸發(fā)裝置。與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)是：采用DSP+FPGA結(jié)構(gòu)，高端處理器可以提高運(yùn)算速度和準(zhǔn)確度，使用兩塊FPGA，充分利用其豐富的資源，提高數(shù)據(jù)交換速率。
【專利說(shuō)明】交交變頻相控觸發(fā)裝置
【技術(shù)領(lǐng)域】
[0001]本發(fā)明專利涉及變頻相控觸發(fā)裝置，尤其是一種采用DSP+FPGA結(jié)構(gòu)的交交變頻相控觸發(fā)裝置。
【背景技術(shù)】
[0002]交交變頻器廣泛地應(yīng)用于礦井提升機(jī)、風(fēng)機(jī)、泵類負(fù)載等大功率交流電動(dòng)機(jī)調(diào)速傳動(dòng)領(lǐng)域，交交變頻器的控制系統(tǒng)的穩(wěn)定性起到至關(guān)重要的作用，為了解決控制系統(tǒng)中相控觸發(fā)問(wèn)題，本發(fā)明專利涉及一種采用DSP+FPGA結(jié)構(gòu)的交交變頻相控觸發(fā)裝置。

【發(fā)明內(nèi)容】

[0003]本發(fā)明專利涉及一種交交變頻相控觸發(fā)裝置，采用DSP+FPGA結(jié)構(gòu)，提高處理器的運(yùn)算能力和效率。
[0004]根據(jù)本發(fā)明提供的交交變頻相控觸發(fā)裝置，包括:DSP、現(xiàn)場(chǎng)可編程門陣列FPGA1、現(xiàn)場(chǎng)可編程門陣列FPGA2、模擬量采樣裝置、同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、光耦隔離裝置、地址設(shè)置裝置、串行/并行通訊接口 C0N1、備用可擴(kuò)展通訊接口 C0N2、模擬量輸出裝置、觸發(fā)裝置；
[0005]DSP分別連接現(xiàn)場(chǎng)可編程門陣列FPGA1、現(xiàn)場(chǎng)可編程門陣列FPGA2 ,現(xiàn)場(chǎng)可編程門陣列FPGAl分別連接模擬量采樣裝置、同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、地址設(shè)置裝置、串行/并行通訊接口 C0N1，現(xiàn)場(chǎng)可編程門陣列FPGA2分別連接備用可擴(kuò)展通訊接口C0N2、模擬量輸出裝置、觸發(fā)裝置，模擬量采樣裝置、同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、觸發(fā)裝置分別連接各自的光耦隔離裝置。
[0006]優(yōu)選地，DSP負(fù)責(zé)控制系統(tǒng)的運(yùn)算，DSP配有用于存儲(chǔ)數(shù)據(jù)的FLASH存儲(chǔ)器，現(xiàn)場(chǎng)可編程門陣列FPGAl將數(shù)據(jù)采集送到DSP進(jìn)行運(yùn)算，DSP計(jì)算出晶閘管觸發(fā)角，并將觸發(fā)角信號(hào)傳送給現(xiàn)場(chǎng)可編程門陣列FPGA2，形成脈沖觸發(fā)信號(hào)，通過(guò)光耦隔離觸發(fā)晶閘管。
[0007]優(yōu)選地，現(xiàn)場(chǎng)可編程門陣列FPGA1，用于與上位機(jī)通信，并用于控制信號(hào)采集、同步信號(hào)檢測(cè)和零電流信號(hào)檢測(cè)的執(zhí)行。
[0008]優(yōu)選地，F(xiàn)PGA2用于負(fù)責(zé)觸發(fā)晶閘管，并用于控制模擬量輸出和備用可擴(kuò)展通信的執(zhí)行。
[0009]優(yōu)選地，模擬量采樣裝置采用ADS1209芯片，模擬量采樣裝置的光耦隔離裝置采用線性光耦HCPL7840芯片，以用于信號(hào)隔離。
[0010]優(yōu)選地，同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、觸發(fā)裝置各自的光耦隔離裝置均采用TLPl 14芯片。
[0011]優(yōu)選地，同步信號(hào)檢測(cè)裝置包括依次連接的電壓傳感器、低通濾波器、過(guò)零檢測(cè)器、隔離放大器、倍頻器，其中，低通濾波器用于消除電壓信號(hào)中含有的換相瞬變過(guò)程；同步信號(hào)檢測(cè)裝置的輸出信號(hào)有兩組:一組是和端電壓同相位的三相矩形波信號(hào)，另一組是經(jīng)過(guò)倍頻器后產(chǎn)生的脈沖列信號(hào)。[0012]與現(xiàn)有技術(shù)相比，本發(fā)明的優(yōu)點(diǎn)是:采用DSP+FPGA結(jié)構(gòu)，高端處理器可以提高運(yùn)算速度和準(zhǔn)確度，使用兩塊FPGA，充分利用其豐富的資源，提高數(shù)據(jù)交換速率。
【專利附圖】

【附圖說(shuō)明】
[0013]通過(guò)閱讀參照以下附圖對(duì)非限制性實(shí)施例所作的詳細(xì)描述，本發(fā)明的其它特征、目的和優(yōu)點(diǎn)將會(huì)變得更明顯:
[0014]圖1為相控觸發(fā)裝置的系統(tǒng)圖；
[0015]圖2為同步信號(hào)模塊結(jié)構(gòu)圖；
[0016]圖3為零電流信號(hào)模塊結(jié)構(gòu)圖。
【具體實(shí)施方式】
[0017]下面結(jié)合具體實(shí)施例對(duì)本發(fā)明進(jìn)行詳細(xì)說(shuō)明。以下實(shí)施例將有助于本領(lǐng)域的技術(shù)人員進(jìn)一步理解本發(fā)明，但不以任何形式限制本發(fā)明。應(yīng)當(dāng)指出的是，對(duì)本領(lǐng)域的普通技術(shù)人員來(lái)說(shuō)，在不脫離本發(fā)明構(gòu)思的前提下，還可以做出若干變形和改進(jìn)。這些都屬于本發(fā)明的保護(hù)范圍。
[0018]本發(fā)明專利涉及一種交交變頻相控觸發(fā)裝置，采用DSP+FPGA結(jié)構(gòu)，提高處理器的運(yùn)算能力和效率。
[0019]如圖1所示，交交變頻相控觸發(fā)裝置由DSP、FPGAl、FPGA2、模擬量采樣裝置、同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、光耦隔離裝置、地址設(shè)置裝置、串行或并行通訊接口 C0N1、備用可擴(kuò)展通訊接口 C0N2、模擬量輸出裝置、觸發(fā)裝置構(gòu)成。
[0020]DSP負(fù)責(zé)控制系統(tǒng)的運(yùn)算，DSP配有FLASH存儲(chǔ)器用于存儲(chǔ)數(shù)據(jù)，F(xiàn)PGAl負(fù)責(zé)與上位機(jī)通信、控制信號(hào)采集、同步信號(hào)檢測(cè)和零電流信號(hào)檢測(cè)，F(xiàn)PGA2負(fù)責(zé)觸發(fā)晶閘管、控制模擬量輸出和備用可擴(kuò)展通信。FPGAl將數(shù)據(jù)采集送到DSP進(jìn)行運(yùn)算，DSP計(jì)算出晶閘管觸發(fā)角，并將觸發(fā)角信號(hào)傳送給FPGA2，形成脈沖觸發(fā)信號(hào)，通過(guò)光耦隔離觸發(fā)晶閘管。
[0021]模擬量采樣裝置采用ADS1209芯片，其光耦隔離裝置采用線性光耦HCPL7840芯片，主要用于信號(hào)隔離，防止干擾信號(hào)進(jìn)入控制板。同步信號(hào)、零電流信號(hào)和脈沖觸發(fā)的光耦隔離選用TLPl 14芯片。
[0022]如圖2所示，同步信號(hào)檢測(cè)模塊主要由電壓傳感器、濾波器、過(guò)零檢測(cè)器、隔離放大器、倍頻器等組成。其中低通濾波器可消除電壓信號(hào)中含有的換相瞬變過(guò)程。輸出信號(hào)有兩組:一組是和端電壓同相位的三相矩形波信號(hào)；另一組是經(jīng)過(guò)倍頻器后產(chǎn)生的脈沖列信號(hào)。
[0023]圖3為零電流檢測(cè)模塊示意圖。當(dāng)晶閘管導(dǎo)通時(shí)，陽(yáng)極和陰極之間的電壓為IV ;當(dāng)晶閘管關(guān)斷時(shí)，陽(yáng)極和陰極之間的電壓近似等于電源電壓。因此，只要檢測(cè)晶閘管陽(yáng)極對(duì)陰極的電壓，就可以判斷它是否關(guān)斷。晶閘管K1、K2上的電壓經(jīng)由二極管整流橋整流后加到光電耦合器上，當(dāng)K1、K2任意一個(gè)導(dǎo)通時(shí)，兩端電壓為零，光電耦合器中光敏三極管截止，輸出低電平L=O;反之，當(dāng)K1、K2全部關(guān)斷時(shí)，其管壓降為電源線電壓，這個(gè)電壓使得觀點(diǎn)耦合器中光敏三極管導(dǎo)通，輸出高電平L=I。Rl和R2是限流電阻，穩(wěn)壓管DW的作用是設(shè)置一個(gè)門坎電壓以抗干擾。
[0024]以上對(duì)本發(fā)明的具體實(shí)施例進(jìn)行了描述。需要理解的是，本發(fā)明并不局限于上述特定實(shí)施方式，本領(lǐng)域技術(shù)人員可以在權(quán)利要求的范圍內(nèi)做出各種變形或修改，這并不影響本發(fā)明的實(shí)質(zhì)內(nèi)容。
【權(quán)利要求】
1.一種交交變頻相控觸發(fā)裝置，其特征在于，包括:DSP、現(xiàn)場(chǎng)可編程門陣列FPGA1、現(xiàn)場(chǎng)可編程門陣列FPGA2、模擬量采樣裝置、同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、光耦隔離裝置、地址設(shè)置裝置、串行/并行通訊接口 C0N1、備用可擴(kuò)展通訊接口 C0N2、模擬量輸出裝置、觸發(fā)裝置； DSP分別連接現(xiàn)場(chǎng)可編程門陣列FPGAl、現(xiàn)場(chǎng)可編程門陣列FPGA2，現(xiàn)場(chǎng)可編程門陣列FPGAl分別連接模擬量采樣裝置、同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、地址設(shè)置裝置、串行/并行通訊接口 CONl，現(xiàn)場(chǎng)可編程門陣列FPGA2分別連接備用可擴(kuò)展通訊接口 C0N2、模擬量輸出裝置、觸發(fā)裝置，模擬量采樣裝置、同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、觸發(fā)裝置分別連接各自的光耦隔離裝置。
2.根據(jù)權(quán)利要求1所述的交交變頻相控觸發(fā)裝置，其特征在于，DSP負(fù)責(zé)控制系統(tǒng)的運(yùn)算，DSP配有用于存儲(chǔ)數(shù)據(jù)的FLASH存儲(chǔ)器，現(xiàn)場(chǎng)可編程門陣列FPGAl將數(shù)據(jù)采集送到DSP進(jìn)行運(yùn)算，DSP計(jì)算出晶閘管觸發(fā)角，并將觸發(fā)角信號(hào)傳送給現(xiàn)場(chǎng)可編程門陣列FPGA2，形成脈沖觸發(fā)信號(hào)，通過(guò)光耦隔離觸發(fā)晶閘管。
3.根據(jù)權(quán)利要求1所述的交交變頻相控觸發(fā)裝置，其特征在于，現(xiàn)場(chǎng)可編程門陣列FPGA1，用于與上位機(jī)通信，并用于控制信號(hào)采集、同步信號(hào)檢測(cè)和零電流信號(hào)檢測(cè)的執(zhí)行。
4.根據(jù)權(quán)利要求1所述的交交變頻相控觸發(fā)裝置，其特征在于，F(xiàn)PGA2用于負(fù)責(zé)觸發(fā)晶閘管，并用于控制模擬量輸出和備用可擴(kuò)展通信的執(zhí)行。
5.根據(jù)權(quán)利要求1所述的交交變頻相控觸發(fā)裝置，其特征在于，模擬量采樣裝置采用ADS1209芯片，模擬量采樣裝置的光耦隔離裝置采用線性光耦HCPL7840芯片，以用于信號(hào)隔離。
6.根據(jù)權(quán)利要求1所述的交交變頻相控觸發(fā)裝置，其特征在于，同步信號(hào)檢測(cè)裝置、零電流檢測(cè)裝置、觸發(fā)裝置各自的光耦隔離裝置均采用TLP114芯片。
7.根據(jù)權(quán)利要求1所述的交交變頻相控觸發(fā)裝置，其特征在于，同步信號(hào)檢測(cè)裝置包括依次連接的電壓傳感器、低通濾波器、過(guò)零檢測(cè)器、隔離放大器、倍頻器，其中，低通濾波器用于消除電壓信號(hào)中含有的換相瞬變過(guò)程；同步信號(hào)檢測(cè)裝置的輸出信號(hào)有兩組:一組是和端電壓同相位的三相矩形波信號(hào)，另一組是經(jīng)過(guò)倍頻器后產(chǎn)生的脈沖列信號(hào)。
【文檔編號(hào)】H02M5/257GK103731042SQ201310434894
【公開(kāi)日】2014年4月16日 申請(qǐng)日期:2013年9月11日 優(yōu)先權(quán)日:2013年9月11日
【發(fā)明者】姜建國(guó), 戴鵬, 屠偉, 喬樹(shù)通, 羅*, 徐亞軍 申請(qǐng)人:上海交通大學(xué)