礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)及方法
【專利摘要】本發(fā)明公開了一種礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)及方法，其系統(tǒng)包括微控制器模塊、雙以太網(wǎng)通信電路模塊、A/D轉(zhuǎn)換電路模塊、漏電試驗(yàn)電路模塊、按鍵操作電路模塊、消噪及濾波電路模塊、電網(wǎng)電壓及零序電壓傳變電路模塊、多個(gè)支路零序電流傳變電路模塊、液晶顯示電路模塊和漏電跳閘輸出電路模塊。其方法包括步驟：一、信號(hào)獲取，二、信號(hào)采集、存儲(chǔ)及分析處理，三、判斷是否存在人工漏電試驗(yàn)，四、人工漏電試驗(yàn)故障判斷及判斷結(jié)果輸出，五、絕緣參數(shù)測(cè)量及存儲(chǔ)，六、電網(wǎng)漏電判斷，七、電網(wǎng)漏電判斷結(jié)果輸出及漏電保護(hù)。本發(fā)明設(shè)計(jì)新穎合理，對(duì)礦井供電系統(tǒng)不同網(wǎng)絡(luò)結(jié)構(gòu)的自適應(yīng)性強(qiáng)，漏電檢測(cè)速度快，動(dòng)作可靠準(zhǔn)確，推廣應(yīng)用價(jià)值高。
【專利說(shuō)明】礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)及方法
【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及礦井供電安全【技術(shù)領(lǐng)域】，尤其是涉及一種礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)及方法。
【背景技術(shù)】
[0002]煤礦井下空間狹小、散熱不利、空氣潮濕、且存在易燃易爆的瓦斯和煤塵，在這種特殊的生產(chǎn)環(huán)境下，對(duì)可能產(chǎn)生電火花的漏電必須采取嚴(yán)格的保護(hù)措施。一般礦井電網(wǎng)的漏電保護(hù)必須快速判斷，準(zhǔn)確選擇漏電支路，可靠動(dòng)作于跳閘?，F(xiàn)有的選擇性漏電保護(hù)裝置中，選漏(漏電支路的判斷選擇)的啟動(dòng)判據(jù)(漏電故障是否發(fā)生的判斷)通過(guò)檢測(cè)零序電壓U。來(lái)實(shí)現(xiàn)，即零序電壓大于人為設(shè)定的零序電壓門檻值時(shí)判為漏電發(fā)生。MT189-88《礦用隔爆型檢漏繼電器》中的漏電定值指標(biāo)不是零序電壓，而是漏電電阻Rg。在具有消弧補(bǔ)償?shù)?br> 電網(wǎng)中，零序電壓Utl為
【權(quán)利要求】
1.一種礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)，其特征在于:包括微控制器模塊(O以及與微控制器模塊(I)相接的數(shù)據(jù)存儲(chǔ)器模塊(2)和雙以太網(wǎng)通信電路模塊(3)，所述微控制器模塊(I)的輸入端接有A/D轉(zhuǎn)換電路模塊(4 )、漏電試驗(yàn)電路模塊(5 )、時(shí)鐘電路模塊(6 )和按鍵操作電路模塊(7 )，所述A/D轉(zhuǎn)換電路模塊(4 )的輸入端接有消噪及濾波電路模塊(8)，所述消噪及濾波電路模塊(8)的輸入端接有電網(wǎng)電壓及零序電壓傳變電路模塊(9)和多個(gè)支路零序電流傳變電路模塊(10)，所述微控制器模塊(I)的輸出端接有液晶顯示電路模塊(11)和漏電跳閘輸出電路模塊(12)。
2.按照權(quán)利要求1所述的礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)，其特征在于:所述電網(wǎng)電壓及零序電壓傳變電路模塊(9 )包括三相五柱式電壓互感器PT 1、電壓互感器TV9和TV10,瞬態(tài)抑制二極管TVS9和TVS10,多孔磁珠CR9和CR10,電阻R9和R10,以及非極性電容C9和ClO ;所述三相五柱式電壓互感器PTl的輔助二次繞組的一端與所述電壓互感器TV9的一次繞組的一端相接，所述三相五柱式電壓互感器PTl的輔助二次繞組的另一端與所述電壓互感器TV9的一次繞組的另一端相接，所述電壓互感器TV9的二次繞組的一端與瞬態(tài)抑制二極管TVS9的引腳I和多孔磁珠CR9的引腳I相接，所述電壓互感器TV9的二次繞組的另一端與瞬態(tài)抑制二極管TVS9的引腳2和多孔磁珠CR9的引腳4相接，所述多孔磁珠CR9的引腳2與電阻R9的一端相接，所述電阻R9的另一端與非極性電容C9的一端相接且為所述電網(wǎng)電壓及零序電壓傳變電路模塊(9)的零序電壓輸出端AIN10，所述多孔磁珠CR9的引腳3和非極性電容C9的另一端均接地；所述三相五柱式電壓互感器PTl的主二次繞組的一端與所述電壓互感器TVlO的一次繞組的一端相接，所述三相五柱式電壓互感器PTl的主二次繞組的另一端與所述電壓互感器TVlO的一次繞組的另一端相接，所述電壓互感器TVlO的二次繞組的一端與瞬態(tài)抑制二極管TVSlO的引腳I和多孔磁珠CRlO的引腳I相接，所述電壓互感器TVlO的二次繞組的另一端與瞬態(tài)抑制二極管TVSlO的引腳2和多孔磁珠CRlO的引腳4相接，所述多孔磁珠CRlO的引腳2與電阻RlO的一端相接，所述電阻RlO的另一端與非極性電容ClO的一端相接且為所述電網(wǎng)電壓及零序電壓傳變電路模塊 (9)的電網(wǎng)電壓輸出端AIN09，所述多孔磁珠CRlO的引腳3和非極性電容ClO的另一端均接地；所述支路零序電流傳變電路(10)的數(shù)量為8個(gè)且分別為第一支路零序電流傳變電路(10-1 )、第二支路零序電流傳變電路(10-2 )、第三支路零序電流傳變電路(10-3 )、第四支路零序電流傳變電路(10-4 )、第五支路零序電流傳變電路(10-5 )、第六支路零序電流傳變電路(10-6)、第七支路零序電流傳變電路(10-7)和第八支路零序電流傳變電路(10-8)，所述第一支路零序電流傳變電路(10-1)包括第一零序電流互感器CTl，電壓互感器TVl，瞬態(tài)抑制二極管TVSl，多孔磁珠CRl，電阻Rl和R13以及非極性電容Cl ;所述第一零序電流互感器CTl的一個(gè)輸出端與電阻R13的一端和電壓互感器TVl的一次繞組的一端相接，所述第一零序電流互感器CTl的另一個(gè)輸出端與電阻R13的另一端和電壓互感器TVl的一次繞組的另一端相接，所述電壓互感器TVl的二次繞組的一端與瞬態(tài)抑制二極管TVSl的引腳I和多孔磁珠CRl的引腳I相接，所述電壓互感器TVl的二次繞組的另一端與瞬態(tài)抑制二極管TVSl的引腳2和多孔磁珠CRl的引腳4相接，所述多孔磁珠CRl的引腳2與電阻Rl的一端相接，所述電阻Rl的另一端與非極性電容Cl的一端相接且為所述第一支路零序電流傳變電路(10-1)的零序電流輸出端AIN01，所述多孔磁珠CRl的引腳3和非極性電容Cl的另一端均接地；所述第二支路零序電流傳變電路(10-2)包括第二零序電流互感器CT2，電壓互感器TV2，瞬態(tài)抑制二極管TVS2，多孔磁珠CR2，電阻R2和R14以及非極性電容C2 ;所述第二零序電流互感器CT2的一個(gè)輸出端與電阻R14的一端和電壓互感器TV2的一次繞組的一端相接，所述第二零序電流互感器CT2的另一個(gè)輸出端與電阻R14的另一端和電壓互感器TV2的一次繞組的另一端相接，所述電壓互感器TV2的二次繞組的一端與瞬態(tài)抑制二極管TVS2的引腳I和多孔磁珠CR2的引腳I相接，所述電壓互感器TV2的二次繞組的另一端與瞬態(tài)抑制二極管TVS2的引腳2和多孔磁珠CR2的引腳4相接，所述多孔磁珠CR2的引腳2與電阻R2的一端相接，所述電阻R2的另一端與非極性電容C2的一端相接且為所述第二支路零序電流傳變電路(10-2)的零序電流輸出端AIN02，所述多孔磁珠CR2的引腳3和非極性電容C2的另一端均接地；所述第三支路零序電流傳變電路(10-3)包括第三零序電流互感器CT3，電壓互感器TV3，瞬態(tài)抑制二極管TVS3，多孔磁珠CR3，電阻R3和R15以及非極性電容C3 ;所述第三零序電流互感器CT3的一個(gè)輸出端與電阻R15的一端和電壓互感器TV3的一次繞組的一端相接，所述第三零序電流互感器CT3的另一個(gè)輸出端與電阻R15的另一端和電壓互感器TV3的一次繞組的另一端相接，所述電壓互感器TV3的二次繞組的一端與瞬態(tài)抑制二極管TVS3的引腳I和多孔磁珠CR3的引腳I相接，所述電壓互感器TV3的二次繞組的另一端與瞬態(tài)抑制二極管TVS3的引腳2和多孔磁珠CR3的引腳4相接，所述多孔磁珠CR3的引腳2與電阻R3的一端相接，所述電阻R3的另一端與非極性電容C3的一端相接且為所述第三支路零序電流傳變電路(10-3)的零序電流輸出端AIN03，所述多孔磁珠CR3的引腳3和非極性電容C3的另一端均接地；所述第四支路零序電流傳變電路(10-4)包括第四零序電流互感器CT4，電壓互感器TV4，瞬態(tài)抑制二極管TVS4，多孔磁珠CR4，電阻R4和R16以及非極性電容C4 ;所述第四零序電流互感器CT4的一個(gè)輸出端與電阻R16的一端和電壓互感器TV4的一次繞組的一端相接，所述第四零序電流互感器CT4的另一個(gè)輸出端與電阻R16的另一端和電壓互感器TV4的一次繞組的另一端相接，所述電壓互感器TV4的二次繞組的一端與瞬態(tài)抑制二極管TVS4的引腳I和多孔磁珠CR4的引腳I相接，所述電壓互感器TV4的二次繞組的另一端與瞬態(tài)抑制二極管TVS4的引腳2和多孔磁珠CR4的引腳4相接，所述多孔磁珠CR4的引腳2與電阻R4的一端相接，所述電阻R4的另一端與非極性電容C4的一端相接且為所述第四支路零序電流傳變電路(10-4)的零序電流輸出端AIN04，所述多孔磁珠CR4的引腳3和非極性電容C4的另一端均接地；所述第五支路零序電流傳變電路(10-5)包括第五零序電流 互感器CT5，電壓互感器TV5，瞬態(tài)抑制二極管TVS5，多孔磁珠CR5，電阻R5和R17以及非極性電容C5 ;所述第五零序電流互感器CT5的一個(gè)輸出端與電阻R17的一端和電壓互感器TV5的一次繞組的一端相接，所述第五零序電流互感器CT5的另一個(gè)輸出端與電阻R17的另一端和電壓互感器TV5的一次繞組的另一端相接，所述電壓互感器TV5的二次繞組的一端與瞬態(tài)抑制二極管TVS5的引腳I和多孔磁珠CR5的引腳I相接，所述電壓互感器TV5的二次繞組的另一端與瞬態(tài)抑制二極管TVS5的引腳2和多孔磁珠CR5的引腳4相接，所述多孔磁珠CR5的引腳2與電阻R5的一端相接，所述電阻R5的另一端與非極性電容C5的一端相接且為所述第五支路零序電流傳變電路(10-5)的零序電流輸出端AIN05，所述多孔磁珠CR5的引腳3和非極性電容C5的另一端均接地；所述第六支路零序電流傳變電路(10-6)包括第六零序電流互感器CT6，電壓互感器TV6，瞬態(tài)抑制二極管TVS6，多孔磁珠CR6，電阻R6和R18以及非極性電容C6 ;所述第六零序電流互感器CT6的一個(gè)輸出端與電阻R18的一端和電壓互感器TV6的一次繞組的一端相接，所述第六零序電流互感器CT6的另一個(gè)輸出端與電阻R18的另一端和電壓互感器TV6的一次繞組的另一端相接，所述電壓互感器TV6的二次繞組的一端與瞬態(tài)抑制二極管TVS6的引腳I和多孔磁珠CR6的引腳I相接，所述電壓互感器TV6的二次繞組的另一端與瞬態(tài)抑制二極管TVS6的引腳2和多孔磁珠CR7的引腳4相接，所述多孔磁珠CR6的引腳2與電阻R6的一端相接，所述電阻R6的另一端與非極性電容C6的一端相接且為所述第六支路零序電流傳變電路(10-6)的零序電流輸出端AIN06，所述多孔磁珠CR6的引腳3和非極性電容C6的另一端均接地；所述第七支路零序電流傳變電路(10-7)包括第七零序電流互感器CT7，電壓互感器TV7，瞬態(tài)抑制二極管TVS7，多孔磁珠CR7，電阻R7和R19以及非極性電容C7 ;所述第七零序電流互感器CT7的一個(gè)輸出端與電阻R19的一端和電壓互感器TV7的一次繞組的一端相接，所述第七零序電流互感器CT7的另一個(gè)輸出端與電阻R19的另一端和電壓互感器TV7的一次繞組的另一端相接，所述電壓互感器TV7的二次繞組的一端與瞬態(tài)抑制二極管TVS7的引腳I和多孔磁珠CR7的引腳I相接，所述電壓互感器TV7的二次繞組的另一端與瞬態(tài)抑制二極管TVS7的引腳2和多孔磁珠CR7的引腳4相接，所述多孔磁珠CR7的引腳2與電阻R7的一端相接，所述電阻R7的另一端與非極性電容C7的一端相接且為所述第七支路零序電流傳變電路(10-7)的零序電流輸出端AIN07，所述多孔磁珠CR7的引腳3和非極性電容C7的另一端均接地；所述第八支路零序電流傳變電路(10-8)包括第八零序電流互感器CT8，電壓互感器TV8，瞬態(tài)抑制二極管TVS8，多孔磁珠CR8，電阻R8和R20以及非極性電容C8 ;所述第八零序電流互感器CT8的一個(gè)輸出端與電阻R20的一端和電壓互感器TV8的一次繞組的一端相接，所述第八零序電流互感器CT8的另一個(gè)輸出端與電阻R20的另一端和電壓互感器TV8的一次繞組的另一端相接，所述電壓互感器TV8的二次繞組的一端與瞬態(tài)抑制二極管TVS8的引腳I和多孔磁珠CR8的引腳I相接，所述電壓互感器TV8的二次繞組的另一端與瞬態(tài)抑制二極管TVS8的引腳2和多孔磁珠CR8的引腳4相接，所述多孔磁珠CR8的引腳2與電阻R8的一端相接，所述電阻R8的另一端與非極性電容CS的一端相接且為所述第八支路零序電流傳變電路(10-8)的零序電流輸出端AIN08，所述多孔磁珠CR8的引腳3和非極性電容C8的另一端均接地。
3.按照權(quán)利要求2所述 的礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)，其特征在于:所述微控制器模塊(I)主要由DSP芯片TMS320F2182構(gòu)成。
4.按照權(quán)利要求3所述的礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)，其特征在于:所述消噪及濾波電路模塊(8)包括分別用于對(duì)第一支路零序電流傳變電路(10-1)、第二支路零序電流傳變電路(10-2 )、第三支路零序電流傳變電路(10-3 )、第四支路零序電流傳變電路(10-4)、第五支路零序電流傳變電路(10-5)、第六支路零序電流傳變電路(10-6)、第七支路零序電流傳變電路(10-7)和第八支路零序電流傳變電路(10-8)輸出的零序電流信號(hào)進(jìn)行消噪濾波處理的第一消噪及濾波電路(8-1)、第二消噪及濾波電路(8-2)、第三消噪及濾波電路(8-3 )、第四消噪及濾波電路(8-4 )、第五消噪及濾波電路(8-5 )、第六消噪及濾波電路(8-6)、第七消噪及濾波電路(8-7)和第八消噪及濾波電路(8-8)，以及分別用于對(duì)電網(wǎng)電壓及零序電壓傳變電路模塊(9)輸出的電網(wǎng)電壓信號(hào)和零序電壓信號(hào)進(jìn)行消噪濾波處理的第九消噪及濾波電路(8-9)和第十消噪及濾波電路(8-10);所述第一消噪及濾波電路(8-1)由電阻R16和R17，以及磁珠CR25和非極性電容C27組成；所述磁珠CR25的一端與所述第一支路零序電流傳變電路(10-1)的零序電流輸出端AINOl相接，所述磁珠CR25的另一端與電阻R16的一端和電阻R17的一端相接,所述電阻R17的另一端與非極性電容C27的一端相接且為所述第一消噪及濾波電路(8-1)的輸出端AIN01AD，所述電阻R16的另一端和非極性電容C27的另一端均接地；所述第二消噪及濾波電路(8-2)由電阻R14和R15，以及磁珠CR24和非極性電容C26組成；所述磁珠CR24的一端與所述第二支路零序電流傳變電路(10-2)的零序電流輸出端AIN02相接，所述磁珠CR24的另一端與電阻R14的一端和電阻R15的一端相接，所述電阻R15的另一端與非極性電容C26的一端相接且為所述第二消噪及濾波電路(8-2)的輸出端AIN02AD，所述電阻R14的另一端和非極性電容C26的另一端均接地；所述第三消噪及濾波電路(8-3)由電阻R12和R13，以及磁珠CR23和非極性電容C25組成；所述磁珠CR23的一端與所述第三支路零序電流傳變電路(10-3)的零序電流輸出端AIN03相接，所述磁珠CR23的另一端與電阻R12的一端和電阻R13的一端相接，所述電阻R13的另一端與非極性電容C25的一端相接且為所述第三消噪及濾波電路(8-3)的輸出端AIN03AD，所述電阻R12的另一端和非極性電容C25的另一端均接地；所述第四消噪及濾波電路(8-4)由電阻RlO和R11，以及磁珠CR22和非極性電容C24組成；所述磁珠CR22的一端與所述第四支路零序電流傳變電路(10-4)的零序電流輸出端AIN04相接，所述磁珠CR22的另一端與電阻RlO的一端和電阻Rll的一端相接，所述電阻Rll的另一端與非極性電容C24的一端相接且為所述第四消噪及濾波電路(8-4)的輸出端AIN04AD，所述電阻RlO的另一端和非極性電容C24的另一端均接地；所述第五消噪及濾波電路(8-5)由電阻R8和R9，以及磁珠CR21和非極性電容C23組成；所述磁珠CR21的一端與所述第五支路零序電流傳變電路(10-5)的零序電流輸出端AIN05相接，所述磁珠CR21的另一端與電阻R8的一端和電阻R9的一端相接，所述電阻R9的另一端與非極性電容C23的一端相接且為所述第五消噪及濾波電路(8-5)的輸出端AIN05AD，所述電阻R8的另一端和非極性電容C23的另一端均接地；所述第六消噪及濾波電路(8-6)由電阻R6和R7，以及磁珠CR20和非極性電容C22組成；所述磁珠CR20的一端與所述第六支路零序電流傳變電路(10-6)的零序電流輸出端AIN06相接，所述磁珠CR20的另一端與電阻R6的一端和電阻R7的一端相接，所述電阻R7的另一端與非極性電容C22的一端相接且為所述第六消噪及濾波電路(8-6)的輸出端AIN06AD，所述電阻R6的另一端和非極性電容C22的另一端均接地；所述第七消噪及濾波電路(8-7)由電阻R4和R5，以及磁珠CR19和非極性電容C21組成；所述磁珠CR19的一端與所述第七支路零序電流傳變電路(10-7)的零序電流輸出端AIN07相接，所述磁珠CR19的另一端與電阻R4的一端和電阻R5的一端相接，所述電阻R5的另一端與非極性電容C21的一端相接且為所述第七消噪及濾波電路(8-7)的輸出端AIN07AD，所述電阻R4的另一端和非極性電容C21的另一端均接地；所述第八消噪及濾波電路(8-8)由電阻R2和R3，以及磁珠CR18和非極性電容C20組成；所述磁珠CR18的一端與所述第八支路零序電流傳變電路(10-8)的零序電流輸出端AIN08相接，所述磁珠CR18的另一端與電阻R2的一端和電阻R3的一端相接，所述電阻R3的另一端與非極性電容C20的一端相接且為所述第八消噪及濾波電路(8-8)的輸出端AIN08AD，所述電阻R2的另一端和非極性電容C20的另一端均接地；所述第九消噪及濾波電路(8-9)由電阻R49和R50，以及磁珠CR37和非極性電容C58組成；所述磁珠CR37的一端與所述電網(wǎng)電壓及零序電壓傳變電路模塊(9)的電網(wǎng)電壓輸出端AIN09相接，所述磁珠CR37的另一端與電阻R49的一端和電阻R50的一端相接，所述電阻R50的另一端與非極性電容C58的一端相接且為所述第九消噪及濾波電路(8-9)的輸出端AIN09AD，所述電阻R49的另一端和非極性電容C58的另一端均接地；所述第十消噪及濾波電路(8-10)由電阻R47和R48，以及磁珠CR36和非極性電容C57組成；所述磁珠CR36的一端與所述電網(wǎng)電壓及零序電壓傳變電路模塊(9)的零序電壓輸出端AINlO相接，所述磁珠CR36的另一端與電阻R47的一端和電阻R48的一端相接,所述電阻R48的另一端與非極性電容C57的一端相接且為所述第十消噪及濾波電路(8-10)的輸出端AIN10AD，所述電阻R47的另一端和非極性電容C57的另一端均接地；所述A/D轉(zhuǎn)換電路模塊(4)包括A/D 轉(zhuǎn)換器 TLC3578，A/D 轉(zhuǎn)換器 TLC3574，芯片 REF198，第一芯片 74LV245，電阻 R196、R197、R198、R199、R190、R200、R201 和 R202，非極性電容 C73、C75、C78、C79 和 C85,以及極性電容C12、C13、C74、C76和C86 ;所述A/D轉(zhuǎn)換器TLC3578的引腳I和A/D轉(zhuǎn)換器TLC3574的引腳I均與所述DSP芯片TMS320F2182的引腳34相接且通過(guò)電阻R196與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳2、引腳7和引腳24以及A/D轉(zhuǎn)換器TLC3574的引腳2、引腳7和引腳24均與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳3和A/D轉(zhuǎn)換器TLC3574的引腳3均與所述DSP芯片TMS320F2182的引腳40相接且通過(guò)電阻R197與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳4與所述DSP芯片TMS320F2182的引腳79相接且通過(guò)電阻R200與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3574的引腳4與所述DSP芯片TMS320F2182的引腳83相接且通過(guò)電阻R199與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳5和A/D轉(zhuǎn)換器TLC3574的引腳5均與所述DSP芯片TMS320F2182的引腳41相接且通過(guò)電阻R198與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3578的引腳6和A/D轉(zhuǎn)換器TLC3574的引腳6均接地，所述A/D轉(zhuǎn)換器TLC3578的引腳8與所述第一芯片74LV245的引腳9相接且通過(guò)電阻R201與+3.3V電源的輸出端VDD33相接，所述A/D轉(zhuǎn)換器TLC3574的引腳8與所述第一芯片74LV245的引腳8相接且通過(guò)電阻R202與+3.3V電源的輸出端VDD33相接，所述第一芯片74LV245的引腳1、引腳10和引腳19均接地，所述第一芯片74LV245的引腳20與+3.3V電源的輸出端VDD33相接，所述第一芯片74LV245的引腳18?15依次對(duì)應(yīng)與所述DSP芯片TMS320F2182的引腳92?95相接，所述第一芯片74LV245的引腳14與所述DSP芯片TMS32`0F2182的引腳98相接，所述第一芯片74LV245的引腳13與所述DSP芯片TMS320F2182的引腳101相接，所述第一芯片74LV245的引腳12與所述DSP芯片TMS320F2182的引腳102相接，所述第一芯片74LV245的引腳11與所述DSP芯片TMS320F2182的引腳104相接；所述A/D轉(zhuǎn)換器TLC3578的引腳9?16依次對(duì)應(yīng)與所述第一消噪及濾波電路(8-1)的輸出端AIN01AD、第二消噪及濾波電路(8-2)的輸出端AIN02AD、第三消噪及濾波電路(8-3)的輸出端AIN03AD、第四消噪及濾波電路(8_4)的輸出端AIN04AD、第五消噪及濾波電路(8-5)的輸出端AIN05AD、第六消噪及濾波電路(8-6)的輸出端AIN06AD、第七消噪及濾波電路(8-7)的輸出端AIN07AD和第八消噪及濾波電路(8-8)的輸出端AIN08AD相接，所述A/D轉(zhuǎn)換器TLC3574的引腳9和引腳10依次對(duì)應(yīng)與所述第九消噪及濾波電路(8-9)的輸出端AIN09AD和第十消噪及濾波電路(8_10)的輸出端AIN10AD相接，所述A/D轉(zhuǎn)換器TLC3578的引腳17和引腳23以及A/D轉(zhuǎn)換器TLC3574的引腳13和引腳19均與+5V電源的輸出端AVCC相接，所述A/D轉(zhuǎn)換器TLC3578的引腳18、引腳20和引腳22以及A/D轉(zhuǎn)換器TLC3574的引腳14、引腳16和引腳18均接地，所述A/D轉(zhuǎn)換器TLC3578的引腳19和A/D轉(zhuǎn)換器TLC3574的引腳15均與極性電容C74的正極、極性電容C76的正極、非極性電容C78的一端、非極性電容C79的一端、非極性電容C85的一端、極性電容C86的正極、極性電容C12的正極和芯片REF198的引腳6相接，所述極性電容C74的負(fù)極、極性電容C76的負(fù)極、非極性電容C78的另一端、非極性電容C79的另一端、非極性電容C85的另一端、極性電容C86的負(fù)極、極性電容C12的負(fù)極和芯片REF198的引腳4均接地，所述芯片REF198的的引腳2和極性電容C13的正極均與+15V電源的輸出端+15V相接，所述極性電容C13的負(fù)極接地，所述A/D轉(zhuǎn)換器TLC3578的引腳21通過(guò)非極性電容C75接地，所述A/D轉(zhuǎn)換器TLC3574的引腳17通過(guò)非極性電容C73接地。
5.按照權(quán)利要求3所述的礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)，其特征在于:所述雙以太網(wǎng)通信電路模塊(3)由第一以太網(wǎng)通信電路模塊(3-1)和第二以太網(wǎng)通信電路模塊(3-2)組成，所述第一以太網(wǎng)通信電路模塊(3-1)包括第一芯片W3100A，第一芯片RTL8201BL, RJ45接口 NI，晶振X2，極性電容C68和C71，磁珠CR38，非極性電容C48、C65、C66、C67、C69和C72,以及電阻R32、R33、R34、R35和R93 ;所述第一芯片W3100A的引腳I與所述DSP芯片TMS320F2182的引腳25相接，所述第一芯片W3100A的引腳2、引腳12、引腳`22、引腳38、引腳39、引腳47和引腳58均與+3.3V電源的輸出端VDD33相接，所述第一芯片W3100A的引腳3、引腳13、引腳23、引腳45、引腳54、引腳56和引腳57均接地，所述第一芯片W3100A的引腳4與第一芯片RTL8201BL的引腳47相接，所述第一芯片W3100A的引腳21-14依次對(duì)應(yīng)與所述DSP芯片TMS320F2182的引腳18、引腳43、引腳`80、引腳85、引腳`103、引腳108、引腳111、引腳118相接，所述第一芯片W3100A的引腳11-5依次對(duì)應(yīng)與所述DSP芯片TMS320F2182的引腳121、引腳125、引腳130、引腳132、引腳`138、引腳141和引腳144相接，所述第一芯片W3100A的引腳32-24依次對(duì)應(yīng)與所述DSP芯片TMS320F2182的引腳21、引腳24、引腳27、引腳30、引腳33、引腳36、引腳39和引腳54相接，所述第一芯片W3100A的引腳33、引腳37、引腳59和引腳60均接地，所述第一芯片W3100A的引腳34和第一芯片RTL8201BL的引腳10均通過(guò)電阻R29與+3.3V電源的輸出端VDD33相接，所述第一芯片W3100A的引腳35通過(guò)電阻R67與+3.3V電源的輸出端VDD33相接，所述第一芯片W3100A的引腳36與第一芯片RTL8201BL的引腳9和RJ45接口 NI的引腳11相接且通過(guò)電阻R31與+3.3V電源的輸出端VDD33相接，所述第一芯片W3100A的引腳40與第一芯片RTL8201BL的引腳21相接，所述第一芯片W3100A的引腳41與第一芯片RTL8201BL的引腳20相接，所述第一芯片W3100A的引腳42與第一芯片RTL8201BL的引腳19相接，所述第一芯片W3100A的引腳43與第一芯片RTL8201BL的引腳18相接，所述第一芯片W3100A的引腳44與第一芯片RTL8201BL的引腳22相接，所述第一芯片W3100A的引腳46與第一芯片RTL8201BL的引腳16相接，所述第一芯片W3100A的引腳48與第一芯片RTL8201BL的引腳I相接，所述第一芯片W3100A的引腳49與第一芯片RTL8201BL的引腳6相接，所述第一芯片W3100A的引腳50與第一芯`片RTL8201BL的引腳5相接，所述第一芯片W3100A的引腳51與第一芯片RTL8201BL的引腳4相接，所述第一芯片W3100A的引腳52與第一芯片RTL8201BL的引腳3相接，所述第一芯片W3100A的引腳53與第一芯片RTL8201BL的引腳2相接，所述第一芯片W3100A的引腳55與第一芯片RTL8201BL的引腳7相接，所述第一芯片W3100A的引腳61與所述DSP芯片TMS320F2182的引腳149相接，所述第一芯片W3100A的引腳62與所述DSP芯片TMS320F2182的引腳84相接，所述第一芯片W3100A的引腳63與所述DSP芯片TMS320F2182的引腳42相接；所述第一芯片RTL8201BL的引腳8與磁珠CR38的一端相接且通過(guò)非極性電容C49接地，所述磁珠CR38的另一端與第一芯片RTL8201BL的引腳32、非極性電容C67的一端和極性電容C68的正極相接，所述第一芯片RTL8201BL的引腳11、引腳17、引腳24、引腳29和引腳35均接地，所述第一芯片RTL8201BL的引腳12通過(guò)電阻R28接地，所述第一芯片RTL8201BL的引腳13與RJ45接口 NI的引腳9相接且通過(guò)電阻R27接地，所述第一芯片RTL8201BL的引腳14和引腳48以及非極性電容C48的一端、非極性電容C72的一端和磁珠CR39的一端均與+3.3V電源的輸出端VDD33相接，所述第一芯片RTL8201BL的引腳15通過(guò)電阻R25接地，所述第一芯片RTL8201BL的引腳45以及非極性電容C48的另一端和非極性電容C72的另一端均接地，所述第一芯片RTL8201BL的引腳25通過(guò)電阻R91接地，所述第一芯片RTL8201BL的引腳26通過(guò)電阻R92與+3.3V電源的輸出端VDD33相接，所述第一芯片RTL8201BL的引腳28與電阻R93的一端相接，所述電阻R93的另一端、非極性電容C67的另一端和極性電容C68的負(fù)極均接地，所述第一芯片RTL8201BL的引腳30與RJ45接口 NI的引腳8和電阻R35的一端相接，所述第一芯片RTL8201BL的引腳31與RJ45接口 NI的引腳7和電阻R34的一端相接，所述電阻R35的另一端和電阻R34的另一端均通過(guò)電容C51接地，所述第一芯片RTL8201BL的引腳33與RJ45接口 NI的引腳2和電阻R33的一端相接，所述第一芯片RTL8201BL的引腳34與RJ45接口 NI的引腳I和電阻R32的一端相接，所述電阻R33的另一端和電阻R32的另一端均通過(guò)電容C50接地，所述RJ45接口NI的引腳6通過(guò)電容C5接地，所述RJ45接口 NI的引腳10通過(guò)電阻R26接地，所述RJ45接口 NI的引腳12通過(guò)電阻R30與+3.3V電源的輸出端VDD33相接，所述RJ45接口 NI的引腳13和14均接地，所述第一芯片RTL8201BL的引腳36與非極性電容C69的一端、極性電容C71的正極和磁珠CR39的另一端相接，所述非極性電容C69的另一端和極性電容C71的負(fù)極均接地，所述第一芯片RTL8201BL的引腳37通過(guò)電阻RlOO與+3.3V電源的輸出端VDD33相接，所述第一芯片RTL8201BL的引腳38通過(guò)電阻R88與+3.3V電源的輸出端VDD33相接，所述第一芯片RTL8201BL的引腳39通過(guò)電阻RlOl與+3.3V電源的輸出端VDD33相接，所述第一芯片RTL8201BL的引腳40通過(guò)電阻R89接地，所述第一芯片RTL8201BL的引腳41通過(guò)電阻R86與+3.3V電源的輸出端VDD33相接，所述第一芯片RTL8201BL的引腳43通過(guò)電阻R90接地，所述第一芯片RTL8201BL的引腳44通過(guò)電阻R87與+3.3V電源的輸出端VDD33相接，所述第一芯 片RTL8201BL的引腳46與晶振X2的一端和非極性電容C65的一端相接，所述第一芯片RTL8 201BL的引腳47與晶振X2的另一端和非極性電容C66的一端相接，所述非極性電容C65的另一端和非極性電容C66的另一端均接地；所述第二以太網(wǎng)通信電路模塊(3-2)包括第二芯片W3100A，第二芯片RTL8201BL，RJ45接口 N’ 1，晶振X3，極性電容 C，68 和 C，71，磁珠 CR’ 38，非極性電容 C，49、C，65、C，66、C，67、C，69 和 C，72，以及電阻R’ 32、R，33、R，34、R，35和R，93 ;所述第二芯片W3100A的引腳I與所述DSP芯片TMS320F2182的引腳25相接，所述第二芯片W3100A的引腳2、引腳12、引腳22、引腳38、引腳39、引腳47和引腳58均與+3.3V電源的輸出端VDD33相接，所述第二芯片W3100A的引腳3、引腳13、引腳23、引腳45、引腳54、引腳56和引腳57均接地，所述第二芯片W3100A的引腳4與第二芯片RTL8201BL的引腳47相接，所述第一芯片W3100A的引腳21?14依次對(duì)應(yīng)與所述DSP芯片TMS320F2182的引腳18、引腳43、引腳80、引腳85、引腳103、引腳108、引腳111、引腳118相接，所述第一芯片W3100A的引腳11?5依次對(duì)應(yīng)與所述DSP芯片TMS320F2182的引腳121、引腳125、引腳130、引腳132、引腳138、引腳141和引腳144相接，所述第一芯片W3100A的引腳32?24依次對(duì)應(yīng)與所述DSP芯片TMS320F2182的引腳21、引腳24、引腳27、引腳30、引腳33、引腳36、引腳39和引腳54相接，所述第二芯片W3100A的引腳33、引腳37、引腳59和引腳60均接地，所述第二芯片W3100A的引腳34和第二芯片RTL8201BL的引腳10均通過(guò)電阻R’ 29與+3.3V電源的輸出端VDD33相接，所述第二芯片W3100A的引腳35通過(guò)電阻R’67與+3.3V電源的輸出端VDD33相接，所述第二芯片W3100A的引腳36與第二芯片RTL8201BL的引腳9和RJ45接口 N’I的引腳11相接且通過(guò)電阻R’31與+3.3V電源的輸出端VDD33相接，所述第二芯片W3100A的引腳40與第二芯片RTL8201BL的引腳21相接，所述第二芯片W3100A的引腳41與第二芯片RTL8201BL的引腳20相接，所述第二芯片W3100A的引腳42與第二芯片RTL8201BL的引腳19相接，所述第二芯片W3100A的引腳43與第二芯片RTL8201BL的引腳18相接，所述第二芯片W3100A的引腳44與第二芯片RTL8201BL的引腳22相接，所述第二芯片W3100A的引腳46與第二芯片RTL8201BL的引腳16相接，所述第二芯片W3100A的引腳48與第二芯片RTL8201BL的引腳I相接，所述第二芯片W3100A的引腳49與第二芯片RTL8201BL的引腳6相接，所述第二芯片W3100A的引腳50與第二芯片RTL8201BL的引腳5相接，所述第二芯片W3100A的引腳51與第二芯片RTL8201BL的引腳4相接，所述第二芯片W3100A的引腳52與第二芯片RTL8201BL的引腳3相接，所述第二芯片W3100A的引腳53與第二芯片RTL8201BL的引腳2相接，所述第二芯片W3100A的引腳55與第二芯片RTL8201BL的引腳7相接，所述第二芯片W3100A的引腳61與所述DSP芯片TMS320F2182的引腳151相接，所述第二芯片W3100A的引腳62與所述DSP芯片TMS320F2182的引腳84相接，所述第二芯片W3100A的引腳63與所述DSP芯片TMS320F2182的引腳42相接；所述第二芯片RTL8201BL的引腳8與磁珠CR’ 38的一端相接且通過(guò)非極性電容C，49接地，所述磁珠CR’ 38的另一端與第二芯片RTL8201BL的引腳32、非極性電容C’ 67的一端和極性電容C’ 68的正極相接，所述第二芯片RTL8201BL的引腳11、引腳17、引腳24、引腳29和引腳35均接地，所述第二芯片RTL8201BL的引腳12通過(guò)電阻R’ 28接地，所述第二芯片RTL8201BL的引腳13與RJ45接口 N’ I的引腳9相接且通過(guò)電阻R’ 27接地，所述第二芯片RTL8201BL的引腳14和引腳48以及非極性電容C，48的一端、非極性電容C’ 72的一端和磁珠CR’ 39的一端均與+3.3V電源的輸出端VDD33相接，所述第二芯片RTL8201BL的引腳15通過(guò)電阻R’ 25接地，所述第二芯片RTL8201BL的引腳45以及非極性電容C’ 49的另一端和非極性電容C’ 72的另一端均接地，所述第二芯片RTL8201BL的引腳25通過(guò)電阻R’91接地，所述第二芯片RTL8201BL的引腳26通過(guò)電阻R’ 92與+3.3V電源的輸出端VDD33相接，所述第二芯片RTL8201BL的引腳28與電阻R’ 93的一端相接，所述電阻R’ 93的另一端、非極性電容C’ 67的另一端和極性電容C’ 68的負(fù)極均接地，所述第二芯片RTL8201BL的引腳30與RJ45接口 N’ I的引腳8和電阻R’ 35的一端相接，所述第二芯片RTL8201BL的引腳31與RJ45接口 NI的引腳7和電阻R’ 34的一端相接，所述電阻R’ 35的另一端和電阻R’ 34的另一端均通過(guò)電容C’ 51接地，所述第二芯片RTL8201BL的引腳33與RJ45接口 N’ I的引腳2和電阻R’ 33的一端相接，所述第二芯片RTL8201BL的引腳34與RJ45接口 N’ I的引腳I和電阻R’ 32的一端相接，所述電阻R’ 33的另一端和電阻R’ 32的另一端均通過(guò)電容C’ 50接地，所述RJ45接口 N’ I的引腳6通過(guò)電容C，5接地，所述RJ45接口 N’ I的引腳10通過(guò)電阻R’ 26接地，所述RJ45接口N’ I的引腳12通過(guò)電阻R’ 30與+3.3V電源的輸出端VDD33相接，所述RJ45接口 N’ I的引腳13和14均接地，所述第二芯片RTL8201BL的引腳36與非極性電容C，69的一端、極性電容C’ 71的正極和磁珠CR’ 39的另一端相接，所述非極性電容C’ 69的另一端和極性電容C’ 71的負(fù)極均接地，所述第二芯片RTL8201BL的引腳37通過(guò)電阻R’ 100與+3.3V電源的輸出端VDD33相接，所述第二芯片RTL8201BL的引腳38通過(guò)電阻R’ 88與+3.3V電源的輸出端VDD33相接，所述第二芯片RTL8201BL的引腳39通過(guò)電阻R’ 101與+3.3V電源的輸出端VDD33相接，所述第二芯片RTL8201BL的引腳40通過(guò)電阻R’ 89接地，所述第二芯片RTL8201BL的引腳41通過(guò)電阻R’ 86與+3.3V電源的輸出端VDD33相接，所述第二芯片RTL8201BL的引腳43通過(guò)電阻R’90接地，所述第二芯片RTL8201BL的引腳44通過(guò)電阻R’87與+3.3V電源的輸出端VDD33相接，所述第二芯片RTL8201BL的引腳46與晶振X3的一端和非極性電容C’65的一端相接，所述第二芯片RTL8201BL的引腳47與晶振X3的另一端和非極性電容C’ 66的一端相接，所述非極性電容C’ 65的另一端和非極性電容C’ 66的另一端均接地。
6.按照權(quán)利要求3所述的礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)系統(tǒng)，其特征在于:所述漏電試驗(yàn)電路模塊(5)包括第一支路漏電試驗(yàn)操作電路(5-1 )、第二支路漏電試驗(yàn)操作電路(5-2)、第三支路漏電試驗(yàn)操作電路(5-3)、第四支路漏電試驗(yàn)操作電路(5-4)、第五支路漏電試驗(yàn)操作電路(5-5 )、第六支路漏電試驗(yàn)操作電路(5-6 )、第七支路漏電試驗(yàn)操作電路(5_7)和第八支路漏電試驗(yàn)操作電路(5_8),以及第一支路漏電試驗(yàn)輸入電路(5_9)、第二支路漏電試驗(yàn)輸入電路(5-10 )、第三支路漏電試驗(yàn)輸入電路(5-11)、第四支路漏電試驗(yàn)輸入電路(5-12)、第五支路漏電試驗(yàn)輸入電路(5-13)、第六支路漏電試驗(yàn)輸入電路(5-14)、第七支路漏電試驗(yàn)輸入電路(5-15)、第八支路漏電試驗(yàn)輸入電路(5-16)和漏電試驗(yàn)輸入驅(qū)動(dòng)電路(5-17)，所述第一支路漏電試驗(yàn)操作電路(5-1)包括雙常開觸點(diǎn)按鈕SBl和接地電阻Rgl，所述雙常開觸點(diǎn)按鈕SBl中第一個(gè)觸點(diǎn)的I端與電網(wǎng)進(jìn)線的任意一相相接，第一個(gè)觸點(diǎn)的2端 通過(guò)接地電阻Rgl接地，所述雙常開觸點(diǎn)按鈕SBl中第二個(gè)觸點(diǎn)的I端與+24V電源的輸出端+24V相接，第二個(gè)觸點(diǎn)的2端為第一支路漏電試驗(yàn)操作電路(5-1)的輸出端DIOl ;所述第二支路漏電試驗(yàn)操作電路(5-2)包括雙常開觸點(diǎn)按鈕SB2和接地電阻Rg2，所述雙常開觸點(diǎn)按鈕SB2中第一個(gè)觸點(diǎn)的I端與電網(wǎng)進(jìn)線的任意一相相接，第一個(gè)觸點(diǎn)的2端通過(guò)接地電阻Rg2接地，所述雙常開觸點(diǎn)按鈕SB2中第二個(gè)觸點(diǎn)的I端與+24V電源的輸出端+24V相接，第二個(gè)觸點(diǎn)的2端為第一支路漏電試驗(yàn)操作電路(5-1)的輸出端D102 ;所述第三支路漏電試驗(yàn)操作電路(5-3)包括雙常開觸點(diǎn)按鈕SB3和接地電阻Rg3，所述雙常開觸點(diǎn)按鈕SB3中第一個(gè)觸點(diǎn)的I端與電網(wǎng)進(jìn)線的任意一相相接，第一個(gè)觸點(diǎn)的2端通過(guò)接地電阻Rg3接地，所述雙常開觸點(diǎn)按鈕SB3中第二個(gè)觸點(diǎn)的I端與+24V電源的輸出端+24V相接，第二個(gè)觸點(diǎn)的2端為第一支路漏電試驗(yàn)操作電路(5-1)的輸出端D103 ;所述第四支路漏電試驗(yàn)操作電路(5-4)包括雙常開觸點(diǎn)按鈕SB4和接地電阻Rg4，所述雙常開觸點(diǎn)按鈕SB4中第一個(gè)觸點(diǎn)的I端與電網(wǎng)進(jìn)線的任意一相相接，第一個(gè)觸點(diǎn)的2端通過(guò)接地電阻Rg4接地，所述雙常開觸點(diǎn)按鈕SB4中第二個(gè)觸點(diǎn)的I端與+24V電源的輸出端+24V相接，第二個(gè)觸點(diǎn)的2端為第一支路漏電試驗(yàn)操作電路(5-1)的輸出端D104 ;所述第五支路漏電試驗(yàn)操作電路(5-5)包括雙常開觸點(diǎn)按鈕SB5和接地電阻Rg5，所述雙常開觸點(diǎn)按鈕SB5中第一個(gè)觸點(diǎn)的I端與電網(wǎng)進(jìn)線的任意一相相接,第一個(gè)觸點(diǎn)的2端通過(guò)接地電阻Rg5接地，所述雙常開觸點(diǎn)按鈕SB5中第二個(gè)觸點(diǎn)的I端與+24V電源的輸出端+24V相接，第二個(gè)觸點(diǎn)的2端為第一支路漏電試驗(yàn)操作電路(5-1)的輸出端D105 ;所述第六支路漏電試驗(yàn)操作電路(5-6)包括雙常開觸點(diǎn)按鈕SB6和接地電阻Rg6，所述雙常開觸點(diǎn)按鈕SB6中第一個(gè)觸點(diǎn)的I端與電網(wǎng)進(jìn)線的任意一相相接，第一個(gè)觸點(diǎn)的2端通過(guò)接地電阻Rg6接地，所述雙常開觸點(diǎn)按鈕SB6中第二個(gè)觸點(diǎn)的I端與+24V電源的輸出端+24V相接，第二個(gè)觸點(diǎn)的2端為第一支路漏電試驗(yàn)操作電路(5-1)的輸出端D106 ;所述第七支路漏電試驗(yàn)操作電路(5-7)包括雙常開觸點(diǎn)按鈕SB7和接地電阻Rg7，所述雙常開觸點(diǎn)按鈕SB7中第一個(gè)觸點(diǎn)的I端與電網(wǎng)進(jìn)線的任意一相相接，第一個(gè)觸點(diǎn)的2端通過(guò)接地電阻Rg7接地，所述雙常開觸點(diǎn)按鈕SB7中第二個(gè)觸點(diǎn)的I端與+24V電源的輸出端+24V相接，第二個(gè)觸點(diǎn)的2端為第一支路漏電試驗(yàn)操作電路(5-1)的輸出端D107 ;所述第八支路漏電試驗(yàn)操作電路(5-8)包括雙常開觸點(diǎn)按鈕SB8和接地電阻Rg8，所述雙常開觸點(diǎn)按鈕SB8中第一個(gè)觸點(diǎn)的I端與電網(wǎng)進(jìn)線的任意一相相接，第一個(gè)觸點(diǎn)的2端通過(guò)接地電阻RgS接地，所述雙常開觸點(diǎn)按鈕SB8中第二個(gè)觸點(diǎn)的I端與+24V電源的輸出端+24V相接，第二個(gè)觸點(diǎn)的2端為第一支路漏電試驗(yàn)操作電路(5-1)的輸出端D108 ;所述第一支路漏電試驗(yàn)輸入電路(5-9)包括第一光耦隔離芯片TLP181，磁珠CR60，非極性電容C42，二極管D16，以及電阻R66、R，66和R180 ；所述第一光稱隔離芯片TLP181的引腳I與電阻R66的一端、非極性電容C42的一端和二極管D16的負(fù)極相接,所述電阻R66的另一端與第一支路漏電試驗(yàn)操作電路(5-1)的輸出端DIOl相接，所述第一光耦隔離芯片TLP181的引腳3與二極管D16的正極、非極性電容C42的另一端和電阻R’66的一端相接，所述第一光耦隔離芯片TLP181的引腳4接地，所述第一光率禹隔離芯片TLP181的引腳6與磁珠CR60的一端相接,所述磁珠CR60的另一端為第一支路漏電試驗(yàn)輸入電路(5-9)的輸出端DINOO且通過(guò)電阻R180與+3.3V電源的輸出端VDD33相接；所述第二支路漏電試驗(yàn)輸入電路(5-10)包括第二光耦隔離芯片TLP181，磁珠CR61，非極性電容C41，二極管D15，以及電阻R65、R’ 65和R181 ;所述第二光耦隔離芯片TLP181的引腳I與電阻R65的一端、非極性電容C41的一端和二極管D15的負(fù)極相接，所述電阻R65的另一端與第二支路漏電試驗(yàn)操作電路(5-2)的輸出端D102相接，所述第二光耦隔離芯片TLP181的引腳3與二極管D15的正極、非極性電容C41的另一端和電阻R’ 65的一端相接，所述第二光耦隔離芯片TLP181的引腳4接地，所述第二光耦隔離芯片TLP181的引腳6與磁珠CR61的一端相接,所述磁珠CR61的另一端為第二支路漏電試驗(yàn)輸入電路(5_10)的輸出端DINOl且通過(guò)電阻R181與+3.3V電源的輸出端VDD33相接；所述第三支路漏電試驗(yàn)輸入電路(5-11)包括第三光耦隔離芯片TLP181，磁珠CR62，非極性電容C40，二極管D14，以及電阻R64、R’ 64和R182 ;所述第三光耦隔離芯片TLP181的引腳I與電阻R64的一端、非極性電容C40的一端和二極管D14的負(fù)極相接，所述電阻R64的另一端與第三支路漏電試驗(yàn)操作電路(5-3)的輸出端D103相接，所述第三光耦隔離芯片TLP181的引腳3與二極管D14的正極、非極性電容C40的另一端和電阻R’ 64的一端相接，所述第三光耦隔離芯片TLP181的引腳4接地，所述第三光耦隔離芯片TLP181的引腳6與磁珠CR62的一端相接，所述磁珠CR62的另一端為第三支路漏電試驗(yàn)輸入電路(5-11)的輸出端DIN02且通過(guò)電阻R182與+3.3V電源的輸出端VDD33相接；所述第四支路漏電試驗(yàn)輸入電路(5_12)包括第四光耦隔離芯片TLP181，磁珠CR63，非極性電容C39，二極管D13，以及電阻R63、R’63和R183 ；所述第四光耦隔離芯片TLP181的引腳I與電阻R63的一端、非極性電容C39的一端和二極管D13的負(fù)極相接，所述電阻R63的另一端與第四支路漏電試驗(yàn)操作電路(5-4)的輸出端D104相接，所述第四光耦隔離芯片TLP181的引腳3與二極管D13的正極、非極性電容C39的另一端和電阻R’63的一端相接，所述第四光耦隔離芯片TLP181的引腳4接地，所述第四光耦隔離芯片TLP181的引腳6與磁珠CR63的一端相接，所述磁珠CR63的另一端為第四支路漏電試驗(yàn)輸入電路(5-12)的輸出端DIN03且通過(guò)電阻R183與+3.3V電源的輸出端VDD33相接；所述第五支路漏電試驗(yàn)輸入電路(5-13)包括第五光耦隔離芯片TLP181，磁珠CR64，非極性電容C38，二極管D12，以及電阻R62、R’ 62和R184 ;所述第五光耦隔離芯片TLP181的引腳I與電阻R62的一端、非極性電容C38的一端和二極管D12的負(fù)極相接，所述電阻R62的另一端與第五支路漏電試驗(yàn)操作電路(5-5)的輸出端D105相接,所述第五光稱隔離芯片TLP181的引腳3與二極管D12的正極、非極性電容C38的另一端和電阻R’ 62的一端相接，所述第五光耦隔離芯片TLP181的引腳4接地，所述第五光耦隔離芯片TLP181的引腳6與磁珠CR64的一端相接,所述磁珠CR64的另一端為第五支路漏電試驗(yàn)輸入電路(5_13)的輸出端DIN04且通過(guò)電阻R184與+3.3V電源的輸出端VDD33相接；所述第六支路漏電試驗(yàn)輸入電路(5-14)包括第六光耦隔離芯片TLP181，磁珠CR65，非極性電容C37，二極管D11，以及電阻R61、R’ 61和R185 ;所述第六光耦隔離芯片TLP181的引腳I與電阻R61的一端、非極性電容C37的一端和二極管Dll的負(fù)極相接，所述電阻R61的另一端與第六支路漏電試驗(yàn)操作電路(5-6)的輸出端D106相接，所述第六光耦隔離芯片TLP181的引腳3與二極管Dll的正極、非極性電容C37的另一端和電阻R’ 61的一端相接，所述第六光耦隔離芯片TLP181的引腳4接地，所述第六光耦隔離芯片TLP181的引腳6與磁珠CR65的一端相接，所述磁珠CR65的另一端為第六支路漏電試驗(yàn)輸入電路(5-14)的輸出端DIN05且通過(guò)電阻R185與+3.3V電源的輸出端VDD33相接；所述第七支路漏電試驗(yàn)輸入電路(5_15)包括第七光耦隔離芯片TLP181，磁珠CR66，非極性電容C36，二極管D10，以及電阻R60、R’60和R186 ；所述第七光耦隔離芯片TLP181的引腳I與電阻R60的一端、非極性電容C36的一端和二極管DlO的負(fù)極相接，所述電阻R60的另一端與第七支路漏電試驗(yàn)操作電路(5-7)的輸出端D107相接，所述第七光耦隔離芯片TLP181的引腳3與二極管DlO的正極、非極性電容C36的另一端和電阻R’60的一端相接，所述第七光耦隔離芯片TLP181的引腳4接地，所述第七光率禹隔離芯片TLP181的引腳6與磁珠CR66的一端相接,所述磁珠CR66的另一端為第七支路漏電試驗(yàn)輸入電路(5-15)的輸出端DIN06且通過(guò)電阻R186與+3.3V電源的輸出端VDD33相接；所述第八支路漏電試驗(yàn)輸入電`路(5-16)包括第八光耦隔離芯片TLP181，磁珠CR67，非極性電容C35，二極管D9，以及電阻R59、R’59和R187 ;所述第八光耦隔離芯片TLP181的引腳I與電阻R59的一端、非極性電容C35的一端和二極管D9的負(fù)極相接，所述電阻R59的另一端與第八支路漏電試驗(yàn)操作電路(5-8)的輸出端D108相接，所述第八光耦隔離芯片TLP181的引腳3與二極管D9的正極、非極性電容C35的另一端和電阻R’ 59的一端相接，所述第八光耦隔離芯片TLP181的引腳4接地，所述第八光耦隔離芯片TLP181的引腳6與磁珠CR67的一端相接,所述磁珠CR67的另一端為第八支路漏電試驗(yàn)輸入電路(5_16)的輸出端DIN07且通過(guò)電阻R187與+3.3V電源的輸出端VDD33相接；所述電阻R’66的另一端、電阻R’ 65的另一端和電阻R’ 64的另一端均通過(guò)相互串接的二極管D23、二極管D25、二極管D27和二極管D33后接地，所述電阻R’ 63的另一端、電阻R’ 62的另一端和電阻R’ 61的另一端均通過(guò)相互串接的二極管D25、二極管D27和二極管D33后接地，所述電阻R’ 60的另一端和電阻R’ 59的另一端均通過(guò)相互串接的二極管D27和二極管D33后接地；所述漏電試驗(yàn)輸入驅(qū)動(dòng)電路(5-17)為第二芯片74LV245，所述第二芯片74LV245的引腳I和引腳20均與+3.3V電源的輸出端VDD33相接，所述第二芯片74LV245的引腳2與第一支路漏電試驗(yàn)輸入電路(5-9)的輸出端DINOO相接，所述第二芯片74LV245的引腳3與第二支路漏電試驗(yàn)輸入電路(5-10)的輸出端DINOl相接，所述第二芯片74LV245的引腳4與第三支路漏電試驗(yàn)輸入電路(5-11)的輸出端DIN02相接，所述第二芯片74LV245的引腳5與第四支路漏電試驗(yàn)輸入電路(5-12)的輸出端DIN03相接，所述第二芯片74LV245的引腳6與第五支路漏電試驗(yàn)輸入電路(5-13)的輸出端DIN04相接，所述第二芯片74LV245的引腳7與第六支路漏電試驗(yàn)輸入電路(5-14)的輸出端DIN05相接，所述第二芯片74LV245的引腳8與第七支路漏電試驗(yàn)輸入電路(5-15)的輸出端DIN06相接，所述第二芯片74LV245的引腳9與第八支路漏電試驗(yàn)輸入電路(5-16)的輸出端DIN07相接，所述第二芯片74LV245的引腳10和引腳19均接地，所述第二芯片74LV245的引腳11?16依次對(duì)應(yīng)與所述DSP芯片TMS320F2182的引腳45?50相接，所述第二芯片74LV245的引腳17與所述DSP芯片TMS320F2182的引腳53相接，所述第二芯片74LV245的引腳18與所述DSP芯片TMS320F2182的引腳55相接；所述漏電跳閘輸出電路模塊(12)包括鎖存電路模塊(12_1)以及均與鎖存電路模塊(12-1)相接的第一支路跳閘輸出電路(12-2)、第二支路跳閘輸出電路(12-3 )、第三支路跳閘輸出電路(12-4 )、第四支路跳閘輸出電路(12-5 )、第五支路跳閘輸出電路(12-6)、第六支路跳閘輸出電路(12-7)、第七支路跳閘輸出電路(12-8)和第八支路跳閘輸出電路(12-9 )，所述鎖存電路模塊(12-1)包括第一芯片74LV273和第二芯片74LV273，所述第一芯片74LV273的引腳I和第二芯片74LV273的引腳I均與所述DSP芯片TMS320F2182的引腳160相接，所述第二芯片74LV273的引腳3和第二芯片74LV273的引腳8均與所述DSP芯片TMS320F2182的引腳21相接，所述第二芯片74LV273的引腳4和第二芯片74LV273的引腳7均與所述DSP芯片TMS320F2182的引腳24相接，所述第二芯片74LV273的引腳7和第二芯片74LV273的引腳4均與所述DSP芯片TMS320F2182的引腳27相接，所述第二芯片74LV273的引腳8和第二芯片74LV273的引腳3均與所述DSP芯片TMS320F2182的引腳30相接，所述第二芯片74LV273的引腳13和第二芯片74LV273的引腳18均與所述DSP芯片TMS320F2182的引腳33相接，所述第二芯片74LV273的引腳14和第二芯片74LV273的引腳17均與所述DSP芯片TMS320F2182的引腳36相接，所述第二芯片74LV273的引腳17和第 二芯片74LV273的引腳14均與所述DSP芯片TMS320F2182的引腳39相接，所述第二芯片74LV273的引腳18和第二芯片74LV273的引腳13均與所述DSP芯片TMS320F2182的引腳54相接；所述第一支路跳閘輸出電路(12_2)包括第一光電隔離芯片TLP127，繼電器CKJ1A，磁珠CR56和CRl，以及二極管D01、D02和D52 ;所述第一光電隔離芯片TLP127的引腳I通過(guò)電阻R137與所述第一芯片74LV273的引腳9相接，所述第一光電隔離芯片TLP127的引腳3與所述第二芯片74LV273的引腳2相接，所述第一光電隔離芯片TLP127的引腳4與磁珠CR56的一端和二極管D52的正極相接，所述磁珠CR56的另一端通過(guò)磁珠CRl與二極管DOl的正極相接，所述二極管DOl的負(fù)極與二極管D02的負(fù)極和繼電器CKJlA的線包的一端相接，所述二極管D52的負(fù)極通過(guò)電阻R150接地，所述二極管D02的正極和繼電器CKJlA的線包的另一端均接地，所述第一光電隔離芯片TLP127的引腳6與+24V電源的輸出端+24V相接；所述第二支路跳閘輸出電路(12-3)包括第二光電隔離芯片TLP127,繼電器CKJ2A，磁珠CR55和CR2，以及二極管D03、D04和D50 ;所述第二光電隔離芯片TLP127的引腳I通過(guò)電阻R136與所述第一芯片74LV273的引腳6相接，所述第二光電隔離芯片TLP127的引腳3與所述第二芯片74LV273的引腳5相接，所述第二光電隔離芯片TLP127的引腳4與磁珠CR55的一端和二極管D50的正極相接，所述磁珠CR55的另一端通過(guò)磁珠CR2與二極管D03的正極相接，所述二極管D03的負(fù)極與二極管D04的負(fù)極和繼電器CKJ2A的線包的一端相接，所述二極管D50的負(fù)極通過(guò)電阻R150接地，所述二極管D04的正極和繼電器CKJ2A的線包的另一端均接地，所述第二光電隔離芯片TLP127的引腳6與+24V電源的輸出端+24V相接；所述第三支路跳閘輸出電路(12-4)包括第三光電隔離芯片TLP127,繼電器CKJ3A，磁珠CR54和CR3，以及二極管D05、D06和D48 ;所述第三光電隔離芯片TLP127的引腳I通過(guò)電阻R135與所述第一芯片74LV273的引腳5相接，所述第三光電隔離芯片TLP127的引腳3與所述第二芯片74LV273的引腳6相接，所述第三光電隔離芯片TLP127的引腳4與磁珠CR54的一端和二極管D48的正極相接，所述磁珠CR54的另一端通過(guò)磁珠CR3與二極管D05的正極相接，所述二極管D05的負(fù)極與二極管D06的負(fù)極和繼電器CKJ3A的線包的一端相接，所述二極管D48的負(fù)極通過(guò)電阻R150接地，所述二極管D06的正極和繼電器CKJ3A的線包的另一端均接地，所述第三光電隔離芯片TLP127的引腳6與+24V電源的輸出端+24V相接；所述第四支路跳閘輸出電路(12-5)包括第四光電隔離芯片TLP127，繼電器CKJ4A，磁珠CR53和CR4，以及二極管D07、D08和D46 ;所述第四光電隔離芯片TLP127的引腳I通過(guò)電阻R134與所述第一芯片74LV273的引腳2相接，所述第四光電隔離芯片TLP127的引腳3與所述第二芯片74LV273的引腳9相接，所述第四光電隔離芯片TLP127的引腳4與磁珠CR53的一端和二極管D46的正極相接，所述磁珠CR53的另一端通過(guò)磁珠CR4與二極管D07的正極相接，所述二極管D07的負(fù)極與二極管D08的負(fù)極和繼電器CKJ4A的線包的一端相接，所述二極管D46的負(fù)極通過(guò)電阻R150接地，所述二極管D08的正極和繼電器CKJ4A的線包的另一端均接地，所述第四光電隔離芯片TLP127的引腳6與+24V電源的輸出端+24V相接；所述第五支路跳閘輸出電路(12-6)包括第五光電隔離芯片TLP127,繼電器CKJ5A，磁珠CR52和CR5，以及二極管D09、D10和D44 ;所述第五光電隔離芯片TLP127的引腳I通過(guò)電阻R133與所述第一芯片74LV273的引腳19相接，所述第五光電隔離芯片TLP127的引腳3與所述第二芯片74LV273的引腳12相接，所述第五光電隔離芯片TLP127的引腳4與磁珠CR52的一端和二極管D44的正極相接，所述磁珠CR52的另一端通過(guò)磁珠CR5與二極管D09的正極相接，所述二極管D09的負(fù)極與二極管DlO的負(fù)極和繼電器CKJ5A的線包的一端相接，所述二極管D44的負(fù)極通過(guò)電阻R150接地，所述二極管DlO的正極和繼電器CKJ5A的線包的另一端均接地，所述第五光電隔離芯片TLP127的引腳6與+24V電源的輸出端+24V相接；所述第六支路跳閘輸出電路(12-7)包括第六光電隔離芯片TLP127，繼電器CKJ6A，磁珠CR51和CR6，以及二極管D11、D12和D42 ;所述第六光電隔離芯片TLP127的引腳I通過(guò)電阻R132與所述第一芯片74LV273的引腳16相接，所述第六光電隔離芯片TLP127的引腳3與所述第二芯片74LV273的引腳15相接，所述第六光電隔離芯片TLP127的引腳4與磁珠CR51的一端和二極管D42的正極相接，所述磁珠CR51的另一端通過(guò)磁珠CR6與二極管Dll的正極相接，所述二極管Dll的負(fù)極與二極管D12的負(fù)極和繼電器CKJ6A的線包的一端相接，所述二極管D42的負(fù)極通過(guò)電阻R150接地，所述二極管D12的正極和繼電器CKJ6A的線包的另一端均接地，所述第六光電隔離芯片TLP127的引腳6與+24V電源的輸出端+24V相接；所述第七支路跳閘輸出電路(12-8)包括第七光電隔離芯片TLP127,繼電器CKJ7A，磁珠CR50和CR7，以及二極管D13、D14和D40 ;所述第七光電隔離芯片TLP127的引腳I通過(guò)電阻R131與所述第一芯片74LV273的引腳15相接，所述第七光電隔離芯片TLP127的引腳3與所述第二芯片74LV273的引腳16相接，所述第七光電隔離芯片TLP127的引腳4與磁珠CR50的一端和二極管D40的正極相接，所述磁珠CR50的另一端通過(guò)磁珠CR7與二極管D13的正極相接，所述二極管D13的負(fù)極與二極管D14的負(fù)極和繼電器CKJ7A的線包的一端相接，所述二極管D40的負(fù)極通過(guò)電阻R150接地，所述二極管D14的正極和繼電器CKJ7A的線包的另一端均接地，所述第七光電隔離芯片TLP127的引腳6與+24V電源的輸出端+24V相接；所述第八支路跳閘輸出電路(12-9)包括第八光電隔離芯片TLP127，繼電器CKJ8A，磁珠CR49和CR8，以及二極管D15、D16和D38 ;所述第八光電隔離芯片TLP127的引腳I通過(guò)電阻R130與所述第一芯片74LV273的引腳12相接，所述第八光電隔離芯片TLP127的引腳3與所述第二芯片74LV273的引腳19相接，所述第八光電隔離芯片TLP127的引腳4與磁珠CR49的一端和二極管D38的正極相接，所述磁珠CR49的另一端通過(guò)磁珠CR8與二極管D15的正極相接，所述二極管D15的負(fù)極與二極管D16的負(fù)極和繼電器CKJ8A的線包的一端相接，所述二極管D38的負(fù)極通過(guò)電阻R150接地，所述二極管D16的正極和繼電器CKJ8A的線包的另一端均接地，所述第八光電隔離芯片TLP127的引腳6與+24V電源的輸出端+24V相接。
7.一種利用如權(quán)利要求1所述系統(tǒng)的礦井低壓電網(wǎng)自適應(yīng)選擇性漏電保護(hù)方法，其特征在于該方法包括以下步驟: 步驟一、漏電信號(hào)的獲取:電網(wǎng)電壓及零序電壓傳變電路模塊(9)對(duì)電網(wǎng)電壓和零序電壓進(jìn)行實(shí)時(shí)檢測(cè)并將檢測(cè)到的信號(hào)輸出給消噪及濾波電路模塊(8)，多個(gè)支路零序電流傳變電路模塊(10)分別對(duì)多條支路的零序電流進(jìn)行實(shí)時(shí)檢測(cè)并將檢測(cè)到的信號(hào)輸出給消噪及濾波電路模塊(8)，消噪及濾波電路模塊(8)對(duì)電網(wǎng)電壓信號(hào)、零序電壓信號(hào)和多條支路的零序電流信號(hào)進(jìn)行消噪及濾波處理； 步驟二、漏電信號(hào)的采集、存儲(chǔ)及分析處理:A/D轉(zhuǎn)換電路模塊(4)在微控制器模塊(I)的控制下，對(duì)經(jīng)過(guò)消噪及濾 波處理的電網(wǎng)電壓信號(hào)、零序電壓信號(hào)和多條支路的零序電流信號(hào)進(jìn)行周期采樣，并對(duì)每一采樣周期內(nèi)所采集的信號(hào)進(jìn)行A/D轉(zhuǎn)換后輸出給微控制器模塊(1)，微控制器模塊(I)將其接收到的電網(wǎng)電壓信號(hào)和零序電壓信號(hào)以及多條支路零序電流信號(hào)存儲(chǔ)到數(shù)據(jù)存儲(chǔ)器模塊(2)中，并對(duì)信號(hào)進(jìn)行分析處理，得到電網(wǎng)電壓、電網(wǎng)零序電壓和各條支路零序電流超前于電網(wǎng)零序電壓的角度αρ α2、…、Cim并存儲(chǔ)到數(shù)據(jù)存儲(chǔ)器模塊(2)中；其中，m為支路總數(shù)且為自然數(shù)； 步驟三、判斷是否存在人工漏電試驗(yàn):微控制器模塊(I)對(duì)漏電試驗(yàn)電路模塊(5)輸出的信號(hào)進(jìn)行實(shí)時(shí)檢測(cè)，當(dāng)檢測(cè)到漏電試驗(yàn)電路模塊(5)有信號(hào)輸出時(shí)，判斷為存在人工漏電試驗(yàn)，執(zhí)行步驟四；否則，當(dāng)檢測(cè)不到漏電試驗(yàn)電路模塊(5)有信號(hào)輸出時(shí)，判斷為不存在人工漏電試驗(yàn)，執(zhí)行步驟六； 步驟四、人工漏電試驗(yàn)故障判斷及判斷結(jié)果輸出:微控制器模塊(I)將其分析處理得到的半個(gè)周波內(nèi)的多個(gè)電網(wǎng)零序電壓與設(shè)定的電網(wǎng)零序電壓門檻值Utjp相比較，當(dāng)多個(gè)電網(wǎng)零序電壓中有小于電網(wǎng)零序電壓門檻值Utjp的時(shí)，返回步驟二，否則，當(dāng)多個(gè)電網(wǎng)零序電壓均大于電網(wǎng)零序電壓門檻值Utjp時(shí)，判斷為人工漏電試驗(yàn)發(fā)生，并啟動(dòng)人工漏電的選漏判斷，首先，微控制器模塊(I)調(diào)用功率方向保護(hù)法漏電支路選擇模塊，并按照功率方向保護(hù)法選擇漏電支路，即將其此時(shí)分析處理得到的各條支路零序電流超前于電網(wǎng)零序電壓的角度αι、α2、…、αn與0相比較，將各條支路零序電流超前于電網(wǎng)零序電壓的角度a”α2,…、απ中小于O的支路判斷為漏電支路，功率方向保護(hù)法選漏成功，微控制器模塊(1)發(fā)出跳閘命令并通過(guò)漏電跳閘輸出電路模塊(12)傳輸給漏電支路中的斷路器，控制漏電支路跳閘，然后，執(zhí)行步驟五；否則，當(dāng)各條支路零序電流超前于電網(wǎng)零序電壓的角度αα2,…、Cim均大于0時(shí)，說(shuō)明功率方向保護(hù)法選漏不成功，微控制器模塊(1)再調(diào)用信號(hào)距離模型保護(hù)法漏電支路選擇模塊，并按照信號(hào)距離模型保護(hù)法判斷是干線漏電還是支路漏電，并在判斷為支路漏電時(shí)，選擇出漏電支路，微控制器模塊(1)發(fā)出跳閘命令并通過(guò)漏電跳閘輸出電路模塊(12)傳輸給漏電支路中的斷路器，控制漏電支路跳閘，然后，執(zhí)行步驟五； 步驟五、絕緣參數(shù)測(cè)量及存儲(chǔ):所述微控制器模塊(1)調(diào)用絕緣參數(shù)及補(bǔ)償電感計(jì)算模塊計(jì)算出第k條支路的對(duì)地絕緣電阻值rk、第k條支路的對(duì)地電容值ck、電網(wǎng)總的對(duì)地絕緣電阻值r、電網(wǎng)總的對(duì)地電容值C和補(bǔ)償電感值L并存儲(chǔ)到數(shù)據(jù)存儲(chǔ)器模塊(2)中，然后，返回步驟二；其中，k=l、2、…、m; 步驟六、電網(wǎng)漏電判斷，其具體過(guò)程如下: 步驟601、計(jì)算漏電電阻Rg:微控制器模塊(1)根據(jù)公式
8.按照權(quán)利要求7所述的方法，其特征在于:步驟四和步驟603中，微控制器模塊(1)調(diào)用信號(hào)距離模型保護(hù)法漏電支路選擇模塊并按照信號(hào)距離模型保護(hù)法判斷是干線漏電還是支路漏電，并在判斷為支路漏電時(shí)，選擇出漏電支路的具體過(guò)程如下: 步驟1、微控制器模塊(1)對(duì)其分析處理得到的人工漏電或電網(wǎng)漏電發(fā)生后半個(gè)周波內(nèi)的m條支路的零序電流采樣值進(jìn)行進(jìn)一步分析處理,根據(jù)公式(")計(jì)算得到第k條支路和第j條支路的零序電流距離Λ kJ,并組成零序電流距離矩陣D=( Δ kJ)fflXffl ；其中，ik(n)為第k條支路在η點(diǎn)的零序電流采樣值，Ij(η)為第j條支路在η點(diǎn)的零序電流采樣值，N為每條支路在人工漏電或電網(wǎng)漏電發(fā)生后半個(gè)周波內(nèi)的采樣點(diǎn)數(shù)，k=l、2、…、m，j=l、2、…、m ; 步驟I1、微控制器模塊(I)根據(jù)公式
9.按照權(quán)利要求7所述的方法，其特征在于:步驟五中所述微控制器模塊(I)調(diào)用絕緣參數(shù)及補(bǔ)償電感計(jì)算模塊計(jì)算出第k條支路的對(duì)地絕緣電阻值rk、第k條支路的對(duì)地電容值ck、電網(wǎng)總的對(duì)地絕緣電阻值r、電網(wǎng)總的對(duì)地電容值C和補(bǔ)償電感值L的具體過(guò)程如下: 步驟401、測(cè)出除漏電試驗(yàn)支路之外的其它支路的絕緣參數(shù)及補(bǔ)償電感:首先，微控制器模塊(I )根據(jù)公式Fkj=Utlj/ ( 1kjCOS Φ okJ)計(jì)算得到第j條支路做漏電試驗(yàn)時(shí)第k條支路的對(duì)地絕緣電阻值rkj ;接著，微控制器模塊(I)根據(jù)公式
10.按照權(quán)利要求8所述的方法，其特征在于:步驟四中所述電網(wǎng)零序電壓門檻值Utjp的取值為電網(wǎng)電壓的0.15倍；步驟602中設(shè)定的漏電動(dòng)作電阻值Rtjp的取值依據(jù)MT189-88《礦用隔爆型檢漏繼電器》的規(guī)定，當(dāng)電網(wǎng)為1140V時(shí)，漏電動(dòng)作電阻值1取20kΩ ;當(dāng)電網(wǎng)為660V時(shí)，漏電動(dòng)作電阻值Rtjp取IlkQ ;步驟IV中所述明顯小區(qū)域像差門檻值Pset的取值為 0.5。
【文檔編號(hào)】H02H7/26GK103441481SQ201310419024
【公開日】2013年12月11日 申請(qǐng)日期:2013年9月14日 優(yōu)先權(quán)日:2013年9月14日
【發(fā)明者】趙建文 申請(qǐng)人:西安科技大學(xué)