專利名稱：瞬態(tài)和直流同步觸發(fā)型電源鉗位esd保護(hù)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及集成電路芯片靜電放電(Electronic Static Discharge,ESD)保護(hù)技術(shù)領(lǐng)域，特別涉及一種瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路。
背景技術(shù)：
集成電路芯片的防靜電沖擊設(shè)計(jì)是芯片能夠可靠工作的必備保障，有效的ESD防護(hù)方案要求泄放器件在ESD沖擊來臨時(shí)迅速進(jìn)入大電流的泄放狀態(tài)，同時(shí)在芯片正常工作時(shí)保持關(guān)斷狀態(tài)。芯片的ESD防護(hù)設(shè)計(jì)一般通過信號(hào)的幅值和上升時(shí)間來區(qū)分正常工作電壓和ESD沖擊，ESD沖擊具有上升時(shí)間非常快(在幾百皮秒到幾十納秒量級(jí))和瞬時(shí)脈沖幅值很高的特點(diǎn)。而正常的工作電壓通常上電時(shí)間比ESD沖擊慢4到5個(gè)數(shù)量級(jí)，同時(shí)幅值電壓遠(yuǎn)低于ESD沖擊。芯片的ESD防護(hù)設(shè)計(jì)自然要涉及到一個(gè)泄放器件的觸發(fā)機(jī)制問題，傳統(tǒng)的器件級(jí)別ESD防護(hù)設(shè)計(jì)通常運(yùn)用一個(gè)柵接地的NMOS (N-Mental-Oxide-Semiconductor, N型金屬-氧化物-半導(dǎo)體)晶體管作為泄放器件，當(dāng)施加到器件漏端的脈沖電壓高到一定程度時(shí)，NMOS晶體管體內(nèi)的寄生BJT (Bipolar Junction Transistor,雙極結(jié)型晶體管)器件打開，進(jìn)入電荷泄放狀態(tài)。這種設(shè)計(jì)方案的觸發(fā)機(jī)制是利用器件體內(nèi)寄生電流通路的純DC(Direct Current，直流電)觸發(fā)機(jī)制，泄放器件是否打開完全由加在漏端的電壓幅值決定，與脈沖自身的上升時(shí)間無關(guān)。這種觸發(fā)機(jī)制的特點(diǎn)是:設(shè)計(jì)比較簡單，無需額外的電路觸發(fā)，但是泄放器件開啟不夠迅速，同時(shí)泄放能力不夠強(qiáng)。為了解決上述觸發(fā)機(jī)制存在的泄放器件開啟不夠迅速和泄放能力不夠強(qiáng)的問題，設(shè)計(jì)者常用輔助電路對(duì)ESD沖擊進(jìn)行瞬態(tài)識(shí)別，由RC探測(cè)電路根據(jù)脈沖的上升時(shí)間來判斷沖擊是否為ESD沖擊，若是，則把泄放器件 的柵極拉高，讓溝道電流參與靜電電荷的泄放。這種觸發(fā)機(jī)制即是純瞬態(tài)觸發(fā)，典型的電路結(jié)構(gòu)如附圖1所示。純瞬態(tài)觸發(fā)機(jī)制的保護(hù)結(jié)構(gòu)有泄放器件在ESD沖擊來臨時(shí)開啟時(shí)間很快的優(yōu)點(diǎn)，其泄放電流由泄放器件體內(nèi)電流和溝道電流同時(shí)承擔(dān)，相對(duì)于柵接地的保護(hù)方案有了更高的保護(hù)可靠性。但是，純瞬態(tài)觸發(fā)的電源鉗位ESD保護(hù)電路對(duì)于快速上電和高頻噪聲很敏感，易在芯片正常工作的時(shí)候發(fā)生誤觸發(fā)現(xiàn)象。同時(shí)，如附圖1所示，為了讓泄放晶體管在整個(gè)ESD沖擊期間都保持開啟狀態(tài)，設(shè)計(jì)者通常會(huì)加入額外NMOS晶體管Mfb構(gòu)成正反饋，帶有反饋機(jī)制的純瞬態(tài)觸發(fā)保護(hù)電路又面臨誤觸發(fā)后嚴(yán)重的閂鎖問題。另外一種泄放器件觸發(fā)機(jī)制是利用電路輔助的純DC觸發(fā)機(jī)制，如附圖2所示，這種純DC觸發(fā)機(jī)制設(shè)計(jì)的要義在于:當(dāng)芯片正常工作時(shí)，加在Vdd上是一個(gè)相對(duì)較低的電壓幅值，二極管接法的NMOS晶體管Mnx在把自身漏端的電壓鉗位到邏輯高電平，此時(shí)泄放器件Mbig保持關(guān)斷狀態(tài)。當(dāng)ESD沖擊來臨時(shí)，加在Vdd上的電壓瞬間達(dá)到很高的幅值，使得Mn。漏端的電壓成為邏輯低的狀態(tài)，經(jīng)過反相器的驅(qū)動(dòng)，把泄放器件打開，進(jìn)入ESD泄放模式。利用電路輔助的純DC觸發(fā)機(jī)制有如下特點(diǎn):首先是溝道電流和體電流同時(shí)參與電荷的泄放，具有較高的保護(hù)可靠性。其次對(duì)快速上電和高頻噪聲也不敏感，只要設(shè)計(jì)得當(dāng)，基本可以避免正常工作時(shí)的誤觸發(fā)問題。但是純DC觸發(fā)機(jī)制的泄放器件在ESD沖擊來臨時(shí)開啟較晚，泄放器件要等到施加在Vdd上的電壓超過其觸發(fā)電壓后才打開，而在ESD沖擊從零伏特上升到泄放器件觸發(fā)電壓期間，芯片仍然暴露在ESD沖擊下，由此使得純DC觸發(fā)機(jī)制設(shè)計(jì)方案的可靠性大大減弱。

發(fā)明內(nèi)容
(一)要解決的技術(shù)問題本發(fā)明要解決的技術(shù)問題是:如何有效的把純瞬態(tài)觸發(fā)機(jī)制和純直流觸發(fā)機(jī)制結(jié)合起來，同時(shí)對(duì)ESD沖擊的瞬態(tài)和直流條件進(jìn)行判定，使得泄放器件在ESD沖擊來臨時(shí)，能快速打開，具有較高的泄放能力，也對(duì)快速上電和誤觸發(fā)不敏感，在芯片正常工作時(shí)，有效避免閂鎖現(xiàn)象的發(fā)生。(二)技術(shù)方案為解決上述技術(shù)問題，本發(fā)明提供了一種瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路，包括:瞬態(tài)觸發(fā)模塊、直流電壓觸發(fā)模塊以及泄放器件；該瞬態(tài)觸發(fā)模塊，與該泄放器件相連接，用于根據(jù)獲取到的脈沖的上升時(shí)間判定該脈沖是否滿足ESD沖擊的瞬態(tài)判定條件，若是，則發(fā)送第一響應(yīng)信號(hào)至該泄放器件，該第一響應(yīng)信號(hào)用于打開該泄放器件；該直流電壓觸發(fā)模塊，與該瞬態(tài)觸發(fā)模塊相連接，用于根據(jù)該脈沖的幅值判定該脈沖是否滿足ESD沖擊的直流電壓判定條件，若是，則發(fā)送第二響應(yīng)信號(hào)至該瞬態(tài)觸發(fā)模塊，該瞬態(tài)觸發(fā)模塊根據(jù)該第二響應(yīng)信號(hào)控制該泄放器件保持開啟狀態(tài)；該泄放器件，用于泄放該脈沖帶來的靜電電荷。

優(yōu)選地，該瞬態(tài)觸發(fā)模塊包括:PMOS晶體管Mp2，NM0S晶體管Mn2與Mfb2,電阻R2以及電容C，其中，該P(yáng)MOS晶體管Mp2的柵極與該NMOS晶體管Mn2的柵極相連，該NMOS晶體管Mn2的源級(jí)接地，該NMOS晶體管Mn2的漏極與該P(yáng)MOS晶體管Mp2的漏極相連，該P(yáng)MOS晶體管Mp2的源級(jí)與該瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，該NMOS晶體管Mfb2的源級(jí)接地，該NMOS晶體管Mfb2的漏極與該P(yáng)MOS晶體管Mp2的柵極相連，該電阻R2的一端與該瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，該電阻R2的另一端與該P(yáng)MOS晶體管Mp2的柵極相連，該電容C的一端與該P(yáng)MOS晶體管Mp2的柵極相連，該電容C的另一端接地。優(yōu)選地，該直流電壓觸發(fā)模塊包括:PMOS晶體管MP1，NM0S晶體管Mnl、Mfbl與Mn。，電阻R1，其中，該P(yáng)MOS晶體管Mpl的柵極與該NMOS晶體管Mnl的柵極相連，該NMOS晶體管Mnl的源級(jí)接地，該NMOS晶體管Mnl的漏極與該P(yáng)MOS晶體管Mpl的漏極相連，該P(yáng)MOS晶體管Mpl的源級(jí)與該瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，該NMOS晶體管Mfbl的柵極與該P(yáng)MOS晶體管Mpl的漏極相連，該NMOS晶體管Mfbl的柵極還與該NMOS晶體管Mfb2的柵級(jí)相連，該NMOS晶體管Mfbl的源級(jí)接地，該NMOS晶體管Mm的漏極與該P(yáng)MOS晶體管Mpl的柵極相連，該NMOS晶體管Mn。的柵極與該P(yáng)MOS晶體管Mpl的柵極相連，該NMOS晶體管Mn。的源級(jí)接地，該NMOS晶體管Mn。的漏極與該NMOS晶體管Mn。的柵極相連，該電阻R1的一端與該瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，該電阻R1的另一端與該NMOS晶體管Mn。的柵極相連。優(yōu)選地，該泄放器件3為NMOS晶體管Mbig,該NMOS晶體管Mbig的柵極與該P(yáng)MOS晶體管Mp2的漏極相連，該NMOS晶體管Mbig的源級(jí)接地，該NMOS晶體管Mbig的漏極與該瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連。(三)有益效果本發(fā)明實(shí)施方式提供的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路，通過瞬態(tài)觸發(fā)模塊來打開泄放器件，通過直流觸發(fā)模塊來維持泄放器件的導(dǎo)通，使得泄放器件由ESD沖擊的瞬態(tài)判定條件觸發(fā)，在ESD沖擊來臨時(shí)，能較好、較快的打開，同時(shí)，泄放器件的開啟狀態(tài)由ESD沖擊的直流電壓判定條件來維持，有效避免了快速上電和高頻噪聲引起的誤觸發(fā)和閂鎖問題。


圖1是現(xiàn)有技術(shù)的一種純瞬態(tài)觸發(fā)電源鉗位ESD保護(hù)電路結(jié)構(gòu)示意圖；圖2是現(xiàn)有技術(shù)的一種電路輔助純直流觸發(fā)電源鉗位ESD保護(hù)電路結(jié)構(gòu)示意圖；圖3是按照本發(fā)明一種實(shí)施方式的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的結(jié)構(gòu)圖；圖4是按照本發(fā)明一種實(shí)施方式的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路結(jié)構(gòu)示意圖；圖5是圖1所示電路在電源管腳Vdd上出現(xiàn)一個(gè)低壓、高頻噪聲時(shí)，電源管腳Vdd電壓(Vdd)和Mbig的柵壓(Vgmbg)隨時(shí)間變化示意圖；圖6是圖2所示電路·中Mbig的柵壓(Vpurelic)和圖4所示電路中Mbig的柵壓(V—d)隨電源管腳Vdd電壓變化的直流回滯掃描特性曲線；圖7是在ESD沖擊下，圖2所示電路中Mbig的柵壓(Vpmelic)和圖4所示電路中Mbig的柵壓(Vp__d)隨時(shí)間變化的示意圖；圖8是圖4所示電路在電源管腳Vdd上出現(xiàn)一個(gè)低壓、高頻噪聲時(shí)，電源管腳Vdd電壓(Vdd)和Mbig的柵壓(Vgmbg)隨時(shí)間變化示意圖；圖9是圖4所示電路在芯片正常上電時(shí)，電源管腳Vdd電壓(Vdd)和Mbig的柵壓(Vsnbg)隨時(shí)間變化示意圖。
具體實(shí)施例方式下面結(jié)合附圖和實(shí)施例，對(duì)本發(fā)明的具體實(shí)施方式
作進(jìn)一步詳細(xì)描述。以下實(shí)施例用于說明本發(fā)明，但不用來限制本發(fā)明的范圍。本發(fā)明的核心思想是:通過瞬態(tài)觸發(fā)模塊來打開泄放器件、通過直流觸發(fā)模塊來維持泄放器件的導(dǎo)通，在本發(fā)明提出的電路中，利用ESD沖擊的瞬態(tài)判定條件來快速觸發(fā)泄放器件，再利用ESD沖擊的直流判定條件來維持泄放器件的導(dǎo)通狀態(tài)，避免了用泄放器件自身的導(dǎo)通狀態(tài)來作為反饋條件維持自身的導(dǎo)通狀態(tài)，從而可以有效的避免芯片正常工作時(shí)可能遇到的閂鎖問題，同時(shí)，通過將ESD沖擊的瞬態(tài)判定條件與ESD沖擊的直流判定條件對(duì)接，等效的給ESD沖擊的直流判定條件的輸出電壓增加了電壓恢復(fù)電路，使得泄放器件在ESD沖擊來臨時(shí)更快更好的打開。
圖3是按照本發(fā)明一種實(shí)施方式的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的結(jié)構(gòu)圖，包括:瞬態(tài)觸發(fā)模塊1、直流電壓觸發(fā)模塊2以及泄放器件3 ；所述瞬態(tài)觸發(fā)模塊1，與所述泄放器件3相連接，用于根據(jù)獲取到的脈沖的上升時(shí)間判定所述脈沖是否滿足ESD沖擊的瞬態(tài)判定條件，若是，則發(fā)送第一響應(yīng)信號(hào)至所述泄放器件3，所述第一響應(yīng)信號(hào)用于打開所述泄放器件3 ；所述直流電壓觸發(fā)模塊2，與所述瞬態(tài)觸發(fā)模塊I相連接，用于根據(jù)所述脈沖的幅值判定所述脈沖是否滿足ESD沖擊的直流電壓判定條件，若是，則發(fā)送第二響應(yīng)信號(hào)至所述瞬態(tài)觸發(fā)模塊I，所述瞬態(tài)觸發(fā)模塊I根據(jù)所述第二響應(yīng)信號(hào)控制所述泄放器件3保持開啟狀態(tài)；所述泄放器件3，用于泄放所述脈沖帶來的靜電電荷。圖4是按照本發(fā)明一種實(shí)施方式的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路結(jié)構(gòu)示意圖，其中，該瞬態(tài)觸發(fā)模塊I包括=PMOS晶體管Mp2，NM0S晶體管Mn2與屯2，電阻R2以及電容C，其中，所述PMOS晶體管Mp2的柵極與所述NMOS晶體管Mn2的柵極相連，所述NMOS晶體管Mn2的源級(jí)接地,所述NMOS晶體管Mn2的漏極與所述PMOS晶體管Mp2的漏極相連,所述PMOS晶體管Mp2的源級(jí)與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfb2的源級(jí)接地，所述NMOS晶體管Mfb2的漏極與所述PMOS晶體管Mp2的柵極相連，所述電阻R 2的 一端與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R2的另一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的另一端接地。所述直流電壓觸發(fā)模塊2包括:PM0S晶體管Mpl，NMOS晶體管Mnl、Mfbl與Mn。，電阻R1，其中，所述PMOS晶體管Mpl的柵極與所述NMOS晶體管Mnl的柵極相連，所述NMOS晶體管Mnl的源級(jí)接地，所述NMOS晶體管Mnl的漏極與所述PMOS晶體管Mpl的漏極相連，所述PMOS晶體管Mpl的源級(jí)與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfbl的柵極與所述PMOS晶體管Mpl的漏極相連，所述NMOS晶體管Mfbi的柵極還與所述NMOS晶體管Mfb2的柵級(jí)相連,所述NMOS晶體管Mfbl的源級(jí)接地,所述NMOS晶體管Mfbl的漏極與所述PMOS晶體管Mpl的柵極相連，所述NMOS晶體管Mn。的柵極與所述PMOS晶體管Mpl的柵極相連，所述NMOS晶體管Mn。的源級(jí)接地，所述NMOS晶體管Mn。的漏極與所述NMOS晶體管Mn。的柵極相連，所述電阻R1的一端與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R1的另一端與所述NMOS晶體管Mn。的柵極相連。所述泄放器件3為NMOS晶體管Mbig,所述NMOS晶體管Mbig的柵極與所述PMOS晶體管Mp2的漏極相連,所述NMOS晶體管Mbig的源級(jí)接地,所述NMOS晶體管Mbig的漏極與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連。本實(shí)施方式中，該瞬態(tài)觸發(fā)模塊用于根據(jù)脈沖的上升時(shí)間來判定脈沖是否滿足ESD沖擊的瞬態(tài)判定條件，若滿足，則發(fā)送第一響應(yīng)信號(hào)迅速打開泄放器件，該直流電壓觸發(fā)模塊用于根據(jù)脈沖的幅值來判定脈沖是否滿足ESD沖擊的直流電壓判定條件，若滿足，則發(fā)送第二響應(yīng)信號(hào)給該瞬態(tài)觸發(fā)模塊中的反饋晶體管，讓泄放器件在整個(gè)ESD沖擊期間一直處于開啟狀態(tài)，從而使該泄放晶體管在ESD沖擊來臨時(shí)，根據(jù)瞬態(tài)觸發(fā)模塊和直流電壓觸發(fā)模塊的發(fā)送響應(yīng)信號(hào)進(jìn)入泄放狀態(tài)，有效的泄放ESD沖擊帶來的靜電電荷，防止芯片受到損害。本實(shí)施方式的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路利用瞬態(tài)判定條件來快速觸發(fā)泄放器件，再利用直流判定條件來維持泄放器件的導(dǎo)通狀態(tài)，這區(qū)別于圖2所示電路中，用泄放器件自身的導(dǎo)通狀態(tài)來作為反饋條件維持自身的導(dǎo)通狀態(tài)，所以本發(fā)明提出的電路結(jié)構(gòu)可以有效的避免圖2所示電路在芯片正常工作時(shí)可能遇到的閂鎖問題，同時(shí)，瞬態(tài)判定條件通過該實(shí)施方式中的NMOS晶體管Mfb2與直流判定條件對(duì)接，等效的給直流判定條件的輸出電壓增加了電壓恢復(fù)電路，使得泄放器件在ESD沖擊來臨時(shí)更快更好的打開。圖5所示是圖1所示電路電源管腳Vdd上出現(xiàn)一個(gè)高頻低壓噪聲時(shí)，泄放器件Mbig柵壓隨時(shí)間的變化情況，在仿真的時(shí)候，采用一個(gè)幅值為3.3V，上升時(shí)間為IOns的脈沖來模擬這樣的噪聲，可以看到:此時(shí)泄放器件的柵壓基本完全跟隨電源電壓變化，即是說在幅值如此低的一個(gè)高頻噪聲的影響下，泄放器件是會(huì)進(jìn)入閂鎖狀態(tài)的，這是ESD設(shè)計(jì)者所不希望看到的現(xiàn)象。因?yàn)榧兯矐B(tài)觸發(fā)機(jī)制只是對(duì)脈沖的上升時(shí)間加以判定，所以就存在被高頻、低壓噪聲誤觸發(fā)而造成泄放器件閂鎖的風(fēng)險(xiǎn)。本發(fā)明正是在這個(gè)問題的基礎(chǔ)上引入了通過瞬態(tài)觸發(fā)來打開泄放器件、通過直流觸發(fā)來維持泄放器件的導(dǎo)通這樣一個(gè)全新的設(shè)計(jì)理念，在這樣的一個(gè)設(shè)計(jì)理念之下，當(dāng)ESD沖擊的瞬態(tài)和直流判定條件都得到滿足后，泄放器件將由ESD沖擊的直流判定條件維持其開啟狀態(tài)，使得瞬態(tài)觸發(fā)模塊的RC時(shí)間常數(shù)大小與泄放器件在沖擊下的導(dǎo)通時(shí)間相脫離，這樣可以把RC時(shí)間常數(shù)做得很小，以此來減小保護(hù)電路所占的芯片面積，并降低RC探測(cè)結(jié)構(gòu)對(duì)高頻噪聲響應(yīng)的概率。圖6是圖2所示電路中Mbig的柵壓(Vpurelic)和圖4所示電路中Mbig的柵壓(Vpr_sed)隨電源管腳Vdd電壓變化的直流回滯掃描特性曲線，可以看到:從直流的角度看，本發(fā)明提出的電路結(jié)構(gòu)相當(dāng)于在圖2所示電路反相 器輸出電壓的基礎(chǔ)上增加了電壓恢復(fù)電路，所以本發(fā)明提出的電路結(jié)構(gòu)相對(duì)于圖2所示純DC觸發(fā)型電源鉗位ESD保護(hù)電路有較小的開啟電壓和開啟后泄放器件更高的柵壓。一旦ESD的瞬態(tài)和直流判定條件滿足，本發(fā)明提出電路結(jié)構(gòu)泄放器件的柵壓將被一直鉗到電源管腳Vdd的水平，這時(shí)泄放器件的關(guān)斷將不由瞬態(tài)因素來決定了，而是隨著靜電電荷泄放的過程，電源管腳Vdd上的電壓幅值在下降，當(dāng)電源管腳Vdd的電壓下降到一定程度時(shí)，圖4所示電路PMOS晶體管Mpl的柵壓變?yōu)檫壿嫺唠娖?，通過其后的兩級(jí)反相器及NMOS晶體管Mfb2把泄放器件關(guān)斷，NMOS晶體管Mfbl的作用是讓泄放器件的直流關(guān)斷電壓小于直流電壓觸發(fā)模塊的觸發(fā)電壓，這樣可以使得靜電電荷更加徹底的被泄放，同時(shí)，泄放器件的直流關(guān)斷電壓應(yīng)該要大于正常工作的電源電壓，以防止穩(wěn)態(tài)的閂鎖現(xiàn)象，從圖6中不難看至IJ，本發(fā)明提出的電路結(jié)構(gòu)滿足直流關(guān)斷電壓大于正常工作的電源電壓(3.3V)的條件。圖7是在ESD沖擊下，圖2所示電路中Mbig的柵壓(Vpmelic)和圖4所示電路中Mbig的柵壓(VpMp_d)隨時(shí)間變化的示意圖，當(dāng)ESD沖擊的瞬態(tài)和直流判定條件都滿足后，本發(fā)明提出的電路結(jié)構(gòu)中泄放器件的柵壓將會(huì)被鉗制到較高的水平，其關(guān)斷由電源線上的電壓下降到直流關(guān)斷點(diǎn)電壓水平來決定。從圖7中可以看出:由于本發(fā)明提出的電路結(jié)構(gòu)使用了瞬態(tài)觸發(fā)來開啟泄放晶體管，所以本發(fā)明中的泄放晶體管在ESD沖擊來臨時(shí)，比純直流觸發(fā)的保護(hù)電路更快的開啟。同時(shí)，從純直流的角度看，本發(fā)明提出的電路結(jié)構(gòu)相當(dāng)于給圖2所示的泄放器件驅(qū)動(dòng)信號(hào)添加了電壓恢復(fù)電路，所以本發(fā)明提出的電路結(jié)構(gòu)在ESD沖擊下，泄放晶體管比圖2所示電路結(jié)構(gòu)有更高的柵壓。圖8模擬的是本發(fā)明提出的電路結(jié)構(gòu)在一個(gè)上升時(shí)間為10ns、脈沖幅值為3.3V的高頻低壓噪聲下，泄放器件柵壓(Vgmbig)隨時(shí)間的變化。從圖8可以看出:泄放器件對(duì)這樣一個(gè)高頻噪聲有短暫的響應(yīng)，但并沒有發(fā)生圖5所示的閂鎖現(xiàn)象。這是因?yàn)楸景l(fā)明提出電路泄放器件的開啟狀態(tài)是由直流判定條件來維持的，高頻噪聲雖然上升時(shí)間滿足ESD沖擊的瞬態(tài)判定條件，但由于其不滿足直流判定條件，所以泄放器件只有由RC時(shí)間常數(shù)大小所決定的響應(yīng)時(shí)間，在設(shè)計(jì)時(shí)，可以把瞬態(tài)RC時(shí)間常數(shù)設(shè)置得比較小，這樣可以節(jié)省版圖面積，同時(shí)減小對(duì)高頻噪聲的響應(yīng)時(shí)間。圖9所示是本發(fā)明提出的電路結(jié)構(gòu)在正常上電時(shí)，泄放晶體管柵壓隨時(shí)間的變化情況，從圖中可以看出:泄放晶體管此時(shí)的柵壓很小，對(duì)應(yīng)漏電流也很小，符合電源鉗位ESD保護(hù)電路的設(shè)計(jì)要求。本發(fā)明實(shí)施方式提供的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路，通過瞬態(tài)觸發(fā)模塊來打開泄放器件，通過直流觸發(fā)模塊來維持泄放器件的導(dǎo)通，使得泄放器件由ESD沖擊的瞬態(tài)判定條件觸發(fā)，在ESD沖擊來臨時(shí)，能較好、較快的打開，同時(shí)，泄放器件的開啟狀態(tài)由ESD沖擊的直流電壓判定條件來維持，有效避免了快速上電和高頻噪聲引起的誤觸發(fā)和閂鎖問題。以上實(shí)施方式僅用于說明本發(fā)明，而并非對(duì)本發(fā)明的限制，有關(guān)技術(shù)領(lǐng)域的普通技術(shù)人員，在不脫離本發(fā)明的精神和范圍的情況下，還可以做出各種變化和變型，因此所有等同的技術(shù)方案也屬于 本發(fā)明的范疇，本發(fā)明的專利保護(hù)范圍應(yīng)由權(quán)利要求限定。
權(quán)利要求
1.一種瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路，其特征在于，包括:瞬態(tài)觸發(fā)模塊、直流電壓觸發(fā)模塊以及泄放器件； 所述瞬態(tài)觸發(fā)模塊，與所述泄放器件相連接，用于根據(jù)獲取到的脈沖的上升時(shí)間判定所述脈沖是否滿足ESD沖擊的瞬態(tài)判定條件，若是，則發(fā)送第一響應(yīng)信號(hào)至所述泄放器件，所述第一響應(yīng)信號(hào)用于打開所述泄放器件； 所述直流電壓觸發(fā)模塊，與所述瞬態(tài)觸發(fā)模塊相連接，用于根據(jù)所述脈沖的幅值判定所述脈沖是否滿足ESD沖擊的直流電壓判定條件，若是，則發(fā)送第二響應(yīng)信號(hào)至所述瞬態(tài)觸發(fā)模塊，所述瞬態(tài)觸發(fā)模塊根據(jù)所述第二響應(yīng)信號(hào)控制所述泄放器件保持開啟狀態(tài)； 所述泄放器件，用于泄放所述脈沖帶來的靜電電荷。
2.根據(jù)權(quán)利要求1所述的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路，其特征在于，所述瞬態(tài)觸發(fā)模塊包括=PMOS晶體管Mp2，NMOS晶體管Mn2與Mfb2,電阻R2以及電容C，其中，所述PMOS晶體管Mp2的柵極與所述NMOS晶體管Mn2的柵極相連，所述NMOS晶體管Mn2的源級(jí)接地，所述NMOS晶體管Mn2的漏極與所述PMOS晶體管Mp2的漏極相連，所述PMOS晶體管Mp2的源級(jí)與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfb2的源級(jí)接地，所述NMOS晶體管Mfb2的漏極與所述PMOS晶體管Mp2的柵極相連，所述電阻R2的一端與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R2的另一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的一端與所述PMOS晶體管Mp2的柵極相連，所述電容C的另一端接地。
3.根據(jù)權(quán)利要求2所述的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路，其特征在于，所述直流電壓觸發(fā)模塊包括=PMOS晶體管Mpl，NMOS晶體管Mnl、Mfbl與Mn。，電阻R1,其中，所述PMOS晶體管Mpl的柵極與所述NMOS晶體管Mnl的柵極相連，所述NMOS晶體管Mnl的源級(jí)接地，所述NMOS晶體管Mnl的漏極與所述PMOS晶體管Mpl的漏極相連，所述PMOS晶體管Mpl的源級(jí)與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述NMOS晶體管Mfbl的柵極與 所述PMOS晶體管Mpl的漏極相連,所述NMOS晶體管Mfbi的柵極還與所述NMOS晶體管Mfb2的柵級(jí)相連，所述NMOS晶體管Mfbl的源級(jí)接地，所述NMOS晶體管Mfbl的漏極與所述PMOS晶體管Mpl的柵極相連，所述NMOS晶體管Mn。的柵極與所述PMOS晶體管Mpl的柵極相連，所述NMOS晶體管Mn。的源級(jí)接地，所述NMOS晶體管Mn。的漏極與所述NMOS晶體管Mn。的柵極相連，所述電阻R1的一端與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連，所述電阻R1的另一端與所述NMOS晶體管Mn。的柵極相連。
4.根據(jù)權(quán)利要求2或3所述的瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路，其特征在于，所述泄放器件為NMOS晶體管Mbig,所述NMOS晶體管Mbig的柵極與所述PMOS晶體管Mp2的漏極相連，所述NMOS晶體管Mbig的源級(jí)接地，所述NMOS晶體管Mbig的漏極與所述瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路的電源管腳Vdd相連。
全文摘要
本發(fā)明提供了一種瞬態(tài)和直流同步觸發(fā)型電源鉗位ESD保護(hù)電路，該ESD保護(hù)電路包括瞬態(tài)觸發(fā)模塊、直流電壓觸發(fā)模塊以及泄放器件，該瞬態(tài)觸發(fā)模塊分別與該直流電壓觸發(fā)模塊和該泄放器件相連接。本發(fā)明提供的ESD保護(hù)電路在ESD沖擊來臨時(shí)，能較好、較快的打開，同時(shí)能夠有效避免快速上電和高頻噪聲引起的誤觸發(fā)和閂鎖問題。
文檔編號(hào)H02H9/04GK103248033SQ201310169739
公開日2013年8月14日 申請(qǐng)日期2013年5月9日 優(yōu)先權(quán)日2013年5月9日
發(fā)明者王源, 陸光易, 曹健, 賈嵩, 張鋼剛, 張興 申請(qǐng)人:北京大學(xué)