專利名稱：控制電壓延遲裝置、使用其的數(shù)字電源轉(zhuǎn)換器及其驅(qū)動(dòng)方法
技術(shù)領(lǐng)域：
示例性實(shí)施方式涉及接收輸出電壓的反饋以控制電源轉(zhuǎn)換器的輸出電壓和控制電源轉(zhuǎn)換器的操作。
背景技術(shù)：
電源轉(zhuǎn)換器接收輸出電壓的信息的反饋。下文中，反饋的輸出電壓的信息被稱為反饋信息。電源轉(zhuǎn)換器根據(jù)反饋信息運(yùn)行，并且一致地保持輸出電壓。通常，用于產(chǎn)生應(yīng)用于電源轉(zhuǎn)換器的反饋信息的電路是模擬電路。配置有電阻器和電容器的電阻電容(RC)濾波器產(chǎn)生反饋信息。該反饋信息受RC濾波器的工藝、電壓和溫度(PVT)變化的影響。這是因?yàn)殡娮杵鞯南禂?shù)和電容器的系數(shù)易受PVT變化的影響。此外，在將電阻器和電容器集成為一個(gè)芯片時(shí)，可以增大芯片尺寸?？墒褂媚M-數(shù)字轉(zhuǎn)換器(ADC)代替RC濾波器來(lái)產(chǎn)生反饋信息，ADC將輸出電壓轉(zhuǎn)換成數(shù)字信息。隨著ADC的分辨率提高，可將輸入到ADC的輸出電壓更準(zhǔn)確地轉(zhuǎn)化為數(shù)字信號(hào)。然而，真正的電源轉(zhuǎn)換器的ADC的分辨率是有限制的。隨著ADC的分辨率提高，ADC的功耗和ADC的尺寸將增大，從而限制ADC的分辨率。因此，難以產(chǎn)生準(zhǔn)確的反饋信息。此外，在設(shè)計(jì)反饋信息發(fā)生電路時(shí)，必須考慮功耗和芯片尺寸。在本背景部分中所公開的以上信息僅用于增強(qiáng)對(duì)本發(fā)明的背景的理解，因此其可能包含不構(gòu)成本領(lǐng)域的技術(shù)人員在本國(guó)中所已知的現(xiàn)有技術(shù)的信息。

發(fā)明內(nèi)容
示例性實(shí)施方式致力于提供一種數(shù)字電源轉(zhuǎn)換器及其驅(qū)動(dòng)方法，該數(shù)字電源轉(zhuǎn)換器不受PVT的變化影響且分辨率、功耗和面積不受限。此外，示例性實(shí)施方式提供一種用在數(shù)字電源轉(zhuǎn)換器中的控制電壓延遲裝置及其驅(qū)動(dòng)方法。根據(jù)各示例性實(shí)施方式中的一個(gè)示例性實(shí)施方式的控制電壓延遲裝置產(chǎn)生輸出時(shí)鐘信號(hào)和基準(zhǔn)時(shí)鐘信號(hào)，以控制數(shù)字電源轉(zhuǎn)換器的輸出電壓?？刂齐妷貉舆t裝置包括:第一驅(qū)動(dòng)器，該第一驅(qū)動(dòng)器根據(jù)輸出電壓產(chǎn)生輸出時(shí)鐘信號(hào)，該輸出時(shí)鐘信號(hào)具有相對(duì)于輸入時(shí)鐘信號(hào)的輸出延遲；和第二驅(qū)動(dòng)器，該第二驅(qū)動(dòng)器根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)，該基準(zhǔn)時(shí)鐘信號(hào)具有相對(duì)于輸入時(shí)鐘信號(hào)的基準(zhǔn)延遲?；鶞?zhǔn)電壓為輸出電壓的目標(biāo)值。第一驅(qū)動(dòng)器包括:第一晶體管，該第一晶體管包括接收輸出電壓的柵極和連接至第一電壓的第一端；反相器，該反相器連接在第一晶體管的第二端和第二電壓之間且接收輸入時(shí)鐘信號(hào)；電容器，該電容器連接至反相器的輸出端；以及輸出反相器，該輸出反相器連接至電容器和反相器的輸出端。該輸出反相器的輸出為輸出時(shí)鐘信號(hào)。該反相器包括:第二晶體管，該第二晶體管包括輸入時(shí)鐘信號(hào)所輸入的柵極和連接至第一晶體管的第二端的第一端；和第三晶體管，該第三晶體管包括連接至第二晶體管的第二端的第一端、接收輸入時(shí)鐘信號(hào)的柵極以及連接至第二電壓的第二端。該反相器的輸出端連接至第二晶體管和第三晶體管。該第二驅(qū)動(dòng)器包括:第四晶體管，該第四晶體管包括基準(zhǔn)電壓所輸入的柵極和連接至第一電壓的第一端；第一反相器，該第一反相器連接在第四晶體管的第二端和第二電壓之間且接收輸入時(shí)鐘信號(hào)；第一電容器，該第一電容器連接至第一反相器的輸出端；以及第一輸出反相器，該第一輸出反相器連接至第一電容器和第一反相器的輸出端。該第一輸出反相器的輸出為基準(zhǔn)時(shí)鐘信號(hào)。第一晶體管和第四晶體管為N溝道晶體管，且第二電壓高于第一電壓。在這種情況下，當(dāng)流經(jīng)第一驅(qū)動(dòng)器的第一晶體管的灌電流使第一驅(qū)動(dòng)器的電容器放電時(shí)，根據(jù)輸出電壓產(chǎn)生輸出延遲，且當(dāng)流經(jīng)第二驅(qū)動(dòng)器的第四晶體管的灌電流使第二驅(qū)動(dòng)器的第一電容器放電時(shí)，根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)延遲。第一晶體管和第四晶體管為P溝道晶體管，且第二電壓低于第一電壓。在這種情況下，當(dāng)流經(jīng)第一驅(qū)動(dòng)器的第一晶體管的拉電流使第一驅(qū)動(dòng)器的電容器充電時(shí)，根據(jù)輸出電壓產(chǎn)生輸出延遲，且當(dāng)流經(jīng)第二驅(qū)動(dòng)器的第四晶體管的拉電流使第二驅(qū)動(dòng)器的第一電容器充電時(shí)，根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)延遲。根據(jù)示例性變型的第一驅(qū)動(dòng)器包括:第五晶體管，該第五晶體管包括輸出電壓所輸入的柵極和連接至第一電壓的第一端；電流鏡電路，該電流鏡電路連接第五晶體管的第二端和第二電壓且映射流經(jīng)第五晶體管的電流；反相器，該反相器根據(jù)輸入時(shí)鐘信號(hào)輸出電流鏡電路的輸出；電容器，該電容器連接至反相器的輸出端；以及輸出反相器，該輸出反相器連接至電容器和反相器的輸出端。該輸出反相器的輸出端為輸出時(shí)鐘信號(hào)。該電流鏡電路包括:第六晶體管，該第六晶體管包括連接至第五晶體管的第二端的第一端、連接至第二電壓的第二端以及連接至第六晶體管的第一端的柵極；和第七晶體管，該第七晶體管包括連接至第六晶體管的柵極的柵極、連接至第二電壓的第一端以及連接至反相器的第二端。該反相器包括:第八晶體管，該第八晶體管包括連接至電流鏡電路的輸出的第一端和輸入時(shí)鐘信號(hào)所輸入的柵極；和第九晶體管，該第九晶體管包括連接至第八晶體管的第二端的第一端、連接至第一電壓的第二端以及輸入時(shí)鐘信號(hào)所輸入的柵極。該反相器的輸出端連接至第八晶體管和第九晶體管。根據(jù)示例性變型的第二驅(qū)動(dòng)器包括:第十晶體管，該第十晶體管包括基準(zhǔn)電壓所輸入的柵極和連接至第一電壓的第一端；第一電流鏡電路，該第一電流鏡電路連接第十晶體管的第二端和第二電壓且映射流經(jīng)第十晶體管的電流；第一反相器，該第一反相器根據(jù)輸入時(shí)鐘信號(hào)輸出第一電流鏡電路的輸出；第一電容器，該第一電容器連接至第一反相器的輸出端；以及第一輸出反相器，該第一輸出反相器連接至第一電容器和第一反相器的輸出端。該第一輸出反相器的輸出為基準(zhǔn)時(shí)鐘信號(hào)。第五晶體管和第十晶體管為N溝道晶體管，且第二電壓高于第一電壓。在這種情況下，當(dāng)通過(guò)復(fù)制流經(jīng)第一驅(qū)動(dòng)器的第五晶體管的電流所產(chǎn)生的拉電流使第一驅(qū)動(dòng)器的電容器充電時(shí)，根據(jù)輸出電壓產(chǎn)生輸出延遲。當(dāng)通過(guò)復(fù)制流經(jīng)第二驅(qū)動(dòng)器的第十晶體管的電流所產(chǎn)生的拉電流使第二驅(qū)動(dòng)器的第一電容器充電時(shí)，根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)延遲。第五晶體管和第十晶體管為P溝道晶體管，且第二電壓低于第一電壓。在這種情況下，當(dāng)通過(guò)復(fù)制流經(jīng)第一驅(qū)動(dòng)器的第五晶體管的電流所產(chǎn)生的灌電流使第一驅(qū)動(dòng)器的電容器放電時(shí)，根據(jù)輸出電壓產(chǎn)生輸出延遲。當(dāng)通過(guò)復(fù)制流經(jīng)第二驅(qū)動(dòng)器的第十晶體管的電流所產(chǎn)生的灌電流使第二驅(qū)動(dòng)器的第一電容器放電時(shí)，根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)延遲。根據(jù)另一示例性變型的第一驅(qū)動(dòng)器包括:第二電容器，該第二電容器具有根據(jù)輸出電壓而變化的電容量；第二反相器，該第二反相器包括連接至第二電容器的輸出端和輸入時(shí)鐘信號(hào)所輸入的輸入端；以及第二輸出反相器，該第二輸出反相器連接第二反相器的輸出端和第二電容器。該第二輸出反相器的輸出為輸出時(shí)鐘信號(hào)。根據(jù)另一示例性變型的第二驅(qū)動(dòng)器包括:第三電容器，該第三電容器具有根據(jù)基準(zhǔn)電壓而變化的電容量；第三反相器，該第三反相器包括連接至第三電容器的輸出端和輸入時(shí)鐘信號(hào)所輸入的輸入端；以及第三輸出反相器，該第三輸出反相器連接第三反相器的輸出端和第三電容器。該第三輸出反相器的輸出為基準(zhǔn)時(shí)鐘信號(hào)。 輸入時(shí)鐘信號(hào)為用于控制數(shù)字電源轉(zhuǎn)換器的操作的信號(hào)。根據(jù)另一不例性實(shí)施方式的將輸入電壓轉(zhuǎn)換成輸出電壓的數(shù)字電源轉(zhuǎn)換器包括:電源開關(guān)，該電源開關(guān)控制轉(zhuǎn)換操作；控制電壓延遲裝置，該控制電壓延遲裝置根據(jù)輸出電壓產(chǎn)生輸出時(shí)鐘信號(hào)且根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)，輸出時(shí)鐘信號(hào)具有相對(duì)于輸入時(shí)鐘信號(hào)的輸出延遲，基準(zhǔn)時(shí)鐘信號(hào)具有相對(duì)于輸入時(shí)鐘信號(hào)的基準(zhǔn)延遲，輸入時(shí)鐘信號(hào)控制該數(shù)字電源轉(zhuǎn)換器的操作；鑒相器，該鑒相器根據(jù)輸出時(shí)鐘信號(hào)和基準(zhǔn)時(shí)鐘信號(hào)之間的相位差產(chǎn)生相位檢測(cè)信號(hào)；以及數(shù)字濾波器，該數(shù)字濾波器根據(jù)相位檢測(cè)信號(hào)產(chǎn)生用于控制電源開關(guān)的工作周期的數(shù)字脈沖寬度控制信號(hào)。該鑒相器包括D觸發(fā)器，該D觸發(fā)器在基準(zhǔn)時(shí)鐘信號(hào)的邊沿時(shí)間處采樣輸出輸入時(shí)鐘信號(hào)，且根據(jù)采樣結(jié)果確定相位檢測(cè)信號(hào)。該數(shù)字濾波器將差分的相位檢測(cè)信號(hào)乘以差分增益以產(chǎn)生第一值，將積分的相位檢測(cè)信號(hào)乘以積分增益以產(chǎn)生第二值，將相位檢測(cè)信號(hào)乘以比例增益以產(chǎn)生第三值，并將第一值、第二值和第三值累加以產(chǎn)生數(shù)字脈沖寬度控制信號(hào)，且差分增益、積分增益和比例增益根據(jù)數(shù)字脈沖寬度控制信號(hào)的范圍而設(shè)定。該數(shù)字電源轉(zhuǎn)換器還包括數(shù)字脈沖寬度調(diào)制器(DPWM)，該DPWM用于根據(jù)輸入時(shí)鐘信號(hào)控制電源開關(guān)的閉合且根據(jù)數(shù)字脈沖寬度控制信號(hào)控制電源開關(guān)的斷開?？刂齐妷貉舆t裝置包括產(chǎn)生輸出時(shí)鐘信號(hào)的第一驅(qū)動(dòng)器和產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)的第二驅(qū)動(dòng)器。該第一驅(qū)動(dòng)器包括:第一晶體管，該第一晶體管包括輸出電壓所輸入的柵極和連接至第一電壓的第一端；反相器，該反相器連接在第一晶體管的第二端和第二電壓之間且接收輸入時(shí)鐘信號(hào)；電容器，該電容器連接至反相器的輸出端；以及輸出反相器，該輸出反相器連接至電容器和反相器的輸出端。該第二驅(qū)動(dòng)器包括:第二晶體管，該第二晶體管包括基準(zhǔn)電壓所輸入的柵極和連接至第一電壓的第一端；第一反相器，該第一反相器連接第二晶體管的第二端和第二電壓且接收輸入時(shí)鐘信號(hào)；第一電容器，該第一電容器連接至第一反相器的輸出端；以及第一輸出反相器，該第一輸出反相器連接至第一電容器和第一反相器的輸出端。該輸出反相器的輸出為輸出時(shí)鐘信號(hào)，且該第一輸出反相器的輸出為基準(zhǔn)時(shí)鐘信號(hào)。第一晶體管和第二晶體管為N溝道晶體管，且第二電壓高于第一電壓。在這種情況下，當(dāng)流經(jīng)第一晶體管的灌電流使電容器放電時(shí)，根據(jù)輸出電壓產(chǎn)生輸出延遲，當(dāng)流經(jīng)第二晶體管的灌電流使第一電容器放電時(shí)，根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)延遲。第一晶體管和第二晶體管為P溝道晶體管，且第二電壓低于第一電壓。在這種情況下，當(dāng)流經(jīng)第一晶體管的拉電流使電容器充電時(shí)，根據(jù)輸出電壓產(chǎn)生輸出延遲，且當(dāng)流經(jīng)第二晶體管的拉電流使第一電容器充電時(shí)，根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)延遲。控制電壓延遲裝置包括產(chǎn)生輸出時(shí)鐘信號(hào)的第一驅(qū)動(dòng)器和產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)的第二驅(qū)動(dòng)器。該第一驅(qū)動(dòng)器包括:第三晶體管，該第三晶體管包括輸出電壓所輸入的柵極和連接至第一電壓的第一端；電流鏡電路，該電流鏡電路連接第三晶體管的第二端和第二電壓且映射流經(jīng)第三晶體管的電流；反相器，該反相器根據(jù)輸入時(shí)鐘信號(hào)輸出電流鏡電路的輸出；電容器，該電容器連接至反相器的輸出端；以及輸出反相器，該輸出反相器連接至電容器和反相器的輸出端。該第二驅(qū)動(dòng)器包括:第四晶體管，該第四晶體管包括接收基準(zhǔn)電壓的柵極和連接至第一電壓的第一端；第一電流鏡電路，該第一電流鏡電路連接第四晶體管的第二端和第二電壓且映射流經(jīng)第四晶體管的電流；第一反相器，該第一反相器根據(jù)輸入時(shí)鐘信號(hào)輸出第一電流鏡電路的輸出；第一電容器，該第一電容器連接至第一反相器的輸出端；以及第一輸出反相器，該第一輸出反相器連接至第一電容器和第一反相器的輸出端。該輸出反相器的輸出為輸出時(shí)鐘信號(hào)，該第一輸出反相器的輸出為基準(zhǔn)時(shí)鐘信號(hào)。第三晶體管和第四晶體管為N溝道晶體管，且第二電壓高于第一電壓。在這種情況下，當(dāng)流經(jīng)第三晶體管的拉電流使電容器充電時(shí)，根據(jù)輸出電壓產(chǎn)生輸出延遲，當(dāng)流經(jīng)第四晶體管的拉電流使第一電容器充電時(shí)，根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)延遲。第三晶體管和第四晶體管為P溝道晶體管，且第二電壓低于第一電壓。當(dāng)流經(jīng)第三晶體管的灌電流使電容器放電時(shí)，根據(jù)輸出電壓產(chǎn)生輸出延遲，當(dāng)流經(jīng)第四晶體管的灌電流使第一電容器放電時(shí)，根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)延遲。根據(jù)另一不例性實(shí)施方式的將輸入電壓轉(zhuǎn)換成輸出電壓的數(shù)字電源轉(zhuǎn)換器的驅(qū)動(dòng)方法包括:根據(jù)輸出電壓產(chǎn)生輸出時(shí)鐘信號(hào)，該輸出時(shí)鐘信號(hào)具有相對(duì)于輸入時(shí)鐘信號(hào)的輸出延遲，輸入時(shí)鐘信號(hào)控制數(shù)字電源轉(zhuǎn)換器的操作；根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)，該基準(zhǔn)時(shí)鐘信號(hào)具有相對(duì)于輸入時(shí)鐘信號(hào)的基準(zhǔn)延遲；根據(jù)輸出時(shí)鐘信號(hào)和基準(zhǔn)時(shí)鐘信號(hào)之間的相位差產(chǎn)生相位檢測(cè)信號(hào)；以及根據(jù)相位檢測(cè)信號(hào)控制電源開關(guān)的工作周期。根據(jù)本發(fā)明的示例性實(shí)施方式，可以提供一種數(shù)字電源轉(zhuǎn)換器及其驅(qū)動(dòng)方法，該數(shù)字電源轉(zhuǎn)換器不受PVT的變化影響且分辨率、功耗和面積不受限。此外，可以提供一種該數(shù)字電源轉(zhuǎn)換器所使用的控制電壓延遲裝置及其驅(qū)動(dòng)方法。


圖1示出根據(jù)本發(fā)明的示例性實(shí)施方式的使用控制電壓延遲裝置的數(shù)字電源轉(zhuǎn)換器；圖2A示出根據(jù)本發(fā)明的示例性實(shí)施方式的第一驅(qū)動(dòng)器的示例的電路圖；圖2B示出根據(jù)本發(fā)明的示例性實(shí)施方式的第二驅(qū)動(dòng)器的示例的電路圖；圖3示出用圖2A的第一驅(qū)動(dòng)器和圖2B的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖；圖4A示出根據(jù)本發(fā)明的示例性實(shí)施方式的第一驅(qū)動(dòng)器的示例性變型的電路圖；圖4B示出根據(jù)本發(fā)明的示例性實(shí)施方式的第二驅(qū)動(dòng)器的示例性變型的電路圖；圖5示出用圖4A的第一驅(qū)動(dòng)器和圖4B的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖；圖6A示出根據(jù)本發(fā)明的示例性實(shí)施方式的第一驅(qū)動(dòng)器的另一示例性變型的電路圖；圖6B示出根據(jù)本發(fā)明的示例性實(shí)施方式的第二驅(qū)動(dòng)器的另一示例性變型的電路圖；圖7示出用圖6A的第一驅(qū)動(dòng)器和圖6B的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖；圖8A示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第一驅(qū)動(dòng)器的電路圖；圖SB示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第二驅(qū)動(dòng)器的電路圖；圖9示出用圖8A的第一驅(qū)動(dòng)器和圖SB的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖；圖1OA示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第一驅(qū)動(dòng)器的示例性變型的電路圖；圖1OB示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第二驅(qū)動(dòng)器的示例性變型的電路圖；圖11示出用圖1OA的第一驅(qū)動(dòng)器和圖1OB的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖；圖12A示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第一驅(qū)動(dòng)器的另一示例性變型的電路圖；圖12B示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第二驅(qū)動(dòng)器的另一示例性變型的電路圖；圖13示出用圖12A的第一驅(qū)動(dòng)器和圖12B的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖；圖14A示出根據(jù)本發(fā)明的又一示例性實(shí)施方式的第一驅(qū)動(dòng)器的控制電壓延遲裝置的示例的電路圖；圖14B示出根據(jù)本發(fā)明的又一示例性實(shí)施方式的第二驅(qū)動(dòng)器的控制電壓延遲裝置的示例的電路圖。
具體實(shí)施例方式在以下詳細(xì)描述中，僅通過(guò)例證的方式示出和描述了本發(fā)明的某些示例性實(shí)施方式。本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種不同的方式修改所描述的實(shí)施方式，而不脫離本發(fā)明的精神或范圍。因此，附圖和描述實(shí)質(zhì)上應(yīng)被認(rèn)為是示例性的而非限制性的。在整篇說(shuō)明書中，相同的附圖標(biāo)記標(biāo)示相同的元件。在整篇說(shuō)明書和所附的權(quán)利要求中，當(dāng)描述一個(gè)元件“聯(lián)接”至另一個(gè)元件時(shí)，該元件可以“直接聯(lián)接”至該另一個(gè)元件或者通過(guò)第三元件“電聯(lián)接”至該另一個(gè)元件。此外，將詞語(yǔ)“包括”及其變型理解為意味著包含所陳述的元件，但并不排除任何其它元件，除非另有明確地相反描述。下文中，將參照附圖闡述本發(fā)明的示例性實(shí)施方式。圖1示出根據(jù)本發(fā)明的示例性實(shí)施方式的使用控制電壓延遲裝置的數(shù)字電源轉(zhuǎn)換器。如圖1所示，控制電壓延遲裝置100接收數(shù)字電源轉(zhuǎn)換器200的輸出電壓VOUT和輸入時(shí)鐘信號(hào)CLK。輸入時(shí)鐘信號(hào)CLK控制數(shù)字電源轉(zhuǎn)換器200的操作。更具體地，輸入時(shí)鐘信號(hào)CLK可以控制數(shù)字電源轉(zhuǎn)換器的開關(guān)操作?？刂齐妷貉舆t裝置100將基準(zhǔn)電壓VREF和輸出電壓VOUT之間的差值轉(zhuǎn)換成輸出時(shí)鐘信號(hào)CLK_0和基準(zhǔn)時(shí)鐘信號(hào)CLK_R之間的相位差。基準(zhǔn)電壓VREF為輸出電壓VOUT的目標(biāo)電壓。相位差可以用作數(shù)字電源轉(zhuǎn)換器200控制輸出電壓VOUT所需的反饋信息?？刂齐妷貉舆t裝置100與輸入時(shí)鐘信號(hào)CLK同步，并且根據(jù)輸出電壓VOUT產(chǎn)生具有輸出延遲的輸出時(shí)鐘信號(hào)CLK_0以及根據(jù)基準(zhǔn)電壓VREF產(chǎn)生具有基準(zhǔn)延遲的基準(zhǔn)時(shí)鐘信號(hào)CLK_R。產(chǎn)生輸出時(shí)鐘信號(hào)CLK_0的第一驅(qū)動(dòng)器110和產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)CLK_R的第二驅(qū)動(dòng)器120具有不同的輸入，但具有相同的配置。下面將描述第一驅(qū)動(dòng)器110和第二驅(qū)動(dòng)器120。數(shù)字電源轉(zhuǎn)換器200將輸入電壓VIN轉(zhuǎn)換成輸出電壓V0UT。根據(jù)本發(fā)明的示例性實(shí)施方式的數(shù)字電源轉(zhuǎn)換器200包括用電源開關(guān)S、二極管D、電感器L和電容器C所實(shí)現(xiàn)的降壓轉(zhuǎn)換器。然而，本發(fā)明的實(shí)施方式不限于此，可以用所有類型的轉(zhuǎn)換器中的任意一種來(lái)實(shí)現(xiàn)數(shù)字電源轉(zhuǎn)換器200。
數(shù)字電源轉(zhuǎn)換器200包括控制電壓延遲裝置100、鑒相器300、數(shù)字濾波器400、時(shí)鐘發(fā)生器500和數(shù)字脈沖寬度調(diào)制器(下文中稱為DPWM) 600。數(shù)字電源轉(zhuǎn)換器200根據(jù)電源開關(guān)S的開關(guān)操作將輸入電壓VIN轉(zhuǎn)換成輸出電壓VOUT0電源開關(guān)S的第一端連接至輸入電壓VIN，且電源開關(guān)S的第二端連接至二極管D的陰極和電感器L的第一端。電感器L的第二端連接電容器C的第一端和負(fù)載LOAD，且電容器C的第二端連接至二極管D的陽(yáng)極。在電源開關(guān)S閉合期間，電流從輸入電壓VIN，經(jīng)電感器L流向電容器C和負(fù)載LOAD。在閉合期間，流經(jīng)電感器L的電流增大，并將能量存儲(chǔ)到電感器L。在電源開關(guān)S斷開期間，流經(jīng)電感器L的電流流經(jīng)電容器C和二極管D。在斷開期間，存儲(chǔ)在電感器L中的能量減小且流經(jīng)電感器L的電流減小。數(shù)字電源轉(zhuǎn)換器200在輸出電壓VOUT減小且小于期望值時(shí)增大電源開關(guān)S的工作周期，而在輸出電壓VOUT增大且大于期望值時(shí)減小電源開關(guān)S的工作周期。

數(shù)字電源轉(zhuǎn)換器200使用輸出時(shí)鐘信號(hào)CLK_0和基準(zhǔn)時(shí)鐘信號(hào)CLK_R的相位差來(lái)感測(cè)輸出電壓VOUT的增大或減小。控制電壓延遲裝置100產(chǎn)生輸出時(shí)鐘信號(hào)CLK_0和基準(zhǔn)時(shí)鐘信號(hào)CLK_R。鑒相器300根據(jù)輸出時(shí)鐘信號(hào)CLK_0和基準(zhǔn)時(shí)鐘信號(hào)CLK_R的相位差產(chǎn)生相位檢測(cè)信號(hào)ros，相位檢測(cè)信號(hào)PDS為數(shù)字信號(hào)。如圖1所示，鑒相器300包括D觸發(fā)器310和轉(zhuǎn)換單元320。輸出時(shí)鐘信號(hào)CLK_0輸入至D觸發(fā)器310的輸入端D，基準(zhǔn)時(shí)鐘信號(hào)CLK_R輸入至D觸發(fā)器310的時(shí)鐘端CK。D觸發(fā)器310根據(jù)輸入端D的輸入信號(hào)在時(shí)鐘端CK的輸入信號(hào)的上升沿時(shí)間處的邏輯電平確定輸出，并通過(guò)輸出端Q輸出該輸出。如果輸出時(shí)鐘信號(hào)CLK_0在基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿時(shí)間處為高電平，則輸出時(shí)鐘信號(hào)CLK_0的相位先于基準(zhǔn)時(shí)鐘信號(hào)CLK_R的相位。此時(shí)，D觸發(fā)器310的輸出為對(duì)應(yīng)于邏輯電平“I”的高電平電壓。反之，如果輸出時(shí)鐘信號(hào)CLK_0在基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿時(shí)間處為低電平，則輸出時(shí)鐘信號(hào)CLK_0的相位落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R的相位。此時(shí)，D觸發(fā)器310的輸出為對(duì)應(yīng)于邏輯電平“O”的低電平電壓。數(shù)字電源轉(zhuǎn)換器200控制輸出電壓V0UT，使得輸出時(shí)鐘信號(hào)CLK_0的相位與基準(zhǔn)時(shí)鐘信號(hào)CLK_R的相位一致。轉(zhuǎn)換單元320接收D觸發(fā)器310的輸出，并產(chǎn)生對(duì)應(yīng)于D觸發(fā)器310的輸出的相位檢測(cè)信號(hào)ros。根據(jù)本發(fā)明的示例性實(shí)施方式，當(dāng)D觸發(fā)器310的輸出為高電平電壓時(shí)，相位檢測(cè)信號(hào)PDS為數(shù)字信號(hào)“1”，當(dāng)D觸發(fā)器310的輸出為低電平電壓時(shí)，相位檢測(cè)信號(hào)PDS為數(shù)字 目號(hào)“_1”。數(shù)字濾波器400根據(jù)相位檢測(cè)信號(hào)PDS產(chǎn)生控制電源開關(guān)S的工作周期的數(shù)字脈沖寬度控制信號(hào)DPWS [η: O]。數(shù)字濾波器400在相位檢測(cè)信號(hào)PDS為I時(shí)將數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]增大到預(yù)定的第一單位，在相位檢測(cè)信號(hào)PDS為-1時(shí)將數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]減小到預(yù)定的第二單位。例如，為η位信號(hào)的數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]的范圍是從I到100，第一單位為1，且第二單位為I。當(dāng)相位檢測(cè)信號(hào)PDS為I時(shí)，將數(shù)字脈沖寬度控制信號(hào)DPffS[η:O]增加I，而當(dāng)相位檢測(cè)信號(hào)PDS為-1時(shí)，將數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]減小I。以上僅為闡述本發(fā)明的示例性實(shí)施方式的示例。本發(fā)明不限于此，可根據(jù)DPWM600的輸入范圍將數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]的范圍設(shè)定成合適的值。根據(jù)本發(fā)明的示例性實(shí)施方式，通過(guò)使用比例積分微分(PID)濾波器來(lái)實(shí)現(xiàn)數(shù)字濾波器400，但是本發(fā)明不限于此。另一類型的數(shù)字濾波器可以用于根據(jù)相位檢測(cè)信號(hào)PDS控制數(shù)字脈沖寬度控制信號(hào) DPffS[η:O] ο數(shù)字濾波器400包括微分器410、積分器420、比例增益單元430、微分增益單元440、積分增益單元450和加法器460。微分器410接收相位檢測(cè)信號(hào)PDS并對(duì)相位檢測(cè)信號(hào)PDS求微分，微分增益單元440將微分器410的輸出乘以預(yù)定的微分增益并輸出微分器410的相乘的輸出。積分器420接收相位檢測(cè)信號(hào)PDS并對(duì)相位檢測(cè)信號(hào)PDS求積分，積分增益單元450將積分器420的輸出乘以預(yù)定的積分增益并輸出積分器420的相乘的輸出。比例增益單元430接收相位檢測(cè)信號(hào)H)S，將相位檢測(cè)信號(hào)PDS乘以預(yù)定的比例增益，并輸出相乘的相位檢測(cè)信號(hào)ros。根據(jù)數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]的范圍設(shè)定微分增益、積分增益和比例增
Mo根據(jù)DPWM 600的輸入范圍設(shè)定數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]的范圍。因此，DPWM 600的輸入范圍被考慮用于設(shè)定微分增益、積分增益和比例增益。根據(jù)通過(guò)對(duì)相位檢測(cè)信號(hào)PDS進(jìn)行PID濾波所產(chǎn)生的數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]，可將輸出電壓VOUT穩(wěn)定且快速地收斂至基準(zhǔn)電壓VREF。時(shí)鐘發(fā)生器500產(chǎn)生用于控制電源開關(guān)S的開關(guān)操作的輸入時(shí)鐘信號(hào)CLK。電源開關(guān)S的開關(guān)頻率由輸入時(shí)鐘信號(hào)CLK控制。例如，可以在輸入時(shí)鐘信號(hào)CLK的上升時(shí)間點(diǎn)處將電源開關(guān)S閉合。DPWM 600根據(jù)輸入時(shí)鐘信號(hào)CLK控制電源開關(guān)S閉合，且根據(jù)數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]控制電源開關(guān)S斷開。例如，DPWM 600產(chǎn)生門信號(hào)VG，門信號(hào)VG根據(jù)輸入時(shí)鐘信號(hào)CLK閉合電源開關(guān)S且根據(jù)數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]斷開電源開關(guān)S。更詳細(xì)地，DPWM 600產(chǎn)生啟用電平門信號(hào)VG，用以使電源開關(guān)S的閉合與輸入時(shí)鐘信號(hào)CLK的上升時(shí)間點(diǎn)同步。DPWM 600產(chǎn)生禁用電平門信號(hào)VG，用以在從電源開關(guān)S的閉合時(shí)間開始，經(jīng)過(guò)根據(jù)數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]所確定的工作周期所對(duì)應(yīng)的時(shí)間之后，斷開電源開關(guān)S。
根據(jù)本發(fā)明的示例性實(shí)施方式，第一驅(qū)動(dòng)器110可以包括根據(jù)輸出電壓VOUT的電流源或根據(jù)輸出電壓VOUT的具有可變電容量的可變電容器。根據(jù)本發(fā)明的示例性實(shí)施方式，第二驅(qū)動(dòng)器120可以包括根據(jù)基準(zhǔn)電壓VREF產(chǎn)生電流的電流源或根據(jù)基準(zhǔn)電壓VREF的具有一電容量的電容器。首先，將描述第一驅(qū)動(dòng)器110包括可變電流源的示例性實(shí)施方式。第一驅(qū)動(dòng)器110可以包括根據(jù)輸出電壓VOUT的可變的灌電流源和根據(jù)輸出電壓VOUT的可變電流源中的一種，或者這兩種可變電流源。此外，可變電流源可以具有根據(jù)輸出電壓VOUT的增大而增大電流且根據(jù)輸出電壓VOUT的減小而減小電流的正特性?；蛘撸勺冸娏髟纯梢跃哂懈鶕?jù)輸出電壓VOUT的增大而減小電流且根據(jù)輸出電壓VOUT的減小而增大電流的負(fù)特性。將描述用根據(jù)正特性的可變電流源所實(shí)現(xiàn)的第一驅(qū)動(dòng)器110。例如，將描述包括根據(jù)正特性的可變的灌電流源的第一驅(qū)動(dòng)器110。圖2A示出根據(jù)本發(fā)明的示例性實(shí)施方式的第一驅(qū)動(dòng)器的示例的電路圖。圖2B示出根據(jù)本發(fā)明的示例性實(shí)施方式的第二驅(qū)動(dòng)器的示例的電路圖。如圖2A和圖2B所不,第一驅(qū)動(dòng)器110的輸入為輸出電壓V0UT,第二驅(qū)動(dòng)器120的輸入為基準(zhǔn)電壓VREF。除了輸入電壓，第二驅(qū)動(dòng)器120的部件及其各部件之間的連接和第一驅(qū)動(dòng)器Iio的相同。因此，不詳細(xì)描述第二驅(qū)動(dòng)器120。如圖2A所不,第一驅(qū)動(dòng)器110包括3個(gè)晶體管T1-T3、電容器Cl和輸出反相器INVl0晶體管Tl為根據(jù)輸出電壓VOUT產(chǎn)生灌電流的可變的灌電流源。輸出電壓VOUT輸入到晶體管Tl的柵極。晶體管Tl的漏極連接到晶體管T2的源極，且晶體管Tl的源極接地。將輸入時(shí)鐘信號(hào)CLK接收到各柵極的晶體管T2和晶體管T3配置成反相器，晶體管T2的漏極和晶體管T3的漏極連接，且晶體管T3的源極連接至電壓VS。晶體管T3為P溝道晶體管，晶體管TI和晶體管T2為N溝道晶體管。具有根據(jù)輸出電壓VOUT的正特性的電流流經(jīng)晶體管Tl。電容器Cl連接至晶體管T2的漏極和晶體管T3的漏極。因此，在晶體管T2的導(dǎo)通期間，通過(guò)流經(jīng)晶體管Tl的電流使電容器Cl放電，在晶體管T3的導(dǎo)通期間，將電壓VS通過(guò)晶體管T3應(yīng)用到電容器Cl。輸出反相器INVl的輸入端連接至電容器Cl。輸出反相器INVl使電容器Cl的電壓反相并將其輸出為輸出時(shí)鐘信號(hào)CLK_0。通過(guò)電容器Cl的放電將輸出反相器INVl的輸出相位反相需要花費(fèi)一段時(shí)間。因此，在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間和輸出時(shí)鐘信號(hào)CLK_0的上升沿時(shí)間之間存在輸出延遲。此外，在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間和基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿時(shí)間之間存在基準(zhǔn)延遲?？刂齐妷貉舆t裝置100產(chǎn)生輸出時(shí)鐘信號(hào)CLK_0，輸出時(shí)鐘信號(hào)CLK_0具有與輸入時(shí)鐘信號(hào)CLK的上升沿同步的輸出延遲?？刂齐妷貉舆t裝置100產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)CLK_R，基準(zhǔn)時(shí)鐘信號(hào)CLK_R具有與輸入時(shí)鐘信號(hào)CLK的上升沿同步的基準(zhǔn)延遲。在輸入時(shí)鐘信號(hào)CLK的下降沿處，基準(zhǔn)時(shí)鐘信號(hào)CLK_R和輸出時(shí)鐘信號(hào)CLK_0沒(méi)有延遲。在輸入時(shí)鐘信號(hào)CLK的下降沿處，晶體管T3和晶體管T3'導(dǎo)通，電壓VS直接輸入到輸出反相器INVl和輸出反相器INVl'，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R和輸出時(shí)鐘信號(hào)CLK_0在輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間處下降。如上所述，根據(jù)本發(fā)明的示例性實(shí)施方式，控制電壓延遲裝置100產(chǎn)生輸出時(shí)鐘信號(hào)CLK_0和基準(zhǔn)時(shí)鐘信號(hào)CLK_R，輸出時(shí)鐘信號(hào)CLK_0具有從輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間開始的、與輸出電壓VOUT對(duì)應(yīng)的輸出延遲，基準(zhǔn)時(shí)鐘信號(hào)CLK_R具有從輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間開始的、與基準(zhǔn)電壓VREF對(duì)應(yīng)的基準(zhǔn)延遲。因此，控制電壓延遲裝置100可以將輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差轉(zhuǎn)換成輸出時(shí)鐘信號(hào)CLK_0的上升沿和基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿之間的相位差。即，如果輸出電壓VOUT高于基準(zhǔn)電壓VREF，則流經(jīng)第一驅(qū)動(dòng)器110的晶體管Tl的電流大于流經(jīng)第二驅(qū)動(dòng)器120的晶體管Tl'的電流。因此，第一驅(qū)動(dòng)器110的電容器Cl比第二驅(qū)動(dòng)器120的電容器Cl'更快速地放電，且輸出時(shí)鐘信號(hào)CLK_0在基準(zhǔn)時(shí)鐘信號(hào)CLK_R上升之前上升。即，輸出時(shí)鐘信號(hào)CLK_0的上升沿先于基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿?；蛘撸绻敵鲭妷篤OUT低于基準(zhǔn)電壓VREF，則流經(jīng)第一驅(qū)動(dòng)器110的晶體管Tl的電流小于流經(jīng)第二驅(qū)動(dòng)器120的晶體管Tl'的電流。因此，第一驅(qū)動(dòng)器110的電容器Cl比第二驅(qū)動(dòng)器120的電容器Cl'更慢地放電，且輸出時(shí)鐘信號(hào)CLK_0在基準(zhǔn)時(shí)鐘信號(hào)CLK_R上升之后上升。S卩，輸出時(shí)鐘信號(hào)CLK_0的上升沿落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿。圖3示出用圖2A的第一驅(qū)動(dòng)器和圖2B的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖。圖3示出預(yù)定時(shí)段的波形圖，該預(yù)定時(shí)段包括將輸出電壓增大且穩(wěn)定到基準(zhǔn)電壓的時(shí)段。首先，在時(shí)間點(diǎn)TPl處，當(dāng)輸入時(shí)鐘信號(hào)CLK上升時(shí)，晶體管T2導(dǎo)通且與輸出電壓VOUT對(duì)應(yīng)的灌電流使電容器Cl放電。在時(shí)間點(diǎn)TPl處，由于輸出電壓VOUT低于基準(zhǔn)電壓VREF，因此第二驅(qū)動(dòng)器120的灌電流大于第一驅(qū)動(dòng)器110的灌電流。因此，第二驅(qū)動(dòng)器120的電容器Cl'比第一驅(qū)動(dòng)器110的電容器Cl更快速地放電，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升時(shí)間點(diǎn)TP2在輸出時(shí)鐘信號(hào)CLK_0的上升時(shí)間點(diǎn)TP3之前。SP，基準(zhǔn)延遲DLl比輸出延遲DL2短。因?yàn)檩敵鰰r(shí)鐘信號(hào)CLK_0在基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升時(shí)間點(diǎn)TP2處為低電平，所以D觸發(fā)器310的輸出為低電平，且轉(zhuǎn)換單元320產(chǎn)生-1作為相位檢測(cè)信號(hào)H)S。在時(shí)間點(diǎn)TP4處，當(dāng)輸入時(shí)鐘信號(hào)CLK下降時(shí)，晶體管T3和晶體管T3'導(dǎo)通且輸出時(shí)鐘信號(hào)CLK_0和基準(zhǔn)時(shí)鐘信號(hào)CLK_R下降。在輸出電壓VOUT小于基準(zhǔn)電壓VREF期間，輸出時(shí)鐘信號(hào)CLK_0的上升沿落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿，因此相位檢測(cè)信號(hào)PDS保持為-1。在輸入時(shí)鐘信號(hào)CLK的上升時(shí)間點(diǎn)TP5處，輸出電壓VOUT高于基準(zhǔn)電壓VREF。因此，第一驅(qū)動(dòng)器110的灌電流大于第二驅(qū)動(dòng)器120的灌電流，且輸出時(shí)鐘信號(hào)CLK_0的上升沿時(shí)間點(diǎn)TP6在基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿時(shí)間點(diǎn)TP7之前。輸出延遲DL3比基準(zhǔn)延遲DLl短。輸出時(shí)鐘信號(hào)CLK_0在基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿時(shí)間點(diǎn)TP7處為高電平，從而D觸發(fā)器310的輸出為高電平，且轉(zhuǎn)換單元320產(chǎn)生I作為相位檢測(cè)信號(hào)H)S。如上所述，在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間點(diǎn)處，根據(jù)輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差，出現(xiàn)輸出時(shí)鐘信號(hào)CLK_0和基準(zhǔn)時(shí)鐘信號(hào)CLK_R的相位差。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R的上升沿時(shí)間點(diǎn)處根據(jù)輸出時(shí)鐘信號(hào)CLK_0的電平出現(xiàn)相位檢測(cè)信號(hào)ros。當(dāng)相位檢測(cè)信號(hào)PDS為-1時(shí)，數(shù)字濾波器400減小數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]，當(dāng)相位檢測(cè)信號(hào)PDS為I時(shí)，數(shù)字濾波器400增大數(shù)字脈沖寬度控制信號(hào)DPffS[n:0]。根據(jù)本發(fā)明的示例性實(shí)施方式，DPWM 600利用數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]從最大工作周期開始減小工作周期。因此，數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]減小得越多，工作周期就增大得越多。在輸出電壓VOUT增大到基準(zhǔn)電壓VREF期間，由于相位檢測(cè)信號(hào)PDS為-1，因此工作周期增大。此外，在輸出電壓VOUT達(dá)到基準(zhǔn)電壓VREF之后，由于相位檢測(cè)信號(hào)PDS交替地具有值I和-1，因此工作周期保持在恒定范圍之內(nèi)。根據(jù)本發(fā)明的示例性實(shí)施方式，第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器不限于圖2Α和圖2Β中所示的電路。例如，第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器可以包括可變電流源和可變的灌電流源，該可變電流源根據(jù)輸出電壓VOUT產(chǎn)生拉電流。下文中，將參照?qǐng)D4Α和圖4Β描述配置有包括可變電流源和可變的灌電流源的第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器的控制電壓延遲裝置。圖4Α示出根據(jù)本發(fā)明的示例性實(shí)施方式的第一驅(qū)動(dòng)器的示例性變型的電路圖。圖4Β示出根據(jù)本發(fā)明的示例性實(shí)施方式的第二驅(qū)動(dòng)器的示例性變型的電路圖。如圖4Α和圖4Β所示，第一驅(qū)動(dòng)器110_1和第二驅(qū)動(dòng)器120_1包括根據(jù)正特性的可變的灌電流源和可變電流源。包括第一驅(qū)動(dòng)器110_1和第二驅(qū)動(dòng)器120_1的控制電壓延遲裝置產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)CLK_R1和輸出時(shí)鐘信號(hào)CLK_01，基準(zhǔn)時(shí)鐘信號(hào)CLK_R1和輸出時(shí)鐘信號(hào)CLK_01具有與輸入時(shí)鐘信號(hào)CLK的每個(gè)上升沿和下降沿同步的延遲。第一驅(qū)動(dòng)器110_1包括6個(gè)晶體管T4-T9、電容器C2和輸出反相器INV2。第二驅(qū)動(dòng)器120_1的輸入不同于第一驅(qū)動(dòng)器110_1，第二驅(qū)動(dòng)器120_1的輸入為基準(zhǔn)電壓VREF，而不是輸出電壓VOUT。然而，除了輸入外，第二驅(qū)動(dòng)器120_1具有與第一驅(qū)動(dòng)器110_1相同的配置和連接。
因此，不詳細(xì)描述第二驅(qū)動(dòng)器120_1。晶體管T9為根據(jù)輸出電壓VOUT產(chǎn)生灌電流的可變的灌電流源。晶體管T8、晶體管T7和晶體管T4形成根據(jù)輸出電壓VOUT產(chǎn)生拉電流的可變電流源。 晶體管T9和晶體管T8為N溝道晶體管，輸出電壓VOUT與晶體管T9的柵極和晶體管T8的柵極連接。因此，流經(jīng)晶體管T9和晶體管T8的電流具有根據(jù)輸出電壓VOUT的正特性。晶體管T7和晶體管T4形成電流鏡電路。晶體管T7包括連接至電壓VS的源極、連接至晶體管T4的柵極的柵極以及連接至晶體管T8的漏極的漏極。此外，晶體管T7的漏極和源極彼此連接。晶體管T4的源極連接至電壓VS，流經(jīng)晶體管T7的電流被電流鏡電路所復(fù)制并流經(jīng)晶體管T4。由于流經(jīng)晶體管T8的電流流經(jīng)晶體管T7，因此具有根據(jù)輸出電壓VOUT的正特性的電流被復(fù)制并流經(jīng)晶體管T4。如上所述，配置可變電流源。晶體管T5和晶體管T6配置反相器，且輸入時(shí)鐘信號(hào)CLK輸入至晶體管T5的柵極和晶體管T6的柵極。晶體管T5的源極連接至晶體管T4的漏極，且晶體管T6的漏極連接至晶體管T9的漏極。由于晶體管T5為P溝道晶體管，因此晶體管T5由低電平的輸入時(shí)鐘信號(hào)CLK導(dǎo)通，由于晶體管T6為N溝道晶體管，因此晶體管T6由高電平的輸入時(shí)鐘信號(hào)CLK導(dǎo)通。電容器C2連接至一節(jié)點(diǎn)，該節(jié)點(diǎn)與晶體管T5的漏極和晶體管T6的漏極連接。因此，在晶體管T5的導(dǎo)通期間，流經(jīng)晶體管T4的電流使電容器C2充電，在晶體管T6的導(dǎo)通期間，流經(jīng)晶體管T9的電流使電容器C2放電。輸出反相器INV2接收電容器C2的電壓，使電容器C2的電壓反相并將其輸出為輸出時(shí)鐘信號(hào)CLK_01。通過(guò)電容器C2的充電或放電將輸出反相器INV2的輸出相位反相需要花費(fèi)時(shí)間。因此，在輸入時(shí)鐘信號(hào)CLK的上升沿或下降沿和輸出時(shí)鐘信號(hào)CLK_01的上升沿或下降沿之間存在輸出延遲。同樣地，在第二驅(qū)動(dòng)器120_1中的輸入時(shí)鐘信號(hào)CLK和基準(zhǔn)時(shí)鐘信號(hào)CLK_R1之間
存在基準(zhǔn)延遲。S卩，在輸入時(shí)鐘信號(hào)CLK的上升沿或下降沿和基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的上升沿或下降沿之間存在基準(zhǔn)延遲。輸入時(shí)鐘信號(hào)CLK和輸出時(shí)鐘信號(hào)CLK_01之間的輸出延遲發(fā)生在上升沿時(shí)間點(diǎn)和下降沿時(shí)間點(diǎn)處，輸入時(shí)鐘信號(hào)CLK和基準(zhǔn)時(shí)鐘信號(hào)CLK_R1之間的基準(zhǔn)延遲發(fā)生在上升沿時(shí)間點(diǎn)和下降沿時(shí)間點(diǎn)處?？刂齐妷貉舆t裝置100根據(jù)輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差產(chǎn)生輸出延遲和基準(zhǔn)延遲之間的差值。即，控制電壓延遲裝置100將輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差轉(zhuǎn)換為輸出時(shí)鐘信號(hào)CLK_01和基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的相位差。
S卩，如果輸出電壓VOUT高于基準(zhǔn)電壓VREF，則分別流經(jīng)第一驅(qū)動(dòng)器110_1的晶體管T9和晶體管T4的電流大于分別流經(jīng)第二驅(qū)動(dòng)器120_1的晶體管T9'和晶體管T4'的電流。因此，輸出延遲比基準(zhǔn)延遲短，且輸出時(shí)鐘信號(hào)CLK_01的相位在基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的相位之前。或者，如果輸出電壓VOUT低于基準(zhǔn)電壓VREF，則分別流經(jīng)第一驅(qū)動(dòng)器110_1的晶體管T9和晶體管T4的電流小于分別流經(jīng)第二驅(qū)動(dòng)器120_1的晶體管T9'和晶體管T4'的電流。因此，輸出延遲比基準(zhǔn)延遲長(zhǎng)，且輸出時(shí)鐘信號(hào)CLK_01的相位落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的相位。圖5示出用圖4A的第一驅(qū)動(dòng)器和圖4B的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖。圖5示出預(yù)定時(shí)段的波形圖，該預(yù)定時(shí)段包括將輸出電壓增大且穩(wěn)定到基準(zhǔn)電壓的時(shí)段。首先，在時(shí)間TMl處，當(dāng)輸入時(shí)鐘信號(hào)CLK上升時(shí)，晶體管T6導(dǎo)通且與輸出電壓VOUT對(duì)應(yīng)的灌電流使電容器C2放電。在時(shí)間TMl處，由于輸出電壓VOUT低于基準(zhǔn)電壓VREF，因此第二驅(qū)動(dòng)器120_1的灌電流大于第一驅(qū)動(dòng)器110_1的灌電流。因此，第二驅(qū)動(dòng)器120_1的電容器C2'比第一驅(qū)動(dòng)器110_1的電容器C2更快速地放電，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的上升時(shí)間TM2早于輸出時(shí)鐘信號(hào)CLK_01的上升時(shí)間TM3。即基準(zhǔn)延遲DLl比輸出延遲DL4短。在時(shí)間TM4處，當(dāng)輸入時(shí)鐘信號(hào)CLK下降時(shí)，晶體管T5導(dǎo)通且與輸出電壓VOUT對(duì)應(yīng)的拉電流使電容器C2充電。在時(shí)間TM4處，由于輸出電壓VOUT低于基準(zhǔn)電壓VREF，因此第二驅(qū)動(dòng)器120_1的拉電流大于第一驅(qū)動(dòng)器110_1的拉電流。因此，第二驅(qū)動(dòng)器120_1的電容器C2'比第一驅(qū)動(dòng)器110_1的電容器C2更快速地充電，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的下降時(shí)間TM5早于輸出時(shí)鐘信號(hào)CLK_01的下降時(shí)間TM6。即基準(zhǔn)延遲DL5比輸出延遲DL6短。輸入時(shí)鐘信號(hào)CLK的上升沿和基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的上升沿之間的基準(zhǔn)延遲DLl是恒定的，且輸入時(shí)鐘信號(hào)CLK的下降沿和基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的下降沿之間的基準(zhǔn)延遲DL5是恒定的。基準(zhǔn)延遲DLl可以與基準(zhǔn)延遲DL5相同。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的上升沿時(shí)間TM2處，輸出時(shí)鐘信號(hào)CLK_01為低電平，從而D觸發(fā)器310的輸出為低電平，且轉(zhuǎn)換單元320產(chǎn)生-1作為相位檢測(cè)信號(hào)H)S。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的下一個(gè)上升沿時(shí)間TM7處，輸出時(shí)鐘信號(hào)CLK_01為低電平，從而D觸發(fā)器310的輸出為低電平，且轉(zhuǎn)換單元320產(chǎn)生-1作為相位檢測(cè)信號(hào)H)S。在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間TM8處，輸出電壓VOUT高于基準(zhǔn)電壓VREF。因此，第一驅(qū)動(dòng)器110_1的灌電流大于第二驅(qū)動(dòng)器120_1的灌電流，且輸出時(shí)鐘信號(hào)CLK_01的上升沿時(shí)間TM9早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的上升沿時(shí)間TM10。
輸出延遲DL7比基準(zhǔn)延遲DLl短。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的上升沿時(shí)間TMlO處，輸出時(shí)鐘信號(hào)CLK_01為高電平，從而D觸發(fā)器310的輸出為高電平，且轉(zhuǎn)換單元320產(chǎn)生I作為相位檢測(cè)信號(hào)H)S。在輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間TMll處，輸出電壓VOUT高于基準(zhǔn)電壓VREF。因此，第一驅(qū)動(dòng)器110_1的拉電流大于第二驅(qū)動(dòng)器120_1的拉電流，且輸出時(shí)鐘信號(hào)CLK_01的下降沿時(shí)間TM12早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的下降沿時(shí)間TM13。輸出延遲DL8比基準(zhǔn)延遲DL5短。如上所述，在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間和下降沿時(shí)間處，根據(jù)輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差，出現(xiàn)輸出時(shí)鐘信號(hào)CLK_01和基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的相位差。當(dāng)相位檢測(cè)信號(hào)PDS為-1時(shí)，數(shù)字濾波器400減小數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]，當(dāng)相位檢測(cè)信號(hào)PDS為I時(shí)，數(shù)字濾波器400增大數(shù)字脈沖寬度控制信號(hào)DPffS[n:0]。根據(jù)本發(fā)明的示例性實(shí)施方式，DPWM 600利用數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]從最大工作周期開始減小工作周期。因此，數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]減小得越多，工作周期就增大得越多。在將輸出電壓VOUT增大以達(dá)到基準(zhǔn)電壓VREF期間，由于相位檢測(cè)信號(hào)PDS為-1，因此工作周期增大。此外，在輸出電壓VOUT達(dá)到基準(zhǔn)電壓VREF之后，由于相位檢測(cè)信號(hào)PDS交替地具有值I和-1，因此工作周期保持在恒定范圍之內(nèi)。圖5示出根據(jù)輸出時(shí)鐘信號(hào)CLK_01在基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的上升沿時(shí)間處的電平確定相位檢測(cè)信號(hào)ros，但本發(fā)明不限于此。S卩，輸出時(shí)鐘信號(hào)的采樣時(shí)間可以是基準(zhǔn)時(shí)鐘信號(hào)的下降沿時(shí)間，而不是基準(zhǔn)時(shí)鐘信號(hào)的上升沿時(shí)間。更詳細(xì)地，根據(jù)輸出時(shí)鐘信號(hào)CLK_01在基準(zhǔn)時(shí)鐘信號(hào)CLK_R1的下降沿時(shí)間處的電平確定相位檢測(cè)信號(hào)ros。于是，相位檢測(cè)信號(hào)PDS可以具有與圖5中所示的波形的相位相反的相位。于是，DPWM 600可以設(shè)計(jì)成利用數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]從最小工作周
期開始增大工作周期。下文中，將參照?qǐng)D6Α和圖6Β描述配置有包括可變電流源的第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器的控制電壓延遲裝置。包括可變電流源的控制電壓延遲裝置的采樣時(shí)間為基準(zhǔn)時(shí)鐘信號(hào)的下降沿時(shí)間。因此，圖1中所示的D觸發(fā)器310根據(jù)輸入到輸入端D的輸入信號(hào)在輸入到時(shí)鐘端CK的輸入信號(hào)的下降沿時(shí)間處的邏輯電平確定輸出，并將該輸出通過(guò)輸出端Q輸出。圖6Α示出根據(jù)本發(fā)明的示例性實(shí)施方式的第一驅(qū)動(dòng)器的另一示例性變型的電路圖。圖6Β示出根據(jù)本發(fā)明的示例性實(shí)施方式的第二驅(qū)動(dòng)器的另一示例性變型的電路圖。如圖6Α和圖6Β所不,第一驅(qū)動(dòng)器110_2包括根據(jù)輸出電壓VOUT產(chǎn)生拉電流的可變電流源，第二驅(qū)動(dòng)器120_2包括根據(jù)基準(zhǔn)電壓VREF產(chǎn)生拉電流的可變的灌電流源。第一驅(qū)動(dòng)器110_2包括5個(gè)晶體管T11-T15、電容器C3和輸出反相器INV3。晶體管T11、晶體管T12和晶體管T13形成根據(jù)輸出電壓VOUT產(chǎn)生拉電流的可變電流源。晶體管Tll為N溝道晶體管，且輸出電壓VOUT連接至晶體管Tll的柵極。因此，流經(jīng)晶體管Tll的電流具有根據(jù)輸出電壓VOUT的正特性。晶體管T12和晶體管T13形成電流鏡電路。晶體管T12包括連接至電壓VS的源極、連接至晶體管T13的柵極的柵極以及連接至晶體管Tll的漏極的漏極。此外，晶體管T12的漏極和源極彼此連接。晶體管T13的源極連接至電壓VS，且流經(jīng)晶體管T13的電流被復(fù)制并流經(jīng)晶體管T14。由于流經(jīng)晶體管Tll的電流流經(jīng)晶體管T12，因此具有根據(jù)輸出電壓VOUT的正特性的電流被復(fù)制并流經(jīng)晶體管T13。如上所述，配置可變電流源。輸入時(shí)鐘信號(hào)CLK輸入至晶體管T14、晶體管T15的柵極，晶體管T14和晶體管T15配置成反相器。晶體管T14的源極連接至晶體管T13的漏極，且晶體管T14的漏極連接至晶體管T15的漏極。由于晶體管T14為P溝道晶體管，因此晶體管T14由低電平的輸入時(shí)鐘信號(hào)CLK導(dǎo)通，由于晶體管T15為N溝道晶體管，因此晶體管T15由高電平的輸入時(shí)鐘信號(hào)CLK導(dǎo)通。電容器C3連接至一節(jié)點(diǎn)，該節(jié)點(diǎn)與晶體管T14的漏極和晶體管T15的漏極連接。因此，在晶體管T14導(dǎo)通期間，流經(jīng)晶體管T13的電流使電容器C3充電，在晶體管T15導(dǎo)通期間，流經(jīng)晶體管T15的電流使電容器C3接地。輸出反相器INV3接收電容器C3的電壓，使電容器C3的電壓反相并將其輸出作為輸出時(shí)鐘信號(hào)CLK_02。通過(guò)電容器C3的充電,將輸出反相器INV3的輸出相位反相需要花費(fèi)一段時(shí)間。因此，在輸入時(shí)鐘信號(hào)CLK和輸出時(shí)鐘信號(hào)CLK_02之間存在延遲。同樣地，在輸入時(shí)鐘信號(hào)CLK和基準(zhǔn)時(shí)鐘信號(hào)CLK_R2之間存在延遲。在包括圖6A和圖6B中所示的第一驅(qū)動(dòng)器110_2和第二驅(qū)動(dòng)器120_2的控制電壓延遲裝置100中，輸出延遲和基準(zhǔn)延遲與輸入時(shí)鐘信號(hào)CLK的下降沿同步發(fā)生，且基準(zhǔn)延遲和輸出延遲不發(fā)生在輸入時(shí)鐘信號(hào)CLK的上升沿處。晶體管T15和晶體管T15'在輸入時(shí)鐘信號(hào)CLK的上升沿處導(dǎo)通，輸出反相器INV3和輸出反相器INV3'接收接地電壓，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R2和輸出時(shí)鐘信號(hào)CLK_02上升為聞電平。根據(jù)本發(fā)明的示例性實(shí)施方式，控制電壓延遲裝置100產(chǎn)生輸出時(shí)鐘信號(hào)CLK_02和基準(zhǔn)時(shí)鐘信號(hào)CLK_R2，輸出時(shí)鐘信號(hào)CLK_02具有從輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間開始的輸出延遲，基準(zhǔn)時(shí)鐘信號(hào)CLK_R2具有從輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間開始的基準(zhǔn)延遲。因此，控制電壓延遲裝置100可以將輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差轉(zhuǎn)換成輸出時(shí)鐘信號(hào)CLK_02和基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的下降沿的相位差。S卩，如果輸出電壓VOUT大于基準(zhǔn)電壓VREF，則流經(jīng)第一驅(qū)動(dòng)器110_2的晶體管Tll的電流大于流經(jīng)第二驅(qū)動(dòng)器120_2的晶體管Tll'的電流。因此，輸出延遲比基準(zhǔn)延遲短。即輸出時(shí)鐘信號(hào)CLK_02的下降沿早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的下降沿。或者，如果輸出電壓VOUT小于基準(zhǔn)電壓VREF，則流經(jīng)第一驅(qū)動(dòng)器110_2的晶體管Tll的電流小于流經(jīng)第二驅(qū)動(dòng)器120_2的晶體管Tll'的電流。因此，輸出延遲比基準(zhǔn)延遲長(zhǎng)。即輸出時(shí)鐘信號(hào)CLK_02的下降沿落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的下降沿。圖7示出用圖6A的第一驅(qū)動(dòng)器和圖6B的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖。圖7示出預(yù)定時(shí)段的波形圖，該預(yù)定時(shí)段包括將輸出電壓增大且穩(wěn)定到基準(zhǔn)電壓的時(shí)段。首先，在時(shí)間TRl處，當(dāng)輸入時(shí)鐘信號(hào)CLK上升時(shí)，晶體管T15和晶體管T15'導(dǎo)通，并且地電壓輸入至輸出反相器INV3和輸出反相器INV3'。輸出反相器INV3將地電壓反相以輸出高電平電壓，因此輸出時(shí)鐘信號(hào)CLK_02和基準(zhǔn)時(shí)鐘信號(hào)CLK_R2上升。在時(shí)間TR2處，當(dāng)輸入時(shí)鐘信號(hào)CLK下降時(shí)，晶體管T14導(dǎo)通且與輸出電壓VOUT對(duì)應(yīng)的拉電流使電容器C3充電。在時(shí)間TR2處，由于輸出電壓VOUT小于基準(zhǔn)電壓VREF，因此第二驅(qū)動(dòng)器120_2的拉電流大于第一驅(qū)動(dòng)器110_2的拉電流。因此，第二驅(qū)動(dòng)器1202的電容器C3'比第一驅(qū)動(dòng)器110_2的電容器C3更快速地充電，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的下降時(shí)間TR3早于輸出時(shí)鐘信號(hào)CLK_02的下降時(shí)間TR4。即基準(zhǔn)延遲DL5比輸出延遲DL9短。輸出時(shí)鐘信號(hào)CLK_02在基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的下降沿時(shí)間點(diǎn)TR3處為高電平，因此D觸發(fā)器310的輸出為高電平，且轉(zhuǎn)換單元320產(chǎn)生I作為相位檢測(cè)信號(hào)H)S。輸出時(shí)鐘信號(hào)CLK_02在基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的下降沿時(shí)間點(diǎn)TR5處為高電平，因此D觸發(fā)器310的輸出為高電平，且轉(zhuǎn)換單元320產(chǎn)生I作為相位檢測(cè)信號(hào)H)S。在輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間TR6處，輸出電壓VOUT高于基準(zhǔn)電壓VREF。因此，第一驅(qū)動(dòng)器110_2的拉電流大于第二驅(qū)動(dòng)器120_2的拉電流，且輸出時(shí)鐘信號(hào)CLK_02的下降沿時(shí)間TR7早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的下降沿時(shí)間TR8。此時(shí)，輸出延遲DLlO比基準(zhǔn)延遲DL5短。輸出時(shí)鐘信號(hào)CLK_02在基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的下降沿時(shí)間TR8處為低電平，因此D觸發(fā)器310的輸出為低電平，且轉(zhuǎn)換單元320產(chǎn)生-1作為相位檢測(cè)信號(hào)H)S。如上所述，在輸入時(shí)鐘信號(hào)CLK的下降沿處，根據(jù)輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差，出現(xiàn)輸出時(shí)鐘信號(hào)CLK_02和基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的相位差。當(dāng)相位檢測(cè)信號(hào)PDS為-1時(shí)，數(shù)字濾波器400減小數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]，當(dāng)相位檢測(cè)信號(hào)PDS為I時(shí)，數(shù)字濾波器400增大數(shù)字脈沖寬度控制信號(hào)DPffS[n:0]。
連接至包括第一驅(qū)動(dòng)器110_2和第二驅(qū)動(dòng)器120_2的控制電壓延遲裝置100的DPWM 600利用數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]從最小工作周期開始增大工作周期。因此，數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]增大得越多，工作周期就增大得越多。在將輸出電壓VOUT增大到基準(zhǔn)電壓VREF期間，相位檢測(cè)信號(hào)PDS為I且工作周期增大。此外，在輸出電壓VOUT達(dá)到基準(zhǔn)電壓VREF之后，相位檢測(cè)信號(hào)PDS交替地具有I和-1，于是工作周期保持在恒定范圍之內(nèi)。如圖7所示，根據(jù)輸出時(shí)鐘信號(hào)CLK_02在基準(zhǔn)時(shí)鐘信號(hào)CLK_R2的下降沿時(shí)間處的電平確定相位檢測(cè)信號(hào)ros。根據(jù)示例性實(shí)施方式的輸出時(shí)鐘信號(hào)的采樣時(shí)間可以為如圖3和圖5所示的基準(zhǔn)時(shí)鐘信號(hào)的上升沿時(shí)間，或者可以為如圖7所示的基準(zhǔn)時(shí)鐘信號(hào)的下降沿時(shí)間。根據(jù)本發(fā)明的示例性實(shí)施方式，控制電壓延遲裝置100可以使用負(fù)特性的可變電流源來(lái)代替正特性的可變電流源。下面將參照?qǐng)D8A、圖SB和圖9描述包括根據(jù)負(fù)特性的可變電流源的第一驅(qū)動(dòng)器。包括根據(jù)負(fù)特性的可變電流源的控制電壓延遲裝置100的采樣時(shí)間為基準(zhǔn)時(shí)鐘信號(hào)的下降沿時(shí)間。因此，圖1中所示的D觸發(fā)器310根據(jù)輸入到輸入端(D)的輸入信號(hào)在輸入到時(shí)鐘端(CK)的輸入信號(hào)的下降沿時(shí)間處的邏輯電平確定輸出，并將該輸出通過(guò)輸出端Q輸出。圖8A示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第一驅(qū)動(dòng)器的電路圖。圖SB示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第二驅(qū)動(dòng)器的電路圖。如圖8A所示，第一驅(qū)動(dòng)器110_3包括根據(jù)輸出電壓VOUT產(chǎn)生拉電流的可變電流源。如圖8A所不,第一驅(qū)動(dòng)器110_3包括3個(gè)晶體管T16-T18、電容器C4和輸出反相器 INV4。對(duì)于和上述圖2的電容器和輸出反相器相同的部件，使用相同的附圖標(biāo)記。晶體管T16為根據(jù)輸出電壓VOUT產(chǎn)生拉電流的可變電流源。輸出電壓VOUT輸入至晶體管T16的柵極。晶體管T16的漏極連接至晶體管T17的源極，且晶體管T16的源極連接至電壓VS。輸入時(shí)鐘信號(hào)CLK輸入至晶體管T17和晶體管T18的柵極。晶體管T17的漏極連接至晶體管T18的漏極，且晶體管T18的源極接地。晶體管T17和晶體管T18配置成反相器。晶體管T16和晶體管T17為P溝道晶體管，且晶體管T18為N溝道晶體管。因此，流經(jīng)晶體管T16的電流具有根據(jù)輸出電壓VOUT的負(fù)特性。電容器C4連接至晶體管T17的漏極和晶體管T18的漏極。因此，在晶體管T17導(dǎo)通期間，流經(jīng)晶體管T16的電流使電容器C4充電，在晶體管T18導(dǎo)通期間，地電壓通過(guò)晶體管T18施加到電容器C4。輸出反相器INV4接收電容器C4的電壓且使其反相，并將反相的電壓輸出作為輸出時(shí)鐘信號(hào)CLK_03。通過(guò)電容器C4的充電將輸出反相器INV4的輸出相位反相需要花費(fèi)一段時(shí)間。
因此，在輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間和輸出時(shí)鐘信號(hào)CLK_03的下降沿時(shí)間之間存在延遲。同樣地，在圖SB中所示的第二驅(qū)動(dòng)器120_3的輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間和基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降沿時(shí)間之間存在延遲。包括第一驅(qū)動(dòng)器110_3和第二驅(qū)動(dòng)器120_3的控制電壓延遲裝置100產(chǎn)生具有基準(zhǔn)延遲的基準(zhǔn)時(shí)鐘信號(hào)CLK_R3和具有輸出延遲的輸出時(shí)鐘信號(hào)CLK_03，該基準(zhǔn)延遲和該輸出延遲與輸入時(shí)鐘信號(hào)CLK的下降沿同步。在輸入時(shí)鐘信號(hào)CLK的上升沿處，在輸出時(shí)鐘信號(hào)CLK_03的上升沿和輸入時(shí)鐘信號(hào)CLK的上升沿之間以及在基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的上升沿和輸入時(shí)鐘信號(hào)CLK的上升沿之間不存在延遲。在輸入時(shí)鐘信號(hào)CLK的上升沿處，晶體管T18和晶體管T18'導(dǎo)通，地電壓直接輸入至輸出反相器INV4和輸出反相器INV4'，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R3和輸出時(shí)鐘信號(hào)CLK_03在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間處上升。如上所述，根據(jù)本發(fā)明的示例性實(shí)施方式，控制電壓延遲裝置100產(chǎn)生輸出時(shí)鐘信號(hào)CLK_03和基準(zhǔn)時(shí)鐘信號(hào)CLK_R3，輸出時(shí)鐘信號(hào)CLK_03具有從輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間開始的且與輸出電壓VOUT對(duì)應(yīng)的輸出延遲，基準(zhǔn)時(shí)鐘信號(hào)CLK_R3具有從輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間開始的且與基準(zhǔn)電壓VREF對(duì)應(yīng)的基準(zhǔn)延遲。因此，控制電壓延遲裝置100可以將輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差轉(zhuǎn)換成輸出時(shí)鐘信號(hào)CLK_03的下降沿和基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降沿的相位差。S卩，如果輸出電壓VOUT大于基準(zhǔn)電壓VREF，則流經(jīng)第一驅(qū)動(dòng)器110_3的晶體管T16的電流小于流經(jīng)第二驅(qū)動(dòng)器120_3的晶體管T16'的電流。因此，第一驅(qū)動(dòng)器110_3的電容器C4比第二驅(qū)動(dòng)器120_3的電容器C4'更慢地充電，且輸出時(shí)鐘信號(hào)CLK_03落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R3。即輸出時(shí)鐘信號(hào)CLK_03的下降沿落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降沿?；蛘撸绻敵鲭妷篤OUT小于基準(zhǔn)電壓VREF，則流經(jīng)第一驅(qū)動(dòng)器110_3的晶體管T16的電流大于流經(jīng)第二驅(qū)動(dòng)器120_3的晶體管T16'的電流。因此，第一驅(qū)動(dòng)器110_3的電容器C4比第二驅(qū)動(dòng)器120_3的電容器C4'更快速地充電，且輸出時(shí)鐘信號(hào)CLK_03先于基準(zhǔn)時(shí)鐘信號(hào)CLK_R3下降。即輸出時(shí)鐘信號(hào)CLK_03的下降沿早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降沿。圖9示出用圖8A的第一驅(qū)動(dòng)器和圖SB的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖。圖9示出一時(shí)段的波形圖，該時(shí)段包括將輸出電壓減小且穩(wěn)定到基準(zhǔn)電壓的時(shí)段。當(dāng)輸入時(shí)鐘信號(hào)CLK在時(shí)間TSl處上升時(shí)，晶體管T18和晶體管T18'導(dǎo)通，且輸出時(shí)鐘信號(hào)CLK_03和基準(zhǔn)時(shí)鐘信號(hào)CLK_R3上升。當(dāng)輸入時(shí)鐘信號(hào)CLK在時(shí)間TS2處下降時(shí)，與輸出電壓VOUT對(duì)應(yīng)的拉電流使電容器C4充電。在時(shí)間TS2處，由于輸出電壓VOUT小于基準(zhǔn)電壓VREF，因此第二驅(qū)動(dòng)器120_3的拉電流大于第一驅(qū)動(dòng)器110_3的拉電流。
因此，第二驅(qū)動(dòng)器120_3的電容器C4'比第一驅(qū)動(dòng)器110_3的電容器C4更快速地充電，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降時(shí)間TS3早于輸出時(shí)鐘信號(hào)CLK_03的下降時(shí)間TS4。即基準(zhǔn)延遲DLll比輸出延遲DL12短。由于輸出時(shí)鐘信號(hào)CLK_03在基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降沿時(shí)間點(diǎn)TS3處為高電平，因此D觸發(fā)器310的輸出為高電平。轉(zhuǎn)換單元320產(chǎn)生I作為相位檢測(cè)信號(hào)H)S。在輸出電壓VOUT大于基準(zhǔn)電壓VREF期間,輸出時(shí)鐘信號(hào)CLK_03的下降沿落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降沿，且相位檢測(cè)信號(hào)PDS保持為I。在輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間TS5處，輸出電壓VOUT低于基準(zhǔn)電壓VREF。因此，第一驅(qū)動(dòng)器110_3的拉電流大于第二驅(qū)動(dòng)器120_3的拉電流，且輸出時(shí)鐘信號(hào)CLK_03的下降沿時(shí)間TS6早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降沿時(shí)間TS7。輸出延遲DL13比基準(zhǔn)延遲DLll短。由于輸出時(shí)鐘信號(hào)CLK_03在基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降沿時(shí)間TS7處為低電平，因此D觸發(fā)器310的輸出為低電平。轉(zhuǎn)換單元320產(chǎn)生-1作為相位檢測(cè)信號(hào)H)S。如上所述，在輸入時(shí)鐘信號(hào)CLK的下降沿處，根據(jù)輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差，出現(xiàn)輸出時(shí)鐘信號(hào)CLK_03和基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的相位差。根據(jù)輸出時(shí)鐘信號(hào)CLK_03在基準(zhǔn)時(shí)鐘信號(hào)CLK_R3的下降沿時(shí)間處的電平確定相位檢測(cè)信號(hào)ros。當(dāng)相位檢測(cè)信號(hào)PDS為-1時(shí)，數(shù)字濾波器400減小數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]，當(dāng)相位檢測(cè)信號(hào)PDS為I時(shí)，數(shù)字濾波器400增大數(shù)字脈沖寬度控制信號(hào)DPffS[n:0]。根據(jù)配置有第一驅(qū)動(dòng)器110_3和第二驅(qū)動(dòng)器120_3的控制電壓延遲裝置100，DPWM600利用數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]從最大工作周期開始減小工作周期。因此，數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]增大得越多，工作周期就減小得越多。
即，在將輸出電壓VOUT減小到基準(zhǔn)電壓VREF期間，相位檢測(cè)信號(hào)PDS為I，因此工作周期減小。此外，在輸出電壓VOUT達(dá)到基準(zhǔn)電壓VREF之后，相位檢測(cè)信號(hào)PDS交替地具有I和-1，因此工作周期保持在恒定范圍之內(nèi)。下文中將參照?qǐng)D10Α、圖1OB和圖11描述配置有第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器的控制電壓延遲裝置，第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器包括根據(jù)負(fù)特性的可變電流源和根據(jù)負(fù)特性的可變的灌電流源。圖1OA示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第一驅(qū)動(dòng)器的示例性變型的電路圖。圖1OB示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第二驅(qū)動(dòng)器的示例性變型的電路圖。包括第一驅(qū)動(dòng)器110_4和第二驅(qū)動(dòng)器120_4的控制電壓延遲裝置100產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)CLK_R4和輸出時(shí)鐘信號(hào)CLK_04，基準(zhǔn)時(shí)鐘信號(hào)CLK_R4和輸出時(shí)鐘信號(hào)CLK_04具有與輸入時(shí)鐘信號(hào)CLK的上升沿和下降沿同步的延遲。第一驅(qū)動(dòng)器110_4包括6個(gè)晶體管T21-T26、電容器C5和輸出反相器INV5。晶體管T21為根據(jù)輸出電壓VOUT產(chǎn)生拉電流的可變電流源。
晶體管T22、晶體管T23和晶體管T23形成根據(jù)輸出電壓VOUT產(chǎn)生灌電流的可變的灌電流源。晶體管T21和晶體管T22為P溝道晶體管，且輸出電壓VOUT與晶體管T21的柵極和晶體管T22的柵極連接。因此，流經(jīng)晶體管T21和晶體管T22的電流具有根據(jù)輸出電壓VOUT的負(fù)特性。晶體管T23和晶體管T24形成電流鏡電路。晶體管T23包括接地的源極、連接至晶體管T24的柵極的柵極以及連接至晶體管T22的漏極的漏極。此外，晶體管T23的漏極和柵極彼此連接。晶體管T24的源極接地，流經(jīng)晶體管T23的電流被復(fù)制并流經(jīng)晶體管T24。流經(jīng)晶體管T22的具有根據(jù)輸出電壓VOUT的負(fù)特性的電流流經(jīng)晶體管T23，且流經(jīng)晶體管T23的電流被復(fù)制并流經(jīng)晶體管T24。因此，流經(jīng)晶體管T24的灌電流具有根據(jù)輸出電壓VOUT的負(fù)特性。如上所述，配置可變的灌電流源。輸入時(shí)鐘信號(hào)CLK輸入至晶體管T25的柵極和晶體管T26的柵極，晶體管T25和晶體管T26構(gòu)成反相器。晶體管T25的源極連接至晶體管T21的漏極，且晶體管T26的源極連接至晶體管T24的漏極。由于晶體管T25為P溝道晶體管，因此晶體管T25由低電平的輸入時(shí)鐘信號(hào)CLK導(dǎo)通，由于晶體管T26為N溝道晶體管，因此晶體管T26由高電平的輸入時(shí)鐘信號(hào)CLK導(dǎo)通。電容器C5連接至晶體管T25的漏極和晶體管T26的漏極。因此，在晶體管T25導(dǎo)通期間，流經(jīng)晶體管T21的電流使電容器C5充電，在晶體管T26導(dǎo)通期間，流經(jīng)晶體管T24的電流使電容器C5放電。輸出反相器INV5接收電容器C5的電壓且使其反相，并將反相的電壓輸出作為輸出時(shí)鐘信號(hào)CLK_04。通過(guò)電容器C5的充電或放電將輸出反相器INV5的輸出相位反相需要花費(fèi)一段時(shí)間。因此，在輸入時(shí)鐘信號(hào)CLK和輸出時(shí)鐘信號(hào)CLK_04之間存在延遲。由于相同的原因，在輸入時(shí)鐘信號(hào)CLK和基準(zhǔn)時(shí)鐘信號(hào)CLK_R4之間存在延遲。輸入時(shí)鐘信號(hào)CLK和輸出時(shí)鐘信號(hào)CLK_04之間的輸出延遲以及輸入時(shí)鐘信號(hào)CLK和基準(zhǔn)時(shí)鐘信號(hào)CLK_R4之間的基準(zhǔn)延遲發(fā)生在上升沿時(shí)間點(diǎn)和下降沿時(shí)間點(diǎn)處?？刂齐妷貉舆t裝置100根據(jù)輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差而不同地產(chǎn)生輸出延遲和基準(zhǔn)延遲，并將輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差轉(zhuǎn)換為輸出時(shí)鐘信號(hào)CLK_04和基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的相位差。S卩，如果輸出電壓VOUT小于基準(zhǔn)電壓VREF，則分別流經(jīng)第一驅(qū)動(dòng)器110_4的晶體管T21和晶體管T22的電流大于分別流經(jīng)第二驅(qū)動(dòng)器120_4的晶體管T21'和晶體管T22'的電流。因此，輸出延遲比基準(zhǔn)延遲短，且輸出時(shí)鐘信號(hào)CLK_04的相位早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的相位。或者，如果輸出電壓VOUT大于基準(zhǔn)電壓VREF，則分別流經(jīng)第一驅(qū)動(dòng)器110_4的晶體管T21和晶體管T22的電流小于分別流經(jīng)第二驅(qū)動(dòng)器120_4的晶體管T21'和晶體管T22'的電流。因此，輸出延遲比基準(zhǔn)延遲長(zhǎng)，且輸出時(shí)鐘信號(hào)CLK_04的相位落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的相位。圖11示出用圖1OA的第一驅(qū)動(dòng)器和圖1OB的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖。圖11示出一時(shí)段的波形圖，該時(shí)段包括將輸出電壓VOUT增大且穩(wěn)定到基準(zhǔn)電壓的時(shí)段。輸入時(shí)鐘信號(hào)CLK在時(shí)間TEl處上升，且晶體管T26在時(shí)間TEl處導(dǎo)通。與輸出電壓VOUT對(duì)應(yīng)的灌電流使電容器C5放電。在時(shí)間TEl處，由于輸出電壓VOUT大于基準(zhǔn)電壓VREF，因此第二驅(qū)動(dòng)器120_4的灌電流大于第一驅(qū)動(dòng)器110_4的灌電流。因此，第二驅(qū)動(dòng)器120_4的電容器C5'比第一驅(qū)動(dòng)器110_4的電容器C5更快速地放電，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的上升時(shí)間TE2早于輸出時(shí)鐘信號(hào)CLK_04的上升時(shí)間TE3。即基準(zhǔn)延遲DL15比輸出延遲DL14短。輸入時(shí)鐘信號(hào)CLK在時(shí)間TE4處下降，且晶體管T25在時(shí)間TE4處導(dǎo)通。與輸出電壓VOUT對(duì)應(yīng)的拉電流使電容器C5充電。在時(shí)間TE4處，由于輸出電壓VOUT大于基準(zhǔn)電壓VREF，因此第二驅(qū)動(dòng)器120_4的拉電流大于第一驅(qū)動(dòng)器110_4的拉電流。因此，第二驅(qū)動(dòng)器120_4的電容器C5'比第一驅(qū)動(dòng)器110_4的電容器C5更快速地充電，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的下降時(shí)間TE5早于輸出時(shí)鐘信號(hào)CLK_04的下降時(shí)間TE6。即基準(zhǔn)延遲DL16比輸出延遲DL17短。輸入時(shí)鐘信號(hào)CLK的上升沿和基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的上升沿之間的基準(zhǔn)延遲DL15是恒定的，且輸入時(shí)鐘信號(hào)CLK的下降沿和基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的下降沿之間的基準(zhǔn)延遲DL16是恒定的?；鶞?zhǔn)延遲DL15可以與基準(zhǔn)延遲DL16相同。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的上升沿時(shí)間TE2處，輸出時(shí)鐘信號(hào)CLK_04為低電平，D觸發(fā)器310的輸出為低電平，且轉(zhuǎn)換單元320產(chǎn)生-1作為相位檢測(cè)信號(hào)ros。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的上升沿時(shí)間TE7處，輸出時(shí)鐘信號(hào)CLK_04為低電平，D觸發(fā)器310的輸出為低電平，且轉(zhuǎn)換單元320產(chǎn)生-1作為相位檢測(cè)信號(hào)ros。在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間TE8處，輸出電壓VOUT低于基準(zhǔn)電壓VREF。因此，第一驅(qū)動(dòng)器110_4的灌電流大于第二驅(qū)動(dòng)器120_4的灌電流，且輸出時(shí)鐘信號(hào)CLK_04的上升沿時(shí)間TE9早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的上升沿時(shí)間TE10。此時(shí)，輸出延遲DL17比基準(zhǔn)延遲DLll短。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的上升沿時(shí)間TElO處，輸出時(shí)鐘信號(hào)CLK_04為高電平，D觸發(fā)器310的輸出為高電平，且轉(zhuǎn)換單元320產(chǎn)生I作為相位檢測(cè)信號(hào)H)S。在輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間TEll處，輸出電壓VOUT低于基準(zhǔn)電壓VREF。因此，第一驅(qū)動(dòng)器110_4的拉電流大于第二驅(qū)動(dòng)器120_4的拉電流，且輸出時(shí)鐘信號(hào)CLK_04的下降沿時(shí)間TE12早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的下降沿時(shí)間TE13。此時(shí)，輸出延遲DL18比基準(zhǔn)延遲DL15短。如上所述，根據(jù)在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間和下降沿時(shí)間處的輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差，出現(xiàn)輸出時(shí)鐘信號(hào)CLK_04和基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的相位差。當(dāng)相位檢測(cè)信號(hào)PDS為-1時(shí)，數(shù)字濾波器400減小數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]，當(dāng)相位檢測(cè)信號(hào)PDS為I時(shí)，數(shù)字濾波器400增大數(shù)字脈沖寬度控制信號(hào)DPffS[n:0]。連接至包括第一驅(qū)動(dòng)器110_4和第二驅(qū)動(dòng)器120_4的控制電壓延遲裝置100的DPWM 600利用數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]從最小工作周期開始增大工作周期。因此，數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]減小得越多，工作周期就減小得越多。在將輸出電壓VOUT減小到基準(zhǔn)電壓VREF期間，由于相位檢測(cè)信號(hào)PDS為-1，因此工作周期減小。此外，在輸出電壓VOUT達(dá)到基準(zhǔn)電壓VREF之后，由于相位檢測(cè)信號(hào)PDS交替地具有I和-1，因此工作周期保持在恒定范圍之內(nèi)。圖11示出波形圖，利用該波形圖，根據(jù)輸出時(shí)鐘信號(hào)CLK_04在基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的上升沿時(shí)間處的電平確定相位檢測(cè)信號(hào)ros，但本發(fā)明不限于此。S卩，按照?qǐng)D9中所示的波形圖，輸出時(shí)鐘信號(hào)的采樣時(shí)間可以改變基準(zhǔn)時(shí)鐘信號(hào)的下降沿時(shí)間，而不可以改變基準(zhǔn)時(shí)鐘信號(hào)的上升沿時(shí)間。更詳細(xì)地，根據(jù)輸出時(shí)鐘信號(hào)CLK_04在基準(zhǔn)時(shí)鐘信號(hào)CLK_R4的下降沿時(shí)間處的電平確定相位檢測(cè)信號(hào)ros，相位檢測(cè)信號(hào)PDS可以具有與圖η中所示的波形的相位相反的相位。于是，DPWM 600可以設(shè)計(jì)成利用數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]從最大工作周
期開始減小工作周期。下文中，將參照?qǐng)D12Α、圖12Β和圖13描述配置有包括可變的灌電流源的第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器的控制電壓延遲裝置，該可變的灌電流源具有負(fù)特性。圖12Α示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第一驅(qū)動(dòng)器的另一示例性變型的電路圖。圖12Β示出根據(jù)本發(fā)明的另一示例性實(shí)施方式的第二驅(qū)動(dòng)器的另一示例性變型的電路圖。如圖12Α所示，第一驅(qū)動(dòng)器110_5包括根據(jù)輸出電壓VOUT產(chǎn)生灌電流的可變的灌電流源。第一驅(qū)動(dòng)器110_5包括5個(gè)晶體管Τ27-Τ31、電容器C6和輸出反相器INV6。晶體管Τ27、晶體管Τ28和晶體管Τ29形成根據(jù)輸出電壓VOUT產(chǎn)生灌電流的可變的灌電流源。晶體管Τ27為P溝道晶體管，且輸出電壓VOUT連接至晶體管Τ27的柵極。因此，流經(jīng)晶體管Τ27的電流具有根據(jù)輸出電壓VOUT的負(fù)特性。 晶體管Τ28和晶體管Τ29形成電流鏡電路。晶體管Τ28包括接地的源極、連接至晶體管Τ29的柵極的柵極以及連接至晶體管T27的漏極的漏極。此外，晶體管T28的漏極和柵極彼此連接。晶體管T29的源極接地，且流經(jīng)晶體管T28的電流被復(fù)制并流經(jīng)晶體管T29。流經(jīng)晶體管T27的具有根據(jù)輸出電壓VOUT的負(fù)特性的電流流經(jīng)晶體管T28，且流經(jīng)晶體管T28的電流被復(fù)制并流經(jīng)晶體管T29。因此，流經(jīng)晶體管T29的灌電流具有根據(jù)輸出電壓VOUT的負(fù)特性。如上所述，配置可變的灌電流源。輸入時(shí)鐘信號(hào)CLK輸入至晶體管T30的柵極和晶體管T31的柵極，晶體管T30和晶體管T31配置反相器。晶體管T31的源極連接至晶體管T29的漏極，且晶體管T30的源極連接至電壓VS。由于晶體管T30為P溝道晶體管，因此晶體管T30由低電平的輸入時(shí)鐘信號(hào)CLK導(dǎo)通，由于晶體管T31為N溝道晶體管，因此晶體管T31由高電平的輸入時(shí)鐘信號(hào)CLK導(dǎo)通。電容器C6連接至晶體管T30的漏極和晶體管T31的漏極。因此，在晶體管T31導(dǎo)通期間，流經(jīng)晶體管T29的電流使電容器C6放電，在晶體管T30的導(dǎo)通期間，電容器C6連接至電壓NS。輸出反相器INV6接收電容器C6的電壓且使該電壓反相，并將反相的電壓輸出作為輸出時(shí)鐘信號(hào)CLK_05。通過(guò)電容器C6的放電將輸出反相器INV6的輸出相位反相需要花費(fèi)一段時(shí)間。因此，在輸入時(shí)鐘信號(hào)CLK和輸出時(shí)鐘信號(hào)CLK_05之間存在延遲。在輸入時(shí)鐘信號(hào)CLK的下降沿處，晶體管T30和晶體管T30'導(dǎo)通，輸出反相器INV6和輸出反相器INV6'接收電壓VS，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R5和輸出時(shí)鐘信號(hào)CLK_05下降。如上所述，控制電壓延遲裝置100產(chǎn)生輸出時(shí)鐘信號(hào)CLK_05和基準(zhǔn)時(shí)鐘信號(hào)CLK_R5，輸出時(shí)鐘信號(hào)CLK_05具有在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間處的輸出延遲，基準(zhǔn)時(shí)鐘信號(hào)CLK_R5具有在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間處的基準(zhǔn)延遲。因此，控制電壓延遲裝置100可以將輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差轉(zhuǎn)換成輸出時(shí)鐘信號(hào)CLK_05和基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的上升沿的相位差。S卩，如果輸出電壓VOUT小于基準(zhǔn)電壓VREF，則流經(jīng)第一驅(qū)動(dòng)器110_5的晶體管T27的電流大于流經(jīng)第二驅(qū)動(dòng)器120_5的晶體管T27'的電流。因此，輸出延遲比基準(zhǔn)延遲短，且輸出時(shí)鐘信號(hào)CLK_05的上升沿早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的下降沿?；蛘?，如果輸出電壓VOUT大于基準(zhǔn)電壓VREF，則流經(jīng)第一驅(qū)動(dòng)器110_5的晶體管T27的電流小于流經(jīng)第二驅(qū)動(dòng)器120_5的晶體管T27'的電流。因此，輸出延遲比基準(zhǔn)延遲長(zhǎng)，且輸出時(shí)鐘信號(hào)CLK_05的上升沿落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的上升沿。圖13示出用圖12A的第一驅(qū)動(dòng)器和圖12B的第二驅(qū)動(dòng)器所實(shí)現(xiàn)的控制電壓延遲裝置的輸入時(shí)鐘信號(hào)、輸出時(shí)鐘信號(hào)、基準(zhǔn)時(shí)鐘信號(hào)、相位檢測(cè)信號(hào)以及輸出電壓的波形圖。圖13示出一時(shí)段的波形圖，該時(shí)段包括將輸出電壓減小且穩(wěn)定到基準(zhǔn)電壓的時(shí)段。輸入時(shí)鐘信號(hào)CLK在時(shí)間點(diǎn)TBl處上升且晶體管T31導(dǎo)通。與輸出電壓VOUT對(duì)應(yīng)的灌電流使電容器C6放電。由于在時(shí)間點(diǎn)TBl處，輸出電壓VOUT大于基準(zhǔn)電壓VREF，因此第二驅(qū)動(dòng)器120_5的灌電流大于第一驅(qū)動(dòng)器110_5的灌電流。因此，第二驅(qū)動(dòng)器120_5的電容器C6'比第一驅(qū)動(dòng)器110_5的電容器C6更快速地放電，且基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的上升時(shí)間點(diǎn)TB2早于輸出時(shí)鐘信號(hào)CLK_05的上升時(shí)間點(diǎn)TB3。即基準(zhǔn)延遲DL20比輸出延遲DL21短。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的上升沿時(shí)間點(diǎn)TB2處，輸出時(shí)鐘信號(hào)CLK_05為低電平。因此，D觸發(fā)器310的輸出為低電平且轉(zhuǎn)換單元320產(chǎn)生-1作為相位檢測(cè)信號(hào)H)S。輸入時(shí)鐘信號(hào)CLK在時(shí)間點(diǎn)TB4處下降且晶體管T30和晶體管T30'導(dǎo)通，并且輸出時(shí)鐘信號(hào)CLK_05和基準(zhǔn)時(shí)鐘信號(hào)CLK_R5下降。在輸出電壓VOUT大于基準(zhǔn)電壓VREF期間，輸出時(shí)鐘信號(hào)CLK_05的上升沿落后于基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的上升沿，且相位檢測(cè)信號(hào)PDS保持為-1。在輸入時(shí)鐘信號(hào)CLK的上升時(shí)間點(diǎn)TB5處，輸出電壓VOUT低于基準(zhǔn)電壓VREF。因此，第一驅(qū)動(dòng)器110_5的灌電流大于第二驅(qū)動(dòng)器120_5的灌電流，且輸出時(shí)鐘信號(hào)CLK_05的上升沿時(shí)間點(diǎn)TB6早于基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的上升沿時(shí)間點(diǎn)TB7。輸出延遲DL22比基準(zhǔn)延遲DL20短。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的上升沿時(shí)間點(diǎn)TB7處，輸出時(shí)鐘信號(hào)CLK_05為高電平且D觸發(fā)器310的輸出為高電平，因此轉(zhuǎn)換單元320產(chǎn)生I作為相位檢測(cè)信號(hào)H)S。如上所述，在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間點(diǎn)處，根據(jù)輸出電壓VOUT和基準(zhǔn)電壓VREF的電壓差，出現(xiàn)輸出時(shí)鐘信號(hào)CLK_05和基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的相位差。在基準(zhǔn)時(shí)鐘信號(hào)CLK_R5的上升沿時(shí)間點(diǎn)處，根據(jù)輸出時(shí)鐘信號(hào)CLK_05的電平，出現(xiàn)相位檢測(cè)信號(hào)ros。當(dāng)相位檢測(cè)信號(hào)ros為-1時(shí)，數(shù)字濾波器400減小數(shù)字脈沖寬度控制信號(hào)DPWS[n:0]，當(dāng)相位檢測(cè)信號(hào)PDS為I時(shí)，數(shù)字濾波器400增大數(shù)字脈沖寬度控制信號(hào)DPffS[n:0]。連接至包括圖12中所示的第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器的控制電壓延遲裝置100的DPWM 600利用數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]從最小工作周期開始增大工作周期。因此，數(shù)字脈沖寬度控制信號(hào)DPWS[η:O]減小得越多，工作周期就減小得越多。在將輸出電壓VOUT減小到基準(zhǔn)電壓VREF期間，由于相位檢測(cè)信號(hào)PDS為-1，因此工作周期減小。此外，在輸出電壓VOUT達(dá)到基準(zhǔn)電壓VREF之后，由于相位檢測(cè)信號(hào)PDS交替地具有I和-1，因此工作周期保持在恒定范圍之內(nèi)。到目前為止，已經(jīng)描述了第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器的各種示例性變型。然而，本發(fā)明不限于此。控制電壓延遲裝置可以包括第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器，該第一驅(qū)動(dòng)器和第二驅(qū)動(dòng)器包括根據(jù)輸出電壓和基準(zhǔn)電壓變化的電容器，來(lái)代替根據(jù)輸出電壓和基準(zhǔn)電壓的可變的灌電流源和可變電流源。圖14A示出根據(jù)本發(fā)明的又一示例性實(shí)施方式的第一驅(qū)動(dòng)器的示例的電路圖。如圖14A所示，第一驅(qū)動(dòng)器110'包括電容量根據(jù)輸出電壓VOUT變化的電容器C7。第一驅(qū)動(dòng)器110'包括晶體管T32、晶體管T33和輸出反相器INV7。電容器C7的第一端連接至輸出反相器INV7的輸入端、晶體管T32的漏極和晶體管T33的漏極。根據(jù)輸出電壓VOUT確定電容器C7的電容量。當(dāng)輸入時(shí)鐘信號(hào)CLK為低電平時(shí)，晶體管T32導(dǎo)通，電壓VS和電容器C7連接。此時(shí)，根據(jù)電容器C7的電容量確定電壓VS對(duì)電容器C7的充電速度。因此，根據(jù)輸出電壓VOUT確定充電速度，且在輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間和輸出時(shí)鐘信號(hào)(CLK_0' )的下降沿時(shí)間之間存在延遲。當(dāng)輸入時(shí)鐘信號(hào)CLK為高電平時(shí)，晶體管T33導(dǎo)通且電容器C7接地。此時(shí)，根據(jù)電容器C7的電容量確定電容器C7對(duì)地的放電速度。因此，根據(jù)輸出電壓VOUT確定放電速度，且在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間和輸出時(shí)鐘信號(hào)CLK_0'的上升沿時(shí)間之間存在延遲。圖14B示出根據(jù)本發(fā)明的又一示例性實(shí)施方式的第二驅(qū)動(dòng)器的電路圖。如圖14B所示，第二驅(qū)動(dòng)器120'包括電容量根據(jù)基準(zhǔn)電壓VREF變化的電容器C7'。然而，在另一示例性實(shí)施方式中，基準(zhǔn)電壓VREF保持為恒定電壓，且恒定地保持電容器(C7')的電容量。當(dāng)輸入時(shí)鐘信號(hào)CLK為低電平時(shí)，晶體管T32'導(dǎo)通，電壓VS使電容器C7'以預(yù)定充電速度充電。于是，根據(jù)由基準(zhǔn)電壓VREF所確定的電容量，在輸入時(shí)鐘信號(hào)CLK的下降沿時(shí)間和基準(zhǔn)時(shí)鐘信號(hào)CLK_R'的下降沿時(shí)間之間存在預(yù)定延遲。當(dāng)輸入時(shí)鐘信號(hào)CLK為高電平時(shí)，晶體管T33'導(dǎo)通，電容器C7'以預(yù)定放電速度對(duì)地放電。于是，根據(jù)由基準(zhǔn)電壓VREF所確定的電容量，在輸入時(shí)鐘信號(hào)CLK的上升沿時(shí)間和基準(zhǔn)時(shí)鐘信號(hào)CLK_R'的上升沿時(shí)間之間存在預(yù)定延遲。如上所述，通過(guò)使用具有根據(jù)輸出電壓VOUT所確定的電容量的電容器C2來(lái)產(chǎn)生具有相對(duì)于輸入時(shí)鐘信號(hào)CLK的輸出延遲的輸出時(shí)鐘信號(hào)CLK_0'，通過(guò)使用具有根據(jù)基準(zhǔn)電壓VREF所確定的電容量的電容器C2'來(lái)產(chǎn)生具有根據(jù)輸入時(shí)鐘信號(hào)CLK的基準(zhǔn)延遲的基準(zhǔn)時(shí)鐘信號(hào)CLK_R'。已經(jīng)描述了多個(gè)不例性實(shí)施方式，這些實(shí)施方式根據(jù)輸出電壓產(chǎn)生具有輸出延遲的輸出時(shí)鐘信號(hào)且根據(jù)基準(zhǔn)電壓產(chǎn)生具有基準(zhǔn)延遲的基準(zhǔn)時(shí)鐘信號(hào)，并且使用兩個(gè)時(shí)鐘信號(hào)之間的相位差來(lái)規(guī)范輸出電壓。盡管已結(jié)合目前所認(rèn)為的可行的示例性實(shí)施方式描述了本發(fā)明，但應(yīng)當(dāng)理解，本發(fā)明不限于所公開的實(shí)施方式，相反其意圖覆蓋包括在所附的權(quán)利要求的精神和范圍之內(nèi)的各種修改和等效裝置。〈符號(hào)說(shuō)明〉
控制電壓延遲裝置100，數(shù)字電源轉(zhuǎn)換器200，電源開關(guān)S二極管 D，電感器 L，電容器 C、C1-C7、Cl' -C7'數(shù)字電源轉(zhuǎn)換器200，鑒相器300，數(shù)字濾波器400時(shí)鐘發(fā)生器500，數(shù)字脈沖寬度調(diào)制器600，D觸發(fā)器310轉(zhuǎn)換單元320，微分器410，積分器420，比例增益單元430微分增益單元440，積分增益單元450，加法器460第一驅(qū)動(dòng)器110、110_1、110_2、110_3、110_4、110_5、110'第二驅(qū)動(dòng)器120、120_1、120_2、120_3、120_4、120_5、120'晶體管T1-T9、Tl'-T9'、T11-T18、Tll' -T18'、T21-33、T21' -T33'輸出反相器INV1-1NV7、INVl'-1NV7'
權(quán)利要求
1.一種控制電壓延遲裝置，所述控制電壓延遲裝置產(chǎn)生輸出時(shí)鐘信號(hào)和基準(zhǔn)時(shí)鐘信號(hào)以控制數(shù)字電源轉(zhuǎn)換器的輸出電壓，所述控制電壓延遲裝置包括: 第一驅(qū)動(dòng)器，所述第一驅(qū)動(dòng)器根據(jù)所述輸出電壓產(chǎn)生所述輸出時(shí)鐘信號(hào)，所述輸出時(shí)鐘信號(hào)具有相對(duì)于輸入時(shí)鐘信號(hào)的輸出延遲；和 第二驅(qū)動(dòng)器，所述第二驅(qū)動(dòng)器根據(jù)基準(zhǔn)電壓產(chǎn)生所述基準(zhǔn)時(shí)鐘信號(hào)，所述基準(zhǔn)時(shí)鐘信號(hào)具有相對(duì)于所述輸入時(shí)鐘信號(hào)的基準(zhǔn)延遲，所述基準(zhǔn)電壓為所述輸出電壓的目標(biāo)值。
2.按權(quán)利要求1所述的控制電壓延遲裝置，其中， 所述第一驅(qū)動(dòng)器包括: 第一晶體管，所述第一晶體管包括接收所述輸出電壓的柵極和連接至第一電壓的第一端; 反相器，所述反相器連接在所述第一晶體管的第二端和第二電壓之間且接收所述輸入時(shí)鐘信號(hào)； 電容器，所述電容器連接至所述反相器的輸出端；以及 輸出反相器，所述輸出反相器連接至所述電容器和所述反相器的所述輸出端， 其中，所述輸出反相器的輸出為所述輸出時(shí)鐘信號(hào)。
3.按權(quán)利要求2所述的控制電壓延遲裝置，其中， 所述反相器包括: 第二晶體管，所述第二晶體管包括所述輸入時(shí)鐘信號(hào)所輸入的柵極和連接至所述第一晶體管的第二端的第一端；和 第三晶體管，所述第三晶體管包括連接至所述第二晶體管的第二端的第一端、接收所述輸入時(shí)鐘信號(hào)的柵極以及連接至所述第二電壓的第二端，且 所述反相器的輸出端連接至所述第二晶體管和所述第三晶體管。
4.按權(quán)利要求2所述的控制電壓延遲裝置，其中， 所述第二驅(qū)動(dòng)器包括: 第四晶體管，所述第四晶體管包括所述基準(zhǔn)電壓所輸入的柵極和連接至所述第一電壓的第一端； 第一反相器，所述第一反相器連接在所述第四晶體管的第二端和所述第二電壓之間且接收所述輸入時(shí)鐘信號(hào)； 第一電容器，所述第一電容器連接至所述第一反相器的輸出端；以及第一輸出反相器，所述第一輸出反相器連接至所述第一電容器和所述第一反相器的輸出端， 其中，所述第一輸出反相器的輸出為所述基準(zhǔn)時(shí)鐘信號(hào)。
5.按權(quán)利要求4所述的控制電壓延遲裝置，其中， 所述第一晶體管和所述第四晶體管為N溝道晶體管，且所述第二電壓高于所述第一電壓。
6.按權(quán)利要求5所述的控制電壓延遲裝置，其中， 當(dāng)流經(jīng)所述第一驅(qū)動(dòng)器的所述第一晶體管的灌電流使所述第一驅(qū)動(dòng)器的所述電容器放電時(shí)，根據(jù)所述輸出電壓產(chǎn)生所述輸出延遲，且 當(dāng)流經(jīng)所述第二驅(qū)動(dòng)器的所述第四晶體管的灌電流使所述第二驅(qū)動(dòng)器的所述第一電容器放電時(shí)，根據(jù)所述基準(zhǔn)電壓產(chǎn)生所述基準(zhǔn)延遲。
7.按權(quán)利要求4所述的控制電壓延遲裝置，其中， 所述第一晶體管和所述第四晶體管為P溝道晶體管，且所述第二電壓低于所述第一電壓。
8.按權(quán)利要求7所述的控制電壓延遲裝置，其中， 當(dāng)流經(jīng)所述第一驅(qū)動(dòng)器的所述第一晶體管的拉電流使所述第一驅(qū)動(dòng)器的所述電容器充電時(shí)，根據(jù)所述輸出電壓產(chǎn)生所述輸出延遲，且 當(dāng)流經(jīng)所述第二驅(qū)動(dòng)器的所述第四晶體管的拉電流使所述第二驅(qū)動(dòng)器的所述第一電容器充電時(shí)，根據(jù)所述基準(zhǔn)電壓產(chǎn)生所述基準(zhǔn)延遲。
9.按權(quán)利要求1所述的控制電壓延遲裝置，其中， 所述第一驅(qū)動(dòng)器包括: 第五晶體管，所述第五晶體管包括所述輸出電壓所輸入的柵極和連接至第一電壓的第一端; 電流鏡電路，所述電流鏡電路連接所述第五晶體管的第二端和第二電壓且映射流經(jīng)所述第五晶體管的電流； 反相器，所述反相器根據(jù)所述輸入時(shí)鐘信號(hào)輸出所述電流鏡電路的輸出； 電容器，所述電容器連接至所述反相器的輸出端；以及 輸出反相器，所述輸出反相器連接至所述電容器和所述反相器的所述輸出端， 其中，所述輸出反相器的輸出端為所述輸出時(shí)鐘信號(hào)。
10.按權(quán)利要求9所述的控制電壓延遲裝置，其中， 所述電流鏡電路包括: 第六晶體管，所述第六晶體管包括連接至所述第五晶體管的第二端的第一端、連接至所述第二電壓的第二端以及連接至所述第六晶體管的第一端的柵極；和 第七晶體管，所述第七晶體管包括連接至所述第六晶體管的柵極的柵極、連接至所述第二電壓的第一端以及連接至所述反相器的第二端。
11.按權(quán)利要求9所述的控制電壓延遲裝置，其中， 所述反相器包括: 第八晶體管，所述第八晶體管包括連接至所述電流鏡電路的輸出的第一端和所述輸入時(shí)鐘信號(hào)所輸入的柵極；和 第九晶體管，所述第九晶體管包括連接至所述第八晶體管的第二端的第一端、連接至所述第一電壓的第二端以及所述輸入時(shí)鐘信號(hào)所輸入的柵極，且所述反相器的輸出端連接至所述第八晶體管和所述第九晶體管。
12.按權(quán)利要求9所述的控制電壓延遲裝置，其中， 所述第二驅(qū)動(dòng)器包括: 第十晶體管，所述第十晶體管包括所述基準(zhǔn)電壓所輸入的柵極和連接至所述第一電壓的第一端； 第一電流鏡電路，所述第一電流鏡電路連接所述第十晶體管的第二端和所述第二電壓且映射流經(jīng)所述第十晶體管的電流； 第一反相器，所述第一反相器根據(jù)所述輸入時(shí)鐘信號(hào)輸出所述第一電流鏡電路的輸出； 第一電容器，所述第一電容器連接至所述第一反相器的輸出端；以及第一輸出反相器，所述第一輸出反相器連接至所述第一電容器和所述第一反相器的輸出端， 其中，所述第一輸出反相器的輸出為所述基準(zhǔn)時(shí)鐘信號(hào)。
13.權(quán)利要求12所述的控制電壓延遲裝置，其中， 所述第五晶體管和所述第十晶體管為N溝道晶體管，且所述第二電壓高于所述第一電壓。
14.按權(quán)利要求13所述的控制電壓延遲裝置，其中， 當(dāng)通過(guò)復(fù)制流經(jīng)所述第一驅(qū)動(dòng)器的所述第五晶體管的電流所產(chǎn)生的拉電流使所述第一驅(qū)動(dòng)器的所述電容器充電時(shí)，根據(jù)所述輸出電壓產(chǎn)生所述輸出延遲，且 當(dāng)通過(guò)復(fù)制流經(jīng)所述第二驅(qū)動(dòng)器的所述第十晶體管的電流所產(chǎn)生的拉電流使所述第二驅(qū)動(dòng)器的所述第一電容器充電時(shí)，根據(jù)所述基準(zhǔn)電壓產(chǎn)生所述基準(zhǔn)延遲。
15.按權(quán)利要求12所述的控制電壓延遲裝置，其中， 所述第五晶體管和所述第十晶體管為P溝道晶體管，且所述第二電壓低于所述第一電壓。
16.按權(quán)利要求15所述的控制電壓延遲裝置，其中， 當(dāng)通過(guò)復(fù)制流經(jīng)所述第一驅(qū)動(dòng)器的所述第五晶體管的電流所產(chǎn)生的灌電流使所述第一驅(qū)動(dòng)器的所述電容器放電時(shí)，根據(jù)所述輸出電壓產(chǎn)生所述輸出延遲，且 當(dāng)通過(guò)復(fù)制流經(jīng)所述第二驅(qū)動(dòng)器的所述第十晶體管的電流所產(chǎn)生的灌電流使所述第二驅(qū)動(dòng)器的所述第一電容器放電時(shí)，根據(jù)所述基準(zhǔn)電壓產(chǎn)生所述基準(zhǔn)延遲。
17.按權(quán)利要求1所述的控制電壓延遲裝置，其中， 所述第一驅(qū)動(dòng)器包括: 第二電容器，所述第二電容器具有根據(jù)所述輸出電壓而變化的電容量； 第二反相器，所述第二反相器包括連接至所述第二電容器的輸出端和所述輸入時(shí)鐘信號(hào)所輸入的輸入端；以及 第二輸出反相器，所述第二輸出反相器連接所述第二反相器的輸出端和所述第二電容器， 其中，所述第二輸出反相器的輸出為所述輸出時(shí)鐘信號(hào)。
18.按權(quán)利要求17所述的控制電壓延遲裝置，其中， 所述第二驅(qū)動(dòng)器包括: 第三電容器，所述第三電容器具有根據(jù)所述基準(zhǔn)電壓而變化的電容量； 第三反相器，所述第三反相器包括連接至所述第三電容器的輸出端和所述輸入時(shí)鐘信號(hào)所輸入的輸入端；以及 第三輸出反相器，所述第三輸出反相器連接所述第三反相器的輸出端和所述第三電容器， 其中，所述第三輸出反相器的輸出為所述基準(zhǔn)時(shí)鐘信號(hào)。
19.按權(quán)利要求1所述的控制電壓延遲裝置，其中， 所述輸入時(shí)鐘信號(hào)為用于控制所述數(shù)字電源轉(zhuǎn)換器的操作的信號(hào)。
20.一種數(shù)字電源轉(zhuǎn)換器，所述數(shù)字電源轉(zhuǎn)換器將輸入電壓轉(zhuǎn)換成輸出電壓，所述數(shù)字電源轉(zhuǎn)換器包括: 電源開關(guān)，所述電源開關(guān)控制轉(zhuǎn)換操作； 控制電壓延遲裝置，所述控制電壓延遲裝置根據(jù)輸出電壓產(chǎn)生輸出時(shí)鐘信號(hào)且根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)，所述輸出時(shí)鐘信號(hào)具有相對(duì)于輸入時(shí)鐘信號(hào)的輸出延遲，所述基準(zhǔn)時(shí)鐘信號(hào)具有相對(duì)于所述輸入時(shí)鐘信號(hào)的基準(zhǔn)延遲，所述輸入時(shí)鐘信號(hào)控制所述數(shù)字電源轉(zhuǎn)換器的操作； 鑒相器，所述鑒相器根據(jù)所述輸出時(shí)鐘信號(hào)和所述基準(zhǔn)時(shí)鐘信號(hào)之間的相位差產(chǎn)生相位檢測(cè)信號(hào)；以及 數(shù)字濾波器，所述數(shù)字濾波器根據(jù)所述相位檢測(cè)信號(hào)產(chǎn)生用于控制所述電源開關(guān)的工作周期的數(shù)字脈沖寬度控制信號(hào)。
21.按權(quán)利要求20所述的數(shù)字電源轉(zhuǎn)換器，其中， 所述鑒相器包括: D觸發(fā)器，所述D觸發(fā)器在所述基準(zhǔn)時(shí)鐘信號(hào)的邊沿時(shí)間處采樣所述輸出時(shí)鐘信號(hào)，且 根據(jù)采樣結(jié)果確定所述相位檢測(cè)信號(hào)。
22.按權(quán)利要求21所述的數(shù)字電源轉(zhuǎn)換器，其中， 所述數(shù)字濾波器將差分的相位檢測(cè)信號(hào)乘以差分增益以產(chǎn)生第一值，將積分的相位檢測(cè)信號(hào)乘以積分增益以產(chǎn)生第二值，將所述相位檢測(cè)信號(hào)乘以比例增益以產(chǎn)生第三值，并將所述第一值、所述第二值和所述第三值累加以產(chǎn)生所述數(shù)字脈沖寬度控制信號(hào)，且 所述差分增益、所述積分增益和所述比例增益根據(jù)所述數(shù)字脈沖寬度控制信號(hào)的范圍而設(shè)定。
23.按權(quán)利要求20所述的數(shù)字電源轉(zhuǎn)換器，還包括: 數(shù)字脈沖寬度調(diào)制器DPWM，所述DPWM用于根據(jù)所述輸入時(shí)鐘信號(hào)控制所述電源開關(guān)的閉合且根據(jù)所述數(shù)字脈沖寬度控制信號(hào)控制所述電源開關(guān)的斷開。
24.按權(quán)利要求20所述的數(shù)字電源轉(zhuǎn)換器，其中， 所述控制電壓延遲裝置包括: 產(chǎn)生所述輸出時(shí)鐘信號(hào)的第一驅(qū)動(dòng)器和產(chǎn)生所述基準(zhǔn)時(shí)鐘信號(hào)的第二驅(qū)動(dòng)器， 其中，所述第一驅(qū)動(dòng)器包括: 第一晶體管，所述第一晶體管包括所述輸出電壓所輸入的柵極和連接至第一電壓的第一端; 反相器，所述反相器連接在所述第一晶體管的第二端和第二電壓之間且接收所述輸入時(shí)鐘信號(hào)； 電容器，所述電容器連接至所述反相器的輸出端；以及 輸出反相器，所述輸出反相器連接至所述電容器和所述反相器的所述輸出端，且 其中，所述第二驅(qū)動(dòng)器包括: 第二晶體管，所述第二晶體管包括所述基準(zhǔn)電壓所輸入的柵極和連接至所述第一電壓的第一端； 第一反相器，所述第一反相器連接所述第二晶體管的第二端和所述第二電壓且接收所述輸入時(shí)鐘信號(hào)；第一電容器，所述第一電容器連接至所述第一反相器的輸出端；以及第一輸出反相器，所述第一輸出反相器連接至所述第一電容器和所述第一反相器的輸出端， 其中，所述輸出反相器的輸出為所述輸出時(shí)鐘信號(hào)且所述第一輸出反相器的輸出為所述基準(zhǔn)時(shí)鐘信號(hào)。
25.按權(quán)利要求24所述的數(shù)字電源轉(zhuǎn)換器，其中， 所述第一晶體管和所述第二晶體管為N溝道晶體管，且所述第二電壓高于所述第一電壓。
26.按權(quán)利要求25所述的數(shù)字電源轉(zhuǎn)換器，其中， 當(dāng)流經(jīng)所述第一晶體管的灌電流使所述電容器放電時(shí)，根據(jù)所述輸出電壓產(chǎn)生所述輸出延遲，且 當(dāng)流經(jīng)所述第二晶體管的灌電流使所述第一電容器放電時(shí)，根據(jù)所述基準(zhǔn)電壓產(chǎn)生所述基準(zhǔn)延遲。
27.按權(quán)利要求24所述的數(shù)字電源轉(zhuǎn)換器，其中， 所述第一晶體管和所述第二晶體管為P溝道晶體管，且所述第二電壓低于所述第一電壓。
28.按權(quán)利要求27所述的數(shù)字電源轉(zhuǎn)換器，其中， 當(dāng)流經(jīng)所述第一晶 體管的拉電流使所述電容器充電時(shí)，根據(jù)所述輸出電壓產(chǎn)生所述輸出延遲，且 當(dāng)流經(jīng)所述第二晶體管的拉電流使所述第一電容器充電時(shí)，根據(jù)所述基準(zhǔn)電壓產(chǎn)生所述基準(zhǔn)延遲。
29.按權(quán)利要求20所述的數(shù)字電源轉(zhuǎn)換器，其中， 所述控制電壓延遲裝置包括: 產(chǎn)生所述輸出時(shí)鐘信號(hào)的第一驅(qū)動(dòng)器和產(chǎn)生所述基準(zhǔn)時(shí)鐘信號(hào)的第二驅(qū)動(dòng)器， 其中，所述第一驅(qū)動(dòng)器包括: 第三晶體管，所述第三晶體管包括所述輸出電壓所輸入的柵極和連接至第一電壓的第一端; 電流鏡電路，所述電流鏡電路連接所述第三晶體管的第二端和第二電壓且映射流經(jīng)所述第三晶體管的電流； 反相器，所述反相器根據(jù)所述輸入時(shí)鐘信號(hào)輸出所述電流鏡電路的輸出； 電容器，所述電容器連接至所述反相器的輸出端；以及 輸出反相器，所述輸出反相器連接至所述電容器和所述反相器的所述輸出端，且 其中，所述第二驅(qū)動(dòng)器包括: 第四晶體管，所述第四晶體管包括接收所述基準(zhǔn)電壓的柵極和連接至所述第一電壓的弟觸； 第一電流鏡電路，所述第一電流鏡電路連接所述第四晶體管的第二端和所述第二電壓且映射流經(jīng)所述第四晶體管的電流； 第一反相器，所述第一反相器根據(jù)所述輸入時(shí)鐘信號(hào)輸出所述第一電流鏡電路的輸出；第一電容器，所述第一電容器連接至所述第一反相器的輸出端；以及第一輸出反相器，所述第一輸出反相器連接至所述第一電容器和所述第一反相器的輸出端，且 其中，所述輸出反相器的輸出為所述輸出時(shí)鐘信號(hào)且所述第一輸出反相器的輸出為所述基準(zhǔn)時(shí)鐘信號(hào)。
30.按權(quán)利 要求29所述的數(shù)字電源轉(zhuǎn)換器，其中， 所述第三晶體管和所述第四晶體管為N溝道晶體管，且所述第二電壓高于所述第一電壓。
31.按權(quán)利要求30所述的數(shù)字電源轉(zhuǎn)換器，其中， 當(dāng)流經(jīng)所述第三晶體管的拉電流使所述電容器充電時(shí)，根據(jù)所述輸出電壓產(chǎn)生所述輸出延遲，且 當(dāng)流經(jīng)所述第四晶體管的拉電流使所述第一電容器充電時(shí)，根據(jù)所述基準(zhǔn)電壓產(chǎn)生所述基準(zhǔn)延遲。
32.按權(quán)利要求29所述的數(shù)字電源轉(zhuǎn)換器，其中， 所述第三晶體管和所述第四晶體管為P溝道晶體管，且所述第二電壓低于所述第一電壓。
33.按權(quán)利要求32所述的數(shù)字電源轉(zhuǎn)換器，其中， 當(dāng)流經(jīng)所述第三晶體管的灌電流使所述電容器放電時(shí)，根據(jù)所述輸出電壓產(chǎn)生所述輸出延遲，且 當(dāng)流經(jīng)所述第四晶體管的灌電流使所述第一電容器放電時(shí)，根據(jù)所述基準(zhǔn)電壓產(chǎn)生所述基準(zhǔn)延遲。
34.一種數(shù)字電源轉(zhuǎn)換器的驅(qū)動(dòng)方法，所述數(shù)字電源轉(zhuǎn)換器將輸入電壓轉(zhuǎn)換成輸出電壓，所述驅(qū)動(dòng)方法包括: 根據(jù)所述輸出電壓產(chǎn)生輸出時(shí)鐘信號(hào)，所述輸出時(shí)鐘信號(hào)具有相對(duì)于輸入時(shí)鐘信號(hào)的輸出延遲，所述輸入時(shí)鐘信號(hào)控制所述數(shù)字電源轉(zhuǎn)換器的操作； 根據(jù)基準(zhǔn)電壓產(chǎn)生基準(zhǔn)時(shí)鐘信號(hào)，所述基準(zhǔn)時(shí)鐘信號(hào)具有相對(duì)于所述輸入時(shí)鐘信號(hào)的基準(zhǔn)延遲； 根據(jù)所述輸出時(shí)鐘信號(hào)和所述基準(zhǔn)時(shí)鐘信號(hào)之間的相位差產(chǎn)生相位檢測(cè)信號(hào)；以及 根據(jù)所述相位檢測(cè)信號(hào)控制電源開關(guān)的工作周期。
全文摘要
本發(fā)明涉及一種控制電壓延遲裝置、使用其的數(shù)字電源轉(zhuǎn)換器及其驅(qū)動(dòng)方法。示例性實(shí)施方式涉及控制電壓延遲裝置、數(shù)字電源轉(zhuǎn)換器以及數(shù)字電源轉(zhuǎn)換器的驅(qū)動(dòng)方法?？刂齐妷貉舆t裝置產(chǎn)生用于控制數(shù)字電源轉(zhuǎn)換器的輸出電壓的輸出時(shí)鐘信號(hào)和基準(zhǔn)時(shí)鐘信號(hào)?？刂齐妷貉舆t裝置根據(jù)輸出電壓產(chǎn)生具有相對(duì)于輸入時(shí)鐘信號(hào)的輸出延遲的輸出時(shí)鐘信號(hào)且根據(jù)基準(zhǔn)電壓產(chǎn)生具有相對(duì)于輸入時(shí)鐘信號(hào)的基準(zhǔn)延遲的基準(zhǔn)時(shí)鐘信號(hào)?；鶞?zhǔn)電壓為輸出電壓的目標(biāo)值。
文檔編號(hào)H02M3/10GK103095110SQ20121039410
公開日2013年5月8日 申請(qǐng)日期2012年10月16日 優(yōu)先權(quán)日2011年10月31日
發(fā)明者李圣播, 趙健熙, 權(quán)德起 申請(qǐng)人:快捷韓國(guó)半導(dǎo)體有限公司