專利名稱：用于減少dc/dc轉(zhuǎn)換器中的電流過(guò)沖的方法和系統(tǒng)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種DC/DC轉(zhuǎn)換器系統(tǒng)，且更確切地說(shuō)涉及用于諧振轉(zhuǎn)換器的同步整流器控制技術(shù)。
背景技術(shù)：
本發(fā)明涉及一種DC/DC轉(zhuǎn)換器系統(tǒng)，且更確切地說(shuō)涉及用于諧振轉(zhuǎn)換器的同步整 流器控制技術(shù)。

發(fā)明內(nèi)容
根據(jù)本申請(qǐng)案的一個(gè)方面，一種DC/DC轉(zhuǎn)換器系統(tǒng)包括門控電路,其包含具有第一和第二開(kāi)關(guān)的反相器電路，所述門控電路進(jìn)一步經(jīng)配置以產(chǎn)生第一和第二門控信號(hào)，所述第一和第二門控信號(hào)經(jīng)配置以分別斷開(kāi)和閉合所述第一和所述第二開(kāi)關(guān)，且根據(jù)DC輸入信號(hào)產(chǎn)生AC信號(hào)；變壓器，其經(jīng)配置以轉(zhuǎn)變所述AC信號(hào)；第二級(jí)，其經(jīng)配置以將所述AC信號(hào)整流成DC輸出信號(hào)；以及軟啟動(dòng)控制電路，其經(jīng)配置以產(chǎn)生用以在所述第一開(kāi)關(guān)的第一循環(huán)的初始部分(Td)期間使所述第一開(kāi)關(guān)的閉合延遲的信號(hào)。根據(jù)申請(qǐng)案的另一方面，一種對(duì)DC/DC轉(zhuǎn)換器進(jìn)行軟啟動(dòng)的方法，所述方法包括產(chǎn)生第一和第二門控信號(hào)，所述第一和第二門控信號(hào)經(jīng)配置以分別斷開(kāi)和閉合反相器電路的第一和第二開(kāi)關(guān)；以及在所述第一開(kāi)關(guān)的第一循環(huán)的初始部分(Td)期間延遲所述第一開(kāi)關(guān)的閉合。


通過(guò)下文對(duì)根據(jù)所主張的標(biāo)的物的實(shí)施例的詳細(xì)描述，將容易明白所主張的標(biāo)的物的特征和優(yōu)點(diǎn)，其中所述詳細(xì)描述應(yīng)參照附圖來(lái)理解，其中圖I說(shuō)明根據(jù)本發(fā)明的各個(gè)實(shí)施例的DC/DC轉(zhuǎn)換器系統(tǒng)；圖2到7說(shuō)明根據(jù)本發(fā)明的一個(gè)實(shí)施例的各種信號(hào)的時(shí)序圖；圖8說(shuō)明在啟動(dòng)期間與已知DC/DC轉(zhuǎn)換器相關(guān)聯(lián)的各種操作參數(shù)；以及圖9說(shuō)明在啟動(dòng)期間與根據(jù)本發(fā)明的DC/DC轉(zhuǎn)換器相關(guān)聯(lián)的各種操作參數(shù)。雖然以下具體實(shí)施方式
將參照說(shuō)明性實(shí)施例來(lái)進(jìn)行，但所屬領(lǐng)域的技術(shù)人員將容易明白其許多替代方案、修改和變動(dòng)。
具體實(shí)施例方式總地來(lái)說(shuō)，本發(fā)明提供在軟啟動(dòng)操作期間對(duì)DC/DC轉(zhuǎn)換器的控制技術(shù)。在一種控制技術(shù)中，產(chǎn)生抑制門控信號(hào)(INHIBIT)，用于至少部分地控制啟動(dòng)期間DC/DC轉(zhuǎn)換器的反相器部分的一個(gè)開(kāi)關(guān)(Ql)的導(dǎo)通狀態(tài)。確切地說(shuō)，在開(kāi)關(guān)Ql的第一切換循環(huán)的初始部分(Td)期間斷言INHIBIT信號(hào)，使得開(kāi)關(guān)Ql在第一循環(huán)期間保持?jǐn)嚅_(kāi)的時(shí)間比門控電路原本規(guī)定的時(shí)間長(zhǎng)。因此，INHIBIT信號(hào)僅在開(kāi)關(guān)Ql的第一循環(huán)期間減少開(kāi)關(guān)Ql的工作循環(huán)，這使得DC/DC轉(zhuǎn)換器在啟動(dòng)后的電流過(guò)沖減少。在一個(gè)實(shí)施例中，基于PFM電容器(PFMcap)的充電/放電、時(shí)鐘信號(hào)(CLK)和運(yùn)行信號(hào)(RUN)來(lái)產(chǎn)生INHIBIT信號(hào)。舉例來(lái)說(shuō)，通過(guò)對(duì)CLK_SUB信號(hào)與QSR_F/F信號(hào)進(jìn)行邏輯與操作來(lái)產(chǎn)生INHIBIT信號(hào)。CLK_SUB信號(hào)是基于PFMcap的充電/放電。QSR_F/F信號(hào)是基于CLK信號(hào)、RUN信號(hào)和反相時(shí)鐘信號(hào)(INV_CLK)?，F(xiàn)在轉(zhuǎn)到圖1，其大體上說(shuō)明根據(jù)本發(fā)明的各種實(shí)施例的DC/DC轉(zhuǎn)換器系統(tǒng)100的一個(gè)實(shí)施例。DC/DC轉(zhuǎn)換器100包含電流控制振蕩器電路102、門控電路104、變壓器電路106、二級(jí)電路108和軟啟動(dòng)控制電路110。DC/DC轉(zhuǎn)換器系統(tǒng)100經(jīng)配置以接收輸入DC電壓(Vin)并產(chǎn)生輸出DC電壓(Vout)。總地來(lái)說(shuō)，可通過(guò)開(kāi)關(guān)Ql和Q2的相對(duì)于DC/DC轉(zhuǎn)換器系統(tǒng)100的諧振頻率(f0)的切換頻率(fs)來(lái)控制DC/DC轉(zhuǎn)換器系統(tǒng)100的增益。
·
電流控制振蕩器電路102經(jīng)配置以循序地為脈沖頻率調(diào)制電容器(PFMcap)充電和放電，使得PFMcap的電壓(VCT)在高電壓閾值(VTH)與低電壓閾值(VTL)之間振蕩，例如如三角形波形所表示。如本文中所解釋，VCT的寬度經(jīng)配置以基于Vout的反饋信息而改變。第一比較器112和第二比較器114分別將VCT與VTH和VTL比較。這些比較器112、114的輸出設(shè)置和復(fù)位SR觸發(fā)器116的Q輸出，從而產(chǎn)生矩形波信號(hào)。門控電路104包含反相器電路，其具有第一開(kāi)關(guān)Ql和第二開(kāi)關(guān)Q2。門控電路104還經(jīng)配置以至少部分地基于來(lái)自電流控制電路102的矩形波信號(hào)來(lái)產(chǎn)生第一門控信號(hào)和第二門控信號(hào)(分別是VGSl和VGS2)。門控信號(hào)VGS1、VGS2經(jīng)配置以分別斷開(kāi)/接通開(kāi)關(guān)Ql和Q2，從而控制變壓器電路106的諧振電容器CR的充電/放電。Vout可用作對(duì)電流控制振蕩器電路102的反饋，其中將Vout與參考電壓信號(hào)(Vref)比較以獲得恒定(或近乎恒定)的輸出電壓Vout。大體上通過(guò)PFMcap上的電壓與參考信號(hào)Vref的相交來(lái)確定門驅(qū)動(dòng)信號(hào)VSG1、VSG2的工作循環(huán)(在PWM模式中)或頻率(在PFM模式中)。在DC/DC轉(zhuǎn)換器的啟動(dòng)期間，變壓器電路106的初級(jí)側(cè)(例如，諧振槽電路)上的電流Ip可突增。更具體來(lái)說(shuō)，由于諧振電容器CR被首先放電，所以在初始切換期間開(kāi)關(guān)Ql只需要非常窄的接通時(shí)間便能防止諧振電流Ip出現(xiàn)過(guò)沖。初級(jí)側(cè)電流Ip過(guò)沖可使過(guò)電流保護(hù)電路(如果提供了的話)跳脫和/或造成可聽(tīng)到的噪聲。雖然有時(shí)候可使用高初始切換頻率來(lái)管理過(guò)沖，但高初始切換頻率可能對(duì)振蕩器設(shè)計(jì)形成很高的負(fù)擔(dān)，這可導(dǎo)致振蕩器設(shè)計(jì)非常復(fù)雜、昂貴和/或占用很大量的電路板空間。根據(jù)本發(fā)明的至少一個(gè)實(shí)施例，軟啟動(dòng)控制電路110經(jīng)配置以減少和/或消除DC/DC轉(zhuǎn)換器系統(tǒng)100中的電流過(guò)沖，且不會(huì)對(duì)振蕩器設(shè)計(jì)引起高需求。一般來(lái)說(shuō)，軟啟動(dòng)控制電路110經(jīng)配置以產(chǎn)生INHIBIT信號(hào)(且最終是本文中論述的反相INHIBIT信號(hào))，此信號(hào)在由門控電路104接收到時(shí)，經(jīng)配置以在開(kāi)關(guān)Ql的第一循環(huán)的初始部分Td期間延遲開(kāi)關(guān)Ql的閉合，從而僅在第一循環(huán)期間減少開(kāi)關(guān)Ql的工作循環(huán)。因此，與其它技術(shù)相比，振蕩器可經(jīng)配置而在啟動(dòng)期間在較低的初始操作頻率下操作(例如(但不限于)啟動(dòng)期間振蕩器的正常操作頻率)，因而減少對(duì)振蕩器設(shè)計(jì)的負(fù)擔(dān)，同時(shí)還減少和/或消除電流Ip的過(guò)沖。
更具體來(lái)說(shuō)，軟啟動(dòng)控制電路110包含時(shí)序塊122、第一觸發(fā)器124、第二觸發(fā)器126、比較器128、AND門130和反相器132。以下描述應(yīng)當(dāng)結(jié)合圖2到7閱讀，這些圖說(shuō)明圖I中論述的各種信號(hào)的時(shí)序圖。在啟動(dòng)后，時(shí)序塊122經(jīng)配置以即刻產(chǎn)生INITIALIZE信號(hào)(圖2)持續(xù)預(yù)定時(shí)間量Ti。INITIALIZE信號(hào)使開(kāi)關(guān)134閉合，將節(jié)點(diǎn)NI處的電壓下拉，從而產(chǎn)生反饋電壓條件樣本。在Ti之后，時(shí)序塊122停止產(chǎn)生INITIALIZE，并開(kāi)始產(chǎn)生RUN信號(hào)。第一觸發(fā)器124 (例如，D觸發(fā)器)經(jīng)配置以基于RUN信號(hào)和來(lái)自CLK的CLK信號(hào)產(chǎn)生GATE_CNTRL信號(hào)(圖3)。更具體來(lái)說(shuō)，當(dāng)RUN和CLK信號(hào)兩者均為HIGH(高)時(shí)，第一觸發(fā)器124被鎖存為HIGH。第二觸發(fā)器126 (例如，SR觸發(fā)器)經(jīng)配置以基于GATE_CNTRL和反相時(shí)鐘信號(hào)INV_CLK (其是CLK信號(hào)的反相形式)而產(chǎn)生QSR_F/F信號(hào)。QSR_F/F信號(hào)是在開(kāi)關(guān)Ql的第一周期期間具有較高值且隨后被鎖存為低電平的矩形波信號(hào)。更具體來(lái)說(shuō)，當(dāng)GATE_CNTRL信號(hào)升高時(shí)產(chǎn)生QSR_F/F信號(hào)，且當(dāng)INV_CLK信號(hào)升高時(shí)QSR_F/F信號(hào)被鎖存為低(圖4)。 比較器128經(jīng)配置以基于VCT(來(lái)自PFMcap)和VTH與VTL的平均值(即，(VTH+VTD/2)而產(chǎn)生CLK_SUB信號(hào)。舉例來(lái)說(shuō)，分別在比較器128的反相輸入和非反相輸入處接收VCT和(VTH+VTL)/2。當(dāng)VCT低于(VTH+VTL)/2時(shí)，比較器128的輸出變高，從而產(chǎn)生CLK_SUB信號(hào)(圖5)。AND門130經(jīng)配置以基于CLK_SUB信號(hào)和QSR_F/F信號(hào)產(chǎn)生INHIBIT信號(hào)。只有在開(kāi)關(guān)Ql的第一循環(huán)的初始部分Td期間，INHIBIT信號(hào)才為HIGH。舉例來(lái)說(shuō)，AND門130經(jīng)配置以在CLK_SUB信號(hào)和QSR_F/F信號(hào)兩者均為HIGH時(shí)產(chǎn)生INHIBIT信號(hào)。因?yàn)镼SR_F/F信號(hào)僅在開(kāi)關(guān)Ql的第一時(shí)鐘循環(huán)期間為HIGH，所以INHIBIT僅在Td期間為HIGH。INHIBIT信號(hào)由反相器132接收。反相器132經(jīng)配置以通過(guò)使INHINIT信號(hào)反相而產(chǎn)生INV_INHIBIT信號(hào)。因此，除了在Td期間(此時(shí)INV_INHIBIT為L(zhǎng)OW)以夕卜，INV_INHIBIT信號(hào)在所有時(shí)候均為HIGH。門控電路104接收INV_INHIBIT且經(jīng)配置以在Td期間延遲開(kāi)關(guān)Ql的閉合(B卩，在Td期間斷言INV_INHIBIT以使得開(kāi)關(guān)Ql在Td期間保持?jǐn)嚅_(kāi)的時(shí)間比門控電路104原來(lái)規(guī)定的時(shí)間長(zhǎng))，從而在開(kāi)關(guān)Ql的第一循環(huán)期間減少開(kāi)關(guān)Ql的工作循環(huán)，并減少和/或消除初級(jí)側(cè)電流Ip的過(guò)沖。舉例來(lái)說(shuō)，門控電路104包含與第一開(kāi)關(guān)Ql相關(guān)聯(lián)的第一 AND門136和與第二開(kāi)關(guān)Q2相關(guān)聯(lián)的第二 AND門138。第一 AND門136經(jīng)配置以接收SR觸發(fā)器116的輸出信號(hào)、先斷后合(brake-before-make)信號(hào)(基于SR觸發(fā)器116的輸出信號(hào))、GATE_CNTRL信號(hào)和INV_INHIBIT信號(hào)。因?yàn)镮NV_INHIBIT信號(hào)在Td期間為L(zhǎng)0W，所以第一AND門136的輸出為L(zhǎng)0W，且開(kāi)關(guān)Ql在Td期間保持?jǐn)嚅_(kāi)。通過(guò)調(diào)整INV_INHIBIT信號(hào)的寬度，可調(diào)整在閉合開(kāi)關(guān)Ql時(shí)的延遲(即，開(kāi)關(guān)Ql在開(kāi)關(guān)Ql的第一循環(huán)的初始部分期間保持?jǐn)嚅_(kāi)多長(zhǎng)時(shí)間)。因?yàn)镮NV_INHIBIT信號(hào)在Td之后保持HIGH，所以到第一 AND門136的一個(gè)或一個(gè)以上剩余信號(hào)(即，SR觸發(fā)器116的輸出信號(hào)、先斷后合信號(hào)和GATE_CNTRL信號(hào))控制Td之后開(kāi)關(guān)Ql的操作。因此，開(kāi)關(guān)Ql除了 Td期間外在所有時(shí)間均正常操作，而在Td期間，因?yàn)檐泦?dòng)控制電路110產(chǎn)生的INHIBIT信號(hào)，開(kāi)關(guān)Ql保持?jǐn)嚅_(kāi)。因此，軟啟動(dòng)控制電路110經(jīng)配置以僅在開(kāi)關(guān)Ql的第一循環(huán)期間減少開(kāi)關(guān)Ql的工作循環(huán)，因而減少和/或消除啟動(dòng)后初級(jí)側(cè)電流Ip的過(guò)沖。
現(xiàn)在轉(zhuǎn)到圖8，大體上說(shuō)明根據(jù)在啟動(dòng)期間具有200kHz的初始頻率的已知DC/DC轉(zhuǎn)換器的若干圖。可看出，VGSl和VGS2的寬度隨時(shí)間大致恒定。因此，初級(jí)側(cè)電流Ip突增(見(jiàn)圓圈區(qū)域)到大概+3，且諧振電容器CR的電壓突增到超過(guò)大概400。此外，DC/DC轉(zhuǎn)換器的輸出電壓Vout幾乎在啟動(dòng)后立刻開(kāi)始上升。與此對(duì)照，在圖9中大體上說(shuō)明根據(jù)本發(fā)明的DC/DC轉(zhuǎn)換器100的若干圖。類似于圖8，圖9的DC/DC轉(zhuǎn)換器100也具有200kHz的初始操作頻率。首先轉(zhuǎn)到說(shuō)明VGSl和VGS2的圖，可看出，與圖8中的VGSl相比，在開(kāi)關(guān)Ql的第一循環(huán)期間，VGSl的寬度減小(S卩，工作循環(huán)減小)。此外，圖9中的初級(jí)側(cè)電流Ip僅達(dá)到+2，且諧振電容器CR的電壓僅達(dá)到大概300。DC/DC轉(zhuǎn)換器100的輸出電壓Vout在啟動(dòng)后并不即刻開(kāi)始上升到O. 0005秒。因此，根據(jù)本發(fā)明的軟啟動(dòng)電路HO減小術(shù)語(yǔ)“開(kāi)關(guān)”可體現(xiàn)為MOSFET開(kāi)關(guān)(例如，個(gè)別NMOS和PMOS元件)、BJT開(kāi)關(guān)和/或此項(xiàng)技術(shù)中已知的其它切換電路。此外，本文中的任何實(shí)施例中使用的電路可例如單獨(dú)或以任何組合形式包括硬連線電路、可編程電路、狀態(tài)機(jī)電路和/或包含在較大系統(tǒng)中的電路，例如可包含在集成電路中的元件。 根據(jù)一個(gè)方面，本發(fā)明的特征可在于一種DC/DC轉(zhuǎn)換器系統(tǒng)，其包含門控電路、變壓器、第二級(jí)和軟啟動(dòng)控制電路。門控電路包含反相器電路，其具有第一開(kāi)關(guān)和第二開(kāi)關(guān)。門控電路進(jìn)一步經(jīng)配置以產(chǎn)生第一和第二門控信號(hào)，所述信號(hào)經(jīng)配置以分別斷開(kāi)和閉合第一和第二開(kāi)關(guān)，且根據(jù)DC輸入信號(hào)產(chǎn)生AC信號(hào)。變壓器經(jīng)配置以轉(zhuǎn)變AC信號(hào)，且第二級(jí)經(jīng)配置以將AC信號(hào)整流成DC輸出信號(hào)。軟啟動(dòng)控制電路經(jīng)配置以產(chǎn)生用以使第一開(kāi)關(guān)在第一開(kāi)關(guān)的第一循環(huán)的初始部分(Td)期間的閉合延遲的信號(hào)。根據(jù)另一方面，本發(fā)明的特征可在于一種軟啟動(dòng)DC/DC轉(zhuǎn)換器的方法。所述方法包含產(chǎn)生第一和第二門控信號(hào)，其經(jīng)配置以分別斷開(kāi)和閉合反相器電路的第一和第二開(kāi)關(guān)；以及使第一開(kāi)關(guān)在第一開(kāi)關(guān)的第一循環(huán)的初始部分(Td)期間的閉合延遲。本文中已使用的術(shù)語(yǔ)和表達(dá)是用作描述而非限制的術(shù)語(yǔ)，在使用這些術(shù)語(yǔ)和表達(dá)時(shí)并不意圖排除所展示和描述的特征(或其部分)的任何等效物，且應(yīng)認(rèn)識(shí)到在權(quán)利要求書(shū)的范圍內(nèi)可進(jìn)行各種修改。因此，權(quán)利要求書(shū)意在涵蓋所有這些等效物。本文中已描述各種特征、方面和實(shí)施例。所屬領(lǐng)域的技術(shù)人員將了解，所述特征、方面和實(shí)施例容許彼此組合且容許有各種變動(dòng)和修改。因此，本發(fā)明應(yīng)被理解為涵蓋這些組合、變動(dòng)和修改。
權(quán)利要求
1.一種DC/DC轉(zhuǎn)換器系統(tǒng)，其包括 門控電路，其包含具有第一和第二開(kāi)關(guān)的反相器電路，所述門控電路進(jìn)一步經(jīng)配置以產(chǎn)生第一和第二門控信號(hào)，所述第一和第二門控信號(hào)經(jīng)配置以分別斷開(kāi)和閉合所述第一和所述第二開(kāi)關(guān)，且根據(jù)DC輸入信號(hào)產(chǎn)生AC信號(hào)； 變壓器，其經(jīng)配置以轉(zhuǎn)變所述AC信號(hào)； 第二級(jí)，其經(jīng)配置以將所述AC信號(hào)整流成DC輸出信號(hào)；以及 軟啟動(dòng)控制電路，其經(jīng)配置以產(chǎn)生用以在所述第一開(kāi)關(guān)的第一循環(huán)的初始部分(Td)期間使所述第一開(kāi)關(guān)的閉合延遲的信號(hào)。
2.根據(jù)權(quán)利要求I所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其進(jìn)一步包括電流控制振蕩器電路，所述電流控制振蕩器電路經(jīng)配置以循序地為脈沖頻率調(diào)制電容器(PFMcap)充電和放電，使得PFMcap的電壓(VCT)以三角形波形在高電壓閾值(VTH)與低電壓閾值(VTL)之間振蕩。
3.根據(jù)權(quán)利要求2所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述軟啟動(dòng)控制電路進(jìn)一步經(jīng)配置以基于所述VCT信號(hào)、時(shí)鐘信號(hào)(CLK)和運(yùn)行信號(hào)(RUN)而產(chǎn)生用以延遲所述第一開(kāi)關(guān)的所述閉合的所述信號(hào)。
4.根據(jù)權(quán)利要求3所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述軟啟動(dòng)控制電路進(jìn)一步包括時(shí)序塊，所述時(shí)序塊經(jīng)配置以在所述DC/DC轉(zhuǎn)換器系統(tǒng)啟動(dòng)后即刻產(chǎn)生初始化信號(hào)(INITIALIZE)持續(xù)預(yù)定時(shí)間量(Ti)，所述時(shí)序塊進(jìn)一步經(jīng)配置以在Ti之后產(chǎn)生所述RUN信號(hào)。
5.根據(jù)權(quán)利要求4所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述軟啟動(dòng)控制電路進(jìn)一步包括第一觸發(fā)器，所述第一觸發(fā)器經(jīng)配置以基于所述RUN信號(hào)和所述CLK信號(hào)而產(chǎn)生GATE_CNTRL信號(hào)。
6.根據(jù)權(quán)利要求5所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述第一觸發(fā)器包括D觸發(fā)器，所述D觸發(fā)器經(jīng)配置以在所述RUN信號(hào)和所述CLK信號(hào)兩者為高時(shí)被鎖存為高。
7.根據(jù)權(quán)利要求5所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述軟啟動(dòng)控制電路進(jìn)一步包括第二觸發(fā)器，所述第二觸發(fā)器經(jīng)配置以基于所述GATE_CNTRL和反相時(shí)鐘信號(hào)(INV_CLK)而產(chǎn)生QSR_F/F信號(hào)。
8.根據(jù)權(quán)利要求7所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述第二觸發(fā)器包括SR觸發(fā)器，所述SR觸發(fā)器經(jīng)配置以在所述GATE_CNTRL信號(hào)上升時(shí)產(chǎn)生所述QSR_F/F信號(hào)，且在INV_CLK信號(hào)上升時(shí)被鎖存為低。
9.根據(jù)權(quán)利要求7所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述QSR_F/F信號(hào)是在所述開(kāi)關(guān)Ql的所述第一周期期間具有高值且隨后被鎖存為低的矩形波信號(hào)。
10.根據(jù)權(quán)利要求7所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述軟啟動(dòng)控制電路進(jìn)一步包括比較器，所述比較器經(jīng)配置以基于所述VCT信號(hào)和(VTH+VTL) /2而產(chǎn)生CLK_SUB信號(hào)。
11.根據(jù)權(quán)利要求10所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中分別在所述比較器的反相輸入和非反相輸入處接收VCT和(VTH+VTL) /2，且其中在所述VCT信號(hào)小于(VTH+VTL) /2時(shí)，比較器的輸出變高以產(chǎn)生所述CLK_SUB信號(hào)。
12.根據(jù)權(quán)利要求10所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述軟啟動(dòng)控制電路進(jìn)一步包括AND門，所述AND門經(jīng)配置以基于所述CLK_SUB信號(hào)和所述QSR_F/F信號(hào)產(chǎn)生INHIBIT信號(hào)，其中所述INHIBIT信號(hào)僅在所述第一開(kāi)關(guān)的所述第一循環(huán)的所述初始部分Td期間為高。
13.根據(jù)權(quán)利要求10所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述AND門經(jīng)配置以在所述CLK_SUB信號(hào)和所述QSR_F/F信號(hào)兩者均為高時(shí)產(chǎn)生所述INHIBIT信號(hào)，且其中所述QSR_F/F信號(hào)僅在開(kāi)關(guān)Ql的所述第一時(shí)鐘循環(huán)期間為高。
14.根據(jù)權(quán)利要求12所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其進(jìn)一步包括反相器，所述反相器經(jīng)配置以產(chǎn)生INV_INHIBIT信號(hào)，所述INV_INHIBIT信號(hào)是所述INHIBIT信號(hào)的反相形式，所述INV_INHIBIT信號(hào)除了 Td期間外在所有時(shí)候均為高，而在Td時(shí)INV_INHIBIT為低。
15.根據(jù)權(quán)利要求14所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中針對(duì)所述 門控電路斷言所述INV_INHIBIT信號(hào)以在Td期間延遲所述第一開(kāi)關(guān)的所述斷開(kāi)。
16.根據(jù)權(quán)利要求15所述的DC/DC轉(zhuǎn)換器系統(tǒng)，其中所述門控電路進(jìn)一步包括與所述第一開(kāi)關(guān)Ql相關(guān)聯(lián)的第一 AND門，所述第一 AND門經(jīng)配置以接收來(lái)自所述電流控制振蕩器電路的信號(hào)、先斷后合信號(hào)、所述GATE_CNTRL信號(hào)和所述INV_INHIBIT信號(hào)，其中在Td期間所述第一 AND門的輸出為低，因?yàn)樵赥d期間所述INV_INHIBIT信號(hào)為低。
17.—種對(duì)DC/DC轉(zhuǎn)換器進(jìn)行軟啟動(dòng)的方法，所述方法包括 產(chǎn)生第一和第二門控信號(hào)，所述第一和第二門控信號(hào)經(jīng)配置以分別斷開(kāi)和閉合反相器電路的第一和第二開(kāi)關(guān)；以及 在所述第一開(kāi)關(guān)的第一循環(huán)的初始部分(Td)期間延遲所述第一開(kāi)關(guān)的閉合。
18.根據(jù)權(quán)利要求17所述的方法，其中在Td期間所述第一開(kāi)關(guān)的所述延遲僅在所述第一循環(huán)期間減少所述第一開(kāi)關(guān)的工作循環(huán)。
19.根據(jù)權(quán)利要求18所述的方法，其進(jìn)一步包括 循序地為脈沖頻率調(diào)制電容器(PFMcap)充電和放電，使得PFMcap的電壓(VCT)以三角形波形在高電壓閾值(VTH)與低電壓閾值(VTL)之間振蕩； 基于所述VCT信號(hào)、時(shí)鐘信號(hào)(CLK)和運(yùn)行信號(hào)(RUN)產(chǎn)生用以延遲所述第一開(kāi)關(guān)的所述閉合的信號(hào)。
20.根據(jù)權(quán)利要求18所述的方法，其中所述第二門控信號(hào)在Td期間控制所述第二開(kāi)關(guān)。
全文摘要
本發(fā)明涉及用于減少DC/DC轉(zhuǎn)換器中的電流過(guò)沖的方法和系統(tǒng)。DC/DC轉(zhuǎn)換器系統(tǒng)包含門控電路、變壓器、第二級(jí)和軟啟動(dòng)控制電路。所述門控電路經(jīng)配置以產(chǎn)生第一和第二門控信號(hào)，所述第一和第二門控信號(hào)經(jīng)配置以分別斷開(kāi)和閉合反相器電路的第一和第二開(kāi)關(guān)，以根據(jù)DC輸入信號(hào)產(chǎn)生AC信號(hào)。所述變壓器轉(zhuǎn)變所述AC信號(hào)，且所述第二級(jí)將所述AC信號(hào)整流成DC輸出信號(hào)。所述軟啟動(dòng)控制電路產(chǎn)生用以在所述第一開(kāi)關(guān)的第一循環(huán)的初始部分(Td)期間使所述第一開(kāi)關(guān)的閉合延遲的信號(hào)。一種對(duì)DC/DC轉(zhuǎn)換器進(jìn)行軟啟動(dòng)的方法包含產(chǎn)生第一和第二門控信號(hào)，且在Td期間使所述第一開(kāi)關(guān)的閉合延遲。
文檔編號(hào)H02M3/28GK102761263SQ20121012387
公開(kāi)日2012年10月31日 申請(qǐng)日期2012年4月25日 優(yōu)先權(quán)日2011年4月25日
發(fā)明者崔恒碩 申請(qǐng)人:快捷半導(dǎo)體(蘇州)有限公司, 飛兆半導(dǎo)體公司