專利名稱：電感電荷平衡的制作方法
技術(shù)領(lǐng)域：
本發(fā)明的實(shí)施例涉及一種用于具有多個電荷存儲單元的電荷存儲裝置的電感電荷平衡電路，并且特別地涉及一種用于檢測在這樣的電荷平衡電路的操作期間可能發(fā)生的錯誤的方法。
背景技術(shù)：
比如蓄電池(accumulator)的可再充電電荷存儲裝置在比如電動汽車的電動車輛中起重要作用，而且在諸如計(jì)算機(jī)的其它移動電設(shè)備中起重要作用。這樣的電荷存儲裝置通常包括串聯(lián)連接的多個電荷存儲單元(蓄電池單元)，其中串聯(lián)連接的單元的數(shù)量取決于個別電荷存儲單元所提供的供電電壓并且取決于要提供給負(fù)載的所期望總體供電電壓。由包括串聯(lián)連接的多個存儲單元的存儲裝置所提供的供電電壓對應(yīng)于存儲單元的個別供電電壓之和。所述可再充電存儲裝置在其對負(fù)載供電時被放電，并且其能夠在外部電源可用時被再充電。諸如鋰離子電池的大多數(shù)類型的充電存儲單元不應(yīng)當(dāng)被充電以便具有高于給定電壓上限的供電電壓，并且不應(yīng)當(dāng)被放電以便具有低于給定電壓下限的供電電壓。否在，存在損壞或退化的風(fēng)險。由于存儲單元的制造過程中不可避免的變化，個別存儲單元的電容可能彼此稍有不同，即電容可能是“不平衡的”。這種不平衡可能導(dǎo)致一些存儲單元在充電過程期間早于其它存儲單元達(dá)到電壓上限，并且可能導(dǎo)致一些存儲單元在放電過程期間(在負(fù)載被供電時)早于其它存儲單元達(dá)到電壓下限。當(dāng)所述單元之一達(dá)到電壓上限時，充電過程必須停止，即使其它單元還沒有被完全充電，并且當(dāng)所述單元之一達(dá)到電壓下限時，放電過程必須停止，即使其它單元沒有被放電至其下限。電荷平衡電路監(jiān)視個別存儲單元的充電狀態(tài)，并且被配置為有選擇地對個別單元進(jìn)行充電或放電以便平衡個別單元的充電狀態(tài)并且在存儲裝置的使用中提供增大的效率。根據(jù)已知概念的電荷平衡電路包括電感耦合的電感存儲元件。這些電感存儲元件中的一個(或多個)被配置為與總體裝置并聯(lián)連接，并且其它被配置為與個別存儲單元并聯(lián)連接?？梢允褂秒娮娱_關(guān)分別將所述電感元件連接到所述存儲裝置或存儲單元/將所述電感元件從所述存儲裝置或存儲單元斷開。依靠這種裝置，能量可以從一個存儲單元被傳輸?shù)娇傮w裝置(或其一部分)，或者從總體裝置傳輸?shù)揭粋€存儲單元。在這樣的平衡電路的操作期間可能發(fā)生錯誤。這些錯誤包括在個別電感元件之間的缺失電感耦合、在所述電感元件之一中的缺陷或者在所述開關(guān)之一中的缺陷。因此，需要對這樣的錯誤進(jìn)行檢測。

發(fā)明內(nèi)容
本發(fā)明的實(shí)施例涉及一種用于在具有串聯(lián)連接的多個電荷存儲單元的電荷存儲裝置中的電荷平衡的方法。所述方法包括提供第一電感存儲元件，其被配置為有選擇地與所述存儲裝置相耦合；并且提供至少一個第二電感存儲元件，其被配置為有選擇地與所述存儲單元中的第一個存儲單元相耦合并且電感地耦合至所述第一電感存儲元件。在該方法中，在第一時間段期間，通過將相關(guān)聯(lián)的電感存儲元件與所述存儲裝置和一個存儲單元之一相耦合而從所述存儲裝置和第一存儲單元之一取得能量，并且在所述第一時間段之后的第二時間段期間，通過將相關(guān)聯(lián)的第一電感存儲元件與所述存儲裝置和第一存儲單元中的另一個相耦合而將至少一部分所取得的能量反饋到所述存儲裝置和第一存儲單元中的另一個中。所述方法進(jìn)一步包括至少在所述第一時間段中的一個時間上對第一電壓和第二電壓中的至少一個進(jìn)行評估以提供第一評估結(jié)果并且至少在所述第二時間段中的一個時間上進(jìn)行評估以提供第二評估結(jié)果，其中所述第一電壓取決于橫跨所述第一電感存儲元件的電壓并且所述第二電壓取決于橫跨所述存儲單元之一的電壓；并且根據(jù)第一和第二評估結(jié)果檢測錯誤。
本發(fā)明的另外的實(shí)施例涉及一種電荷平衡電路，其包括被配置為有選擇地與包括串聯(lián)連接的多個存儲單元的存儲裝置相耦合的第一電感存儲元件。至少一個第二電感存儲元件被配置為有選擇地與所述存儲裝置的存儲單元的第一個存儲單元相耦合并且電感地耦合至所述第一電感存儲元件和驅(qū)動電路。所述驅(qū)動電路被配置為在第一時間段內(nèi)將第一和第二電感存儲元件之一耦合與相關(guān)聯(lián)的存儲裝置或存儲單元相耦合，并且在所述第一時間段之后的第二時間段內(nèi)將第一和第二電感存儲元件中的另一個與相關(guān)聯(lián)的存儲裝置或存儲單元相耦合。所述平衡電路進(jìn)一步包括錯誤檢測電路，其被配置為至少在所述第一時間段中的一個時間上對第一電壓和第二電壓中的至少一個進(jìn)行評估以獲得第一評估結(jié)果并且至少在第二時間段中的一個時間上進(jìn)行評估以獲得第二評估結(jié)果。所述第一電壓取決于橫跨所述第一電感存儲元件的電壓并且所述第二電壓取決于橫跨所述存儲單元之一的電壓，并且根據(jù)第一和第二評估結(jié)果生成錯誤信號?，F(xiàn)在將參見附圖對本發(fā)明的實(shí)施例進(jìn)行解釋。應(yīng)當(dāng)注意的是，這些實(shí)施例用于圖示基本原理，從而僅對理解所述基本原理所必需的那些特征進(jìn)行圖示。附圖并非依比例繪制。此外，相似的附圖標(biāo)記在所有附圖中表示相似的特征。


圖I圖示了具有串聯(lián)連接的多個存儲單元的電荷存儲裝置，并且圖示了根據(jù)一個實(shí)施例的耦合到所述電荷存儲裝置的電荷平衡電路；
圖2圖示了具有串聯(lián)連接的若干子單元的存儲單元的第一實(shí)施例；
圖3圖示了具有并聯(lián)連接的若干子單元的存儲單元的第一實(shí)施例；
圖4示出了圖示第一電荷平衡模式(底部平衡)的時序 圖5示出了圖示第二電荷平衡模式(頂部平衡)的時序 圖6示出了圖示在第一電荷平衡模式期間的錯誤檢測的時序 圖7示出了圖示在第二電荷平衡模式期間的錯誤檢測的時序圖；和 圖8圖了電荷平衡電路的另外的實(shí)施例。
具體實(shí)施例方式圖I示出了包括串聯(lián)連接的多個電荷存儲單元I1U2U3U1J^電荷存儲裝置I。圖I的電荷存儲裝置I包括Π=4個串聯(lián)連接的存儲單元。然而，這僅是一個示例。串聯(lián)連接的存儲單元的數(shù)量可以根據(jù)個別存儲單元所提供的供電電壓Vlp Vl2, Vl3、Vln并且根據(jù)存儲裝置I所提供的期望總體供電電壓Vi而任意地被選擇。電荷存儲裝置I包括負(fù)載端子11、12，它們被配置為將電荷存儲裝置I連接到負(fù)載(未示出)和/或到充電電路(未示出)。電荷存儲裝置I是可再充電電荷存儲裝置，即其能夠在連接到負(fù)載時向負(fù)載供應(yīng)電力/能量，并且其能夠在連接到充電電路時被再充電。電荷存儲裝置I例如是電池或蓄電池。圖I的存儲單元I1-In的每個可以包括一個子單元或 者可以包括若干子單元。參見圖2——圖示了存儲單元Ii的第一實(shí)施例(其中Ii表示圖I的存儲單元I1-In之一)，存儲單元Ii可以包括具有若干子單元ln、li2、lim的串聯(lián)電路。這些子單元可以被實(shí)現(xiàn)為蓄電池或電池單元，比如鋰離子電池。參見圖3——圖示了實(shí)現(xiàn)存儲單元Ii的另外的實(shí)施例，存儲單元Ii還可以包括并聯(lián)連接的若干子單元ln、li2、lik。這些子單元可以被實(shí)現(xiàn)為電池或蓄電池單元，比如鋰離子電池。當(dāng)然，個別存儲單元還可以利用子單元的串聯(lián)電路和并聯(lián)電路的組合來實(shí)現(xiàn)。圖I進(jìn)一步圖示了被配置為對個別存儲單元I1-In的充電狀態(tài)進(jìn)行平衡的電感電荷平衡電路。對存儲單元I1-In的充電狀態(tài)進(jìn)行平衡包含從存儲裝置I取得能量并且有選擇地將所取得的能量反饋到存儲單元I1-In之一中，或者包含有選擇地從所述存儲單元之一取得能量并且將所取得的能量反饋到總體電荷存儲裝置I中。當(dāng)有選擇地將能量饋送到存儲單元1「1 之一中時第一類型的電荷平衡在下文中將被稱作底部平衡；并且當(dāng)有選擇地從存儲單元I1-In之一取得能量時第二類型的電荷平衡在下文中將被稱作頂部平衡。例如在橫跨所述存儲單元之一或橫跨一些存儲單元的電壓低于橫跨多數(shù)存儲單元的電壓時使用底部平衡。例如在橫跨一個存儲單元或橫跨一些存儲單元的電壓高于橫跨多數(shù)存儲單元的電壓時執(zhí)行頂部平衡。頂部平衡和底部平衡可以在充電過程期間使用，即在電荷存儲裝置I被充電時使用，并且可以在放電過程期間使用，即在電荷存儲裝置I被放電時使用。依靠電荷平衡，個別存儲單元I1-InK提供的電壓所表示的充電狀態(tài)能夠被平衡，從而個別存儲單元一起接近臨界低電壓狀態(tài)或臨界高電壓狀態(tài)，其中在達(dá)到一個存儲單元的低電壓狀態(tài)時要防止存儲裝置I的進(jìn)一步放電，并且在達(dá)到所述存儲單元之一的高電壓狀態(tài)時要防止存儲裝置I的進(jìn)一步充電。圖I的電荷平衡電路包括第一電感存儲元件2，其被配置為與存儲裝置I耦合或更具體地與存儲裝置I并聯(lián)連接。為了將第一電感存儲元件2與存儲裝置I并聯(lián)連接，所述電荷平衡電路包括與第一電感存儲元件2串聯(lián)連接的第一開關(guān)元件3。具有第一電感存儲元件2和第一開關(guān)元件3的串聯(lián)電路與所述電荷存儲裝置I并聯(lián)連接。圖I的電荷平衡電路進(jìn)一步包括多個第二電感存儲元件5i、52、53、5n，它們每個均被配置為與存儲單元I1-Ii一并聯(lián)連接。為了將個別第二電感存儲元件S1-Sn與相關(guān)聯(lián)的存儲單元I1-In并聯(lián)連接，所述電荷平衡電路進(jìn)一步包括多個第二開關(guān)元件S1J2A3Ant5這些第二開關(guān)元件6ι_6η中的每個與第二電感存儲元件5ι_5η之一串聯(lián)連接，并且這些具有一個第二電感存儲元件5i-5n和一個第二開關(guān)元件G1-Gn的串聯(lián)電路中的每個與存儲單元I1-Ini—并聯(lián)連接。第一電感存儲元件2與第二電感存儲元件5i-5n電感耦合并且第二電感存儲元件5r5n彼此電感耦合，從而第一電感存儲元件2和第二電感存儲元件5i-5n形成變壓器。在圖I中沒有圖示出可以將個別電感存儲元件電感耦合的變壓器鐵心。第一電感存儲元件2用于在與存儲裝置I并聯(lián)連接時從存儲裝置I取得能量或?qū)⒛芰糠答伒酱鎯ρb置I中。個別第二電感存儲元件5i-5n用于在與相關(guān)聯(lián)的存儲單元I1-In并聯(lián)連接時從相關(guān)聯(lián)的存儲單元I1-In取得能量或?qū)⒛芰糠答伒较嚓P(guān)聯(lián)的存儲單元I1-In中。與第二電感存儲元件Si (其中51表示第二電感存儲元件“相關(guān)聯(lián)”的存儲單元Ii (其中Ii表示存儲單元I1-In之一)是與包括電感存儲元件Si和開關(guān)元件6i (其中6,表示與電感存儲元件Si串聯(lián)連接的第二開關(guān)元件)的串聯(lián)電路并聯(lián)連接的那個存儲單元Ii0第一電感存儲元件2在第一開關(guān)元件3處于接通狀態(tài)(被接通)時與存儲裝置I并聯(lián)連接，并且第二電感存儲元件Si在相關(guān)聯(lián)的開關(guān)元件6i處于接通狀態(tài)(被接通)時與相關(guān)聯(lián)的存儲單元Ii并聯(lián)連接，所述相關(guān)聯(lián)的開關(guān)元件6i是與電感存儲元件Si串聯(lián)連接的開關(guān)元件6!。圖I所示的開關(guān)元件SJ1In是M0SFET，特別地是η型M0SFET。然而，這僅是一個示例。也可以使用任何其它類型的電子開關(guān)元件，比如P型M0SFET、雙極結(jié)晶體管(BJT)或IGBT。 在圖I的電荷平衡電路中，具有第二電感存儲元件51和第二開關(guān)元件6i的串聯(lián)電路與每個存儲單元Ii并聯(lián)連接。這允許有選擇地從每個存儲單元取得能量或者有選擇地將能量反饋到每個存儲單元中。應(yīng)當(dāng)注意的是，具有第二電感存儲元件Si和開關(guān)元件6i的串聯(lián)電路的數(shù)量可以小于存儲單元I1-In的數(shù)量，其中在這種情況下，不能有選擇地從每個存儲單元I1-In取得能量或者有選擇地將能量反饋到每個存儲單元I1-In中，而是僅從具有電感存儲元件5i和開關(guān)元件6i的串聯(lián)電路與之連接的存儲單元取得能量/將能量反饋到該存儲單元中。參見圖1，所述電荷平衡電路進(jìn)一步包括驅(qū)動電路7，其被配置為向第一開關(guān)元件3提供第一驅(qū)動信號S3并且向第二開關(guān)單兀6f6n提供第二驅(qū)動信號SG1-SGntj所述開關(guān)兀件Sj1In在對應(yīng)的驅(qū)動信號S3、S6rS6n采用(assume)接通電平時被接通，即處于其接通狀態(tài)，并且所述開關(guān)元件在對應(yīng)的驅(qū)動信號SSje1-Sen采用斷開電平時被斷開，SP處于其斷開狀態(tài)。驅(qū)動電路7可以被實(shí)現(xiàn)為微控制器。驅(qū)動信號SSde1-Sen可以是能夠采用高電平和低電平的邏輯信號。任選地，在驅(qū)動電路7和個別開關(guān)元件Sj1In之間連接驅(qū)動器級4、7i-7n，其根據(jù)驅(qū)動電路7所提供的驅(qū)動信號SSde1-Sen生成適于接通和斷開個別開關(guān)兀件Sj1In的信號電平。現(xiàn)在將參見圖4和5對所述電荷平衡電路的操作原理進(jìn)行解釋。圖4圖示了在底部平衡模式中的操作原理，并且圖5圖示了在頂部平衡模式中的操作原理。在圖4和圖5中，不出了橫跨第一電感存儲兀件2的第一電壓V2、橫跨第二電感存儲兀件5f5n中的第一個Si的第二電壓VSi、第一驅(qū)動信號S3以及與第二電感存儲兀件S1-Sn中的第一個Si串聯(lián)連接的開關(guān)兀件S1In中的第一個6i的驅(qū)動信號S6i的時序圖。在這一點(diǎn)上，應(yīng)當(dāng)注意的是，第二電感存儲元件5i-5n中的第一個Si可以是圖I所示的任何一個電感存儲元件。在圖4中，圖示了具有持續(xù)時間T的一個平衡周期期間的時序圖。處于底部平衡模式中的一個平衡周期包括至少兩個時間段第一時間段Ton3，在第一時間段Ton3期間第一開關(guān)元件3被接通以便第一電感存儲元件2與存儲裝置I并聯(lián)連接；以及第二時間段Tonei，在第二時間段Tonei中第二開關(guān)元件63皮接通以便將第二電感存儲元件中的第一個5,與相關(guān)聯(lián)的存儲單元Ii并聯(lián)連接。在圖4中，第一開關(guān)元件3的接通狀態(tài)由第一驅(qū)動信號S3的高電平所表示，并且第二開關(guān)元件6i的接通狀態(tài)由對應(yīng)的驅(qū)動信號Sei的高電平所表示。因此，驅(qū)動信號的接通電平對應(yīng)于高信號電平。然而這僅是一個示例。個別驅(qū)動信號的接通電平還可以是低電平。在圖4所示的實(shí)施例中，驅(qū)動周期T包括第二時間段Tonei之后并且新的平衡周期開始之前的任選的第三時間段Toff。在該第三時間段Toff期間，第一和第二開關(guān)元件3、61皮斷開。在該斷開時間期間，第一和第二電壓V2、V5i的振蕩可能發(fā)生。然而，這些振蕩并沒有在圖4中示出。在第一時間段Ton3期間，當(dāng)?shù)谝婚_關(guān)元件3接通時，橫跨第一電感存儲元件2的電壓V2減小。在該時間段期間，電壓V2如下給出
V2 = Vl - Ron3 · 13(I)，
其中Vl是橫跨電荷存儲裝置的電壓，Ron3是第一開關(guān)元件3的接通電阻，并且13是通過第一電感存儲元件2和第一開關(guān)元件3的電流。由于電流13隨時間增大，所以橫跨第一電感存儲元件的電壓V2隨時間減小。假設(shè)第一和第二電感存儲元件2、5i-5n被實(shí)現(xiàn)為線圈并且第一電感存儲元件2的繞組數(shù)目N2和第二電感存儲元件5i-5n的繞組數(shù)目N5之間的繞組比N2/N5對于第二電感存儲元件S1、5n中的每個都相等；并且一方面第一電感存儲元件I和另一方面第二電感存儲元件5i、5n的繞組感應(yīng)(sense)相反。在這種情況下，橫跨第二電感存儲元件Si的電壓VSi如下給出
V5i = -V2 · N5/N2(2)。應(yīng)當(dāng)注意的是，依靠個別第二電感存儲元件間的電感耦合，橫跨第二電感存儲元件5i-5n的電壓相等，從而圖4中的VSi表示橫跨每個第二電感存儲元件的電壓，而不僅是橫跨在隨后第二時間段中接通其相關(guān)聯(lián)的開關(guān)元件6i的第二電感存儲元件Si的電壓。在第一時間段Ton3期間，能量被從電荷存儲裝置I取得并且作為磁能被存儲在第一電感存儲兀件2中。在該第一時間段Τοη3期間,橫跨第一電感存儲兀件2的第一電壓V2為正，而(由圖4中的V5j；f表示的)第二電壓V5「V5n為負(fù)。在第二時間段Tonei的開始時，當(dāng)?shù)诙_關(guān)元件的第一個6i接通并且第一開關(guān)元件3斷開時，第一電壓V2變?yōu)樨?fù)而第二電壓￥5^變?yōu)檎５诙r間段中的第二電壓乂51如下給出
VSi = Vli + 16, · R_(3)，
其中Vli是橫跨與開關(guān)元件6i和要將能量反饋于其中的第二電感存儲元件Si相關(guān)聯(lián)的存儲元件的電壓。Iei是通過該第二開關(guān)元件6i的電流，并且Rw6i是該第二開關(guān)元件6i的接通電阻。在第二時間段Tonei期間橫跨第一電感存儲元件的電壓V2如下給出
V2 = -VSi · N2/N5(4)。圖4圖示了理想的情形，其中第二開關(guān)元件6i在第一開關(guān)元件3被斷開的時間時接通。在非理想的情形下，在第一開關(guān)元件3斷開和第二開關(guān)元件6i接通的時間之間存在短的延遲。為了防止電荷平衡電路在該延遲時間期間被損壞，可以將比如二極管的續(xù)流(free-wheeling)元件與個別第二開關(guān)元件G1-Gn并聯(lián)連接并且還與第一開關(guān)元件3并聯(lián)連接。這些續(xù)流元件允許電流Wi在開關(guān)元件6i接通之前流動。比如圖I所示的η型MOSFET的MOSFET具有集成體二極管，其可以作為續(xù)流二極管并且其允許電流在比如在第二時間段Tonei期間充當(dāng)?shù)诙_關(guān)元件6i的MOSFET被反向偏置時流動。由于橫跨第二電感存儲元件5i-5n的電壓依靠其電感耦合而相等，所以具有最低供電電壓的存儲單元將在續(xù)流階段期間被(自動)充電。驅(qū)動電路7被配置為在第二時間段Tonei期間將與具有最低供電電壓的存儲單元Ii相關(guān)聯(lián)的第二開關(guān)元件6i接通，從而在接通相關(guān)聯(lián)的第二開關(guān)元件6i之后，具有最低供電電壓的存儲單元將在底部平衡過程的一個平衡周期中被進(jìn)一步充電。橫跨與具有較高供電 電壓的存儲單元相關(guān)聯(lián)的其它第二電感存儲元件的壓降并不足以對除了具有最低供電電壓的存儲單元之外的存儲單元進(jìn)行充電。當(dāng)然，具有最低供電電壓的存儲單元可以隨平衡周期而變化。以沒有詳細(xì)圖示的方式，驅(qū)動電路7接收個別存儲單元的供電電壓VS1-VSn,并且被配置為確定具有最低供電電壓的存儲單元以便決定第二開關(guān)元件G1-Gn中的哪一個要在底部平衡周期中的第二時間段期間被接通。可以使用任何用于測量個別存儲單元的供電電壓VS1-VSn的常規(guī)方法來向驅(qū)動電路7提供所需的電壓信息。根據(jù)一個實(shí)施例，驅(qū)動電路7可以進(jìn)入測量模式，其中驅(qū)動電路7隨后在短的時間段內(nèi)對第二開關(guān)元件61-6 進(jìn)行開關(guān)，其中這些時間段明顯短于所述平衡周期期間的第一和第二時間段。在其中第二開關(guān)元件6i之一被接通的每個測量周期中，可以通過測量對橫跨相關(guān)聯(lián)的存儲單元Ii的電壓進(jìn)行測量。當(dāng)開關(guān)元件6i之一被接通時，橫跨相關(guān)聯(lián)的第二電感存儲元件Si的壓降等于相關(guān)聯(lián)的存儲單元Ii的供電電壓Vlit5依靠個別第二電感存儲元件S1-Sni間的電感耦合，可以通過測量橫跨任何一個第二電感存儲元件5i-5n的電壓來測量橫跨相關(guān)聯(lián)的第二電感存儲元件Si的電壓。因此，通過隨后在短的時間段內(nèi)接通第二開關(guān)元件S1In并且通過測量橫跨僅電感存儲元件5i-5n之一的電壓，可以測量個別存儲單元I1-In的供電電壓。再者，這僅是用于測量橫跨個別存儲單元I1-In的電壓的一個實(shí)施例。當(dāng)然，也可以使用任何其它測量方法。圖5圖示了頂部平衡模式中的電荷平衡電路的操作原理。在頂部平衡模式中，通過接通相關(guān)聯(lián)的第二開關(guān)元件6i而從存儲單元I1-In的第一個Ii取得能量以便將磁能存儲在相關(guān)聯(lián)的第二電感存儲元件Si中。參見圖5，頂部平衡模式中的一個平衡周期包括當(dāng)?shù)诙_關(guān)元件S1In的第一個6i被接通時的第一時間段Tonei、當(dāng)?shù)谝婚_關(guān)元件3被接通時的隨后第二時間段Ton3、以及當(dāng)所有開關(guān)元件都被斷開時的任選的第三時間段Toff。在該斷開時間期間，可能發(fā)生第一和第二電壓V2、V5,的振蕩。然而，這些振蕩并沒有在圖5中示出。在頂部平衡模式中，第一時間段Tonei通常短于底部平衡模式中的第一時間段Ton3，而頂部平衡模式中的第二時間段Ton3通常長于底部平衡模式中的第二時間段Toneitl然而，這僅是一個示例。在頂部平衡模式中，第二電壓VSi的時序圖基本上對應(yīng)于底部平衡模式中的第一電壓V2的時序圖，并且頂部平衡模式中的第二電壓V2的時序圖基本上對應(yīng)于底部平衡模式中的第二電壓V5i的時序圖。在頂部平衡模式中的第一時間段期間，第二電壓VSi如下給出
VSi = Vli - R0N6i · 16,(5)，
其中Vli是與在第二時間段中接通的第二開關(guān)元件6i相關(guān)聯(lián)的存儲單元的供電電壓。Rw6i是開關(guān)元件6i的接通電阻，而Iei是通過該開關(guān)元件的電流。頂部平衡模式中的第一時間段期間的第一電壓V2如下給出
V2 = -VSi · N5/N2(6)。
第一電壓V2在第一時間段期間為負(fù)并且在第二時間段中變?yōu)檎Ｔ诘诙r間段中，橫跨第一電感存儲元件2的電壓V2增大為高于電荷存儲裝置的電壓Vl以便對電荷存儲裝置進(jìn)行充電。在頂部平衡模式的第二時間段中橫跨第一電感存儲元件2的電壓V2如下給出
V2 = Vl + Ron3 · 13(7)，
其中R·是第一開關(guān)元件3的接通電阻，并且13是通過第一開關(guān)元件3的電流。該電流13在第二時間段期間隨時間減小。在第二時間段期間的第二電壓￥51如下給出
VSi = -V2 · N2/N5(8)。驅(qū)動電路7被配置為根據(jù)橫跨個別存儲單元的電壓執(zhí)行頂部平衡或底部平衡。例如，如果橫跨存儲元件之一的電壓高于橫跨多數(shù)其它存儲元件的電壓則執(zhí)行頂部平衡。在這種情況下，與具有最低供電電壓的存儲單元Ii相關(guān)聯(lián)的開關(guān)元件6i在一個平衡周期的第二時間段中被接通。例如，在橫跨一個存儲元件的電壓低于橫跨多數(shù)其它存儲元件的電壓時執(zhí)行底部平衡。在這種情況下，與具有最高供電電壓的存儲單元Ii相關(guān)聯(lián)的開關(guān)元件6i在一個平衡周期的第一時間段中被接通。在電荷平衡電路中可能發(fā)生錯誤。這些錯誤可能導(dǎo)致故障或者在最差的情況下導(dǎo)致電荷平衡電路的損壞。電荷平衡電路的那些錯誤或故障可以包括驅(qū)動電路7和開關(guān)3、S1In的控制端子之間的信號線路的中斷；開關(guān)Sj1In的缺陷；第一電感存儲元件3和第二電感存儲元件3、5i-5n之間的電感耦合的缺失。為了檢測這些錯誤的至少一些，圖I的平衡電路包括錯誤檢測電路8，其被配置為至少在平衡周期的第一時間段中的第一時間上和至少在第二時間段中的第二時間上對第一電壓V2和第二電壓VSi中的至少一個進(jìn)行評估，其中所述平衡周期可以是頂部平衡周期或底部平衡周期。將參見圖6和7所示的時序圖對錯誤檢測電路8所執(zhí)行的錯誤檢測進(jìn)行解釋，其中圖6圖示了底部平衡模式中的時序圖以及圖7圖示了頂部平衡模式中的時序圖。在圖6所示的實(shí)施例中，錯誤檢測電路8所評估的電壓是橫跨第一開關(guān)元件3的電壓V3和一個第二電壓Wi，其中在圖6中圖示了該第二電壓VSi的負(fù)值-V5”除了電壓V3和VSi之夕卜，圖6和7還圖示了通過第一繞組2的電流13以及通過對應(yīng)于所圖示電壓VSi的一個第二繞組Si的電流I5it)依靠個別第二電感存儲元件間的電感耦合，第二電壓V5rV5n相等，從而僅必須對這些電壓中的一個VSi進(jìn)行測量。在圖I的電路中，這個測量的電壓是橫跨第二電感存儲元件S1的電壓VS1，所述第二電感存儲元件S1連接在第一負(fù)載端子11和電感存儲元件52之間。然而，這僅是一個示例。也可以對橫跨其它第二電感存儲元件中的每個的電壓進(jìn)行評估。橫跨第一開關(guān)3的開關(guān)電壓V3如下取決于第一電壓V2
V3 = Vl - V2(9)，
其中Vl是電荷存儲裝置所提供的電壓。圖6和7中的電壓V3和-VSi的時序圖可以容易地分別從圖4和5所示的時序圖獲得。圖6和7進(jìn)一步圖示了第一驅(qū)動信號S3和第二開關(guān)元件6i之一(即在圖6所示的底部平衡周期中接通或者在圖7所示的底部平衡周期中接通的開關(guān)元件)的驅(qū)動信號Sei的時序圖。當(dāng)然，在底部平衡周期和頂部平衡周期中接通的開關(guān)元件可以不同。在這一點(diǎn)上，應(yīng)當(dāng)提到的是，代替橫跨開關(guān)元件3的電壓V3，可以對橫跨電感存儲元件2的第一電壓V2進(jìn)行評估。圖6和7進(jìn)一步圖示了四個比較信號通過將開關(guān)電壓V3與第一基準(zhǔn)值V31相比較所獲得的第一比較信號S3+ ;通過將開關(guān)電壓V3與第二基準(zhǔn)值V32相比較所獲得的第二比較信號S3-;通過將第二電壓VSi與第三基準(zhǔn)值V51相比較所獲得的第三比較信號S5+ ；以及通過將第二電壓VSi與第四基準(zhǔn)值V52相比較所獲得的第四比較信號S5-。在圖6所示的底部平衡周期中，第一基準(zhǔn)值V31用于檢測開關(guān)電壓V3在第二時間段Tonei期間是否上升高于電荷存儲裝置I所提供的供電電壓VI。第二基準(zhǔn)值V32用于檢測開關(guān)電壓V3在第一時間段Tonei期間是否下降低于供電電壓VI。第三基準(zhǔn)值V51用于檢測第二電壓V5i在第一時間段中是否為正，并且第四基準(zhǔn)值V52用于檢測第二電壓VSi在第二時間段期間是否為負(fù)。在圖7所示的頂部平衡周期中，第一基準(zhǔn)值V31用于檢測開關(guān)電壓V3在第一時間 段Ton3期間是否上升高于電荷存儲裝置I所提供的供電電壓VI。第二基準(zhǔn)值V32用于檢測開關(guān)電壓V3在第二時間段Τοη3期間是否下降低于供電電壓VI。第三基準(zhǔn)值V51用于檢測第二電壓VSi在第二時間段Ton3中是否為正，并且第四基準(zhǔn)值V52用于檢測第二電壓V5,在第一時間段Tonei期間是否為負(fù)。在圖6和7所示的實(shí)施例中，第一基準(zhǔn)值V31高于供電電壓Vl，而第二基準(zhǔn)值V32低于供電電壓VI。根據(jù)一個實(shí)施例，對橫跨第二電感存儲兀件Si之一的電壓VSi進(jìn)行評估。參見圖4，該電壓VSi在第一時間段Ton3中低于零并且在第二時間段Tonei中高于零。如圖6的實(shí)施例所示，當(dāng)對負(fù)電壓-VSi進(jìn)行評估時，第三基準(zhǔn)電壓V51高于零并且第四基準(zhǔn)電壓V52低于零。被評估以便檢測錯誤的第二電壓VSi在下文中將被稱作經(jīng)評估的第二電壓。根據(jù)一個實(shí)施例，經(jīng)評估的第二電壓是橫跨直接連接到第一負(fù)載端子的那個第二電感存儲元件S1的電壓V5lt)在這種情況下,-VS1是相對于第一供電電壓Vl(其在圖6中在圓括號中進(jìn)行指示)的電壓，從而第三基準(zhǔn)電壓V51被選擇為高于供電電壓Vl (而不是高于零)，并且第四基準(zhǔn)電壓V52被選擇為低于供電電壓Vl (而不是低于零)。在這種情況下，第三基準(zhǔn)值V51可以對應(yīng)于第一基準(zhǔn)值V31，并且第四基準(zhǔn)值V52可以對應(yīng)于第二基準(zhǔn)值V32。比較信號能夠根據(jù)個別比較信號所表示的電壓之間的關(guān)系而采用兩個不同的信號值。在圖6所示的實(shí)施例中，生成比較信號以使得第一比較信號S3+在開關(guān)電壓V3高于第一基準(zhǔn)電壓V31時具有高電平，第二比較信號S3-在開關(guān)電壓V3低于第二基準(zhǔn)值V32時具有高電平，第三比較信號S5+在第二電壓VSi高于第三基準(zhǔn)值V51時具有高電平，并且第四比較信號S5-在第二電壓VSi低于第四基準(zhǔn)值V52時具有高電平。在底部平衡模式中，第二比較信號S3-和第三比較信號S5+可以被用于錯誤檢測。參見圖6—其中圖示了正常(無錯誤)操作下的開關(guān)電壓V3和第二電壓VSi以及所述比較信號的時序圖，在平衡周期期間第二和第三比較信號S3-、S5+在第一時間段結(jié)束和第二時間段開始時改變其信號值。如下文中將進(jìn)一步詳細(xì)解釋的，在發(fā)生錯誤時，第二和第三比較信號S3-、S5+之一或二者并不在平衡周期中改變其信號值。因此，通過簡單地檢測第二和第三比較信號S3-、S5+是否改變其信號值，能夠檢測出錯誤。這種類型的檢測可以通過簡單地檢測比較信號中的上升或下降沿來執(zhí)行，如果在一個底部平衡周期期間發(fā)生這些比較信號的上升或下降沿，則電荷平衡電路處于正常操作。如果沒有上升或下降沿，則平衡電路中可能存在錯誤。根據(jù)另外的實(shí)施例，在第一時間段中的第一時間上和在第二時間段中的第二時間上對比較信號進(jìn)行采樣并且對采樣值進(jìn)行比較，其中當(dāng)采樣結(jié)果不同時在比較信號中存在變化。圖6和7所示的用于檢測比如比較信號的信號中的信號變化的電路和方法是公知的，從而在這一點(diǎn)上無需進(jìn)一步解釋。使用第二和第三比較信號S3-、S5+，可以在底部平衡模式中檢測到以下錯誤I.
例如如果驅(qū)動器電路7和第一開關(guān)3之間的信號通信中斷，則第二和第三比較信號S3-、S5+二者都不改變其信號狀態(tài)。在這種情況下，第一開關(guān)元件3不能被接通。因此，開關(guān)電壓V3絕不下降低于第二基準(zhǔn)值V32，從而第二比較信號S3-保持在其低電平上。因此，平衡周期的第一時間段中的第二電壓Wi并不減小或者負(fù)值-VSi*不增大，從而第三比較信號S5+還保持在其低電平上。II.
例如如果第一電感存儲元件2有缺陷，從而在第一電感存儲元件2和第二電感存儲元件5i-5n之間沒有電感耦合，則第二比較信號S3-可以改變其信號值，但是第三比較信號S5+并不改變其信號值。根據(jù)一個實(shí)施例，任選的保險絲10與第一電感存儲元件2串聯(lián)連接。該保險絲例如在第一電感存儲元件2損壞之前被熔斷。因此，并不改變其信號值的第三比較信號S5+還可以指示保險絲10有缺陷(熔斷)。此外，并不改變其信號值的第三比較信號S5+還可以指示第一開關(guān)元件3有缺陷。因此，通過對第二和第三比較信號S3-、S5+進(jìn)行評估，可以檢測出兩種不同的錯誤在第二和第三比較信號S3-、S5+二者都保持在其低電平上時的第一錯誤I ;以及在僅第二比較信號S3-保持在其低電平(并未改變)時的第二錯誤II。錯誤檢測電路8生成錯誤信號SEKK，其指示是否已檢測到錯誤。錯誤檢測電路8可以被配置為僅對第二和第三比較信號S3-、S5+之一(比如例如第二比較信號)進(jìn)行評估。在這種情況下，在經(jīng)評估的比較信號在第一和第二時間段Tor^jonei中沒有改變其信號電平時檢測到錯誤?？梢陨慑e誤信號Sekk以采用兩種電平之一沒有檢測到錯誤時的第一電平；以及檢測到錯誤時的第二電平。根據(jù)另一個實(shí)施例，錯誤檢測電路8對第二和第三比較信號二者都進(jìn)行評估。在這種情況下，可以區(qū)分兩種不同的錯誤比如第二比較信號S3-的僅一個評估比較信號沒有改變其信號電平時的第一錯誤；以及兩個比較信號都沒有改變其信號電平時的第二錯誤。在這種情況下，錯誤信號Sekk可以包括兩個子信號，其中的一個用于指示第一錯誤而其中的另一個用于指示第二錯誤。在頂部平衡模式中，第一和第四比較信號S3+和S5-可以被用于錯誤檢測目的?？梢詸z測到以下錯誤
III.
例如如果在驅(qū)動器電路7和應(yīng)當(dāng)在頂部平衡周期中在第一時間段期間接通的第二開關(guān)元件6,之間沒有信號通信，則在第一時間段Tonei期間第二電壓VSi并不增大或者_(dá)V5i并不減小，從而第四比較信號S5-保持在其低電平上。因此，開關(guān)電壓V3在第一時間段期間并不增大，從而第一比較信號S3+還保持在其低電平上。IV.
第一比較信號S3+例如在與要在頂部平衡周期中進(jìn)行放電的存儲單元相關(guān)聯(lián)的次級繞組有缺陷時或者在次級繞組和初級繞組之間沒有電感耦合時保持在其低電平上。V.
第四比較信號S5-在次級繞組之間沒有磁耦合時保持在其低電平上。因此，通過對第一和第四比較信號S3+、S5-進(jìn)行評估，可以檢測到三種不同的錯誤當(dāng)僅第四比較信號保持在其低電平上(沒有改變)時的第三錯誤III ;當(dāng)僅第一比較信號S3+保持在其低電平上時的第四錯誤IV ;以及當(dāng)?shù)谝缓偷谒谋容^信號S3+、S5-二者都保持在其低電平上的第五錯誤V。錯誤檢測電路8可以被配置為僅對第一和第四比較信號S3+、S5-之一進(jìn)行評估，或者可以被配置為對這些比較信號S3+、S5- 二者都進(jìn)行評估。因此，由錯誤檢測信號生成錯誤信號Sekk以表示僅第三或第四錯誤或者表示三種錯誤III、IV、V。根據(jù)一個實(shí)施例，錯誤信號Sekk包括兩個子信號，其中的一個指示第一比較信號S3+在第一和第二時間段TonepTor^中是否保持在其低電平上而其中的另一個指示第四比較信號S5-在第一和第二時間段ToneiJor^中是否保持在其低電平上。在這種情況下，可能發(fā)生的三種不同錯誤由所述兩個子信號表示。根據(jù)一個實(shí)施例，錯誤檢測電路8被配置為僅在一個開關(guān)周期的第一和第二時間段期間對開關(guān)電壓V3和第二電壓VSi (或者其負(fù)等同形式-V5P進(jìn)行評估。因此，可能在斷開時間Toff中發(fā)生的振蕩不能對錯誤檢測造成負(fù)面影響。錯誤檢測電路8可以被配置為在底部和頂部平衡模式的僅一個中或在兩種模式中檢測錯誤。當(dāng)?shù)谝婚_關(guān)元件3和第二開關(guān)元件6i被實(shí)現(xiàn)為具有集成體二極管的MOSFET時，則無需在頂部平衡周期的第二階段中接通第一開關(guān)元件3，并且無需在底部平衡周期的第二階段中接通第二開關(guān)元件6i。在這些階段中，體二極管將允許充電電流流動。然而，為了保持低損耗，這些開關(guān)元件3、6i在頂部和底部平衡周期的這些階段期間被接通，其中對這些開關(guān)3、6i的接通時間進(jìn)行選擇以使得(a)在頂部平衡模式中，先前存儲在變壓器中的能量可以在第一開關(guān)元件3的接通時間期間被傳輸?shù)诫姾纱鎯ρb置1，以及(b)在底部平衡模式中，先前存儲在變壓器中的能量可以在對應(yīng)的第二開關(guān)元件6i的接通時間期間被傳輸?shù)酱鎯卧?Ii。在頂部平衡模式中以及在底部平衡模式中，不應(yīng)當(dāng)在先前平衡周期中的平衡過程已完成之前開始新的平衡周期。在頂部平衡模式中，平衡過程在從個別存儲單元之一 Ii所取得的能量已被完全傳輸?shù)诫姾纱鎯ρb置I中時完成。在底部平衡模式中，平衡過程已在從電荷存儲裝置I所取得的能量已被完全反饋到存儲單元之一 Ii中時完成。根據(jù)一個實(shí)施例，在底部平衡模式中，對第一比較信號S3+和第四比較信號S5-進(jìn)行評估以便確定平衡過程是否已完成。在圖6所示的實(shí)施例中，第一和第四比較信號S3+、S5-的下降沿指示先前從電荷存儲裝置I所取得的能量已被完全反饋到存儲單元之一 Ii中。因此，根據(jù)一個實(shí)施例，不應(yīng)當(dāng)在檢測到第一和第四比較信號S3+、S5-的下降沿之前開始新的底部平衡周期。等同地在頂部平衡模式中，對第二和第三比較信號S3-、S5+進(jìn)行評估。在圖7所示的實(shí)施例中，第二和第三比較信號S3-、S5+的下降沿指示先前從存儲單元Ii之一所取得的能量已完全被反饋到電荷存儲裝置I中。因此，根據(jù)一個實(shí)施例，不應(yīng)當(dāng)在檢測到第二和第三比較信號S3-、S5+的下降沿之前開始新的頂部平衡周期。
在圖6所示的實(shí)施例中，驅(qū)動信號Sei的下降沿發(fā)生時的時間對應(yīng)于第一和第四比較信號S3+、S5-的下降沿發(fā)生時的時間。根據(jù)一個實(shí)施例，對第一和第四比較信號S3+、S5-進(jìn)行評估，并且斷開開關(guān)元件Si (其與在底部平衡周期中進(jìn)行充電的存儲單元Ii相關(guān)聯(lián))，即在檢測到這些第一和第四比較信號S3+、S5-的下降沿時，其驅(qū)動信號S6i采用斷開電平。等同地在圖7所示的頂部平衡模式中，第一開關(guān)元件3可以在每次檢測到第二和第三比較信號S3-、S5+的下降沿時被斷開。圖8圖示了電荷平衡電路的另外的實(shí)施例。在該電荷平衡電路中，對橫跨初級繞組2的電壓Vl而不是橫跨開關(guān)元件3的電壓V3進(jìn)行評估。然而，這僅是一個示例。參見前文中所解釋的內(nèi)容，也可以對橫跨開關(guān)元件3的電壓V3進(jìn)行評估。圖8的電荷平衡電路包括另外的繞組91，其與初級繞組2具有相同的繞組感應(yīng)并且其在下文中將被稱作第二初級繞組91。第二初級繞組91電耦合在供電端子21、22之間。電荷存儲裝置I以及至少一個另外的存儲裝置l」、l_j串聯(lián)連接在這些供電端子21、22之間。至少一個另外的電荷存儲裝置可以像電荷存儲裝置I那樣被實(shí)現(xiàn)為具有多個電荷存儲單元。具有電荷存儲裝置I和至少一個另外的電荷存儲裝置l」、l_j的串聯(lián)電路例如形成電池組(stack)或電池裝置，其中個別充電存儲裝置形成所述電池組的塊或模塊并且每個可以包括串聯(lián)連接的多個電池單元。在圖8中，HV+是在第一供電端子21處的電勢，而HV-是在第二供電端子22處的電勢。比如前文中已解釋的電荷平衡電路的電荷平衡電路可以連接到所述至少一個另外的電荷存儲模塊l_l、l_j。然而，這些電荷平衡電路并沒有在圖8中進(jìn)行圖示。當(dāng)圖8所示的電荷平衡電路在頂部平衡模式中操作時，在其中相關(guān)聯(lián)的開關(guān)元件6i被接通的第一時間段中從個別存儲單元Ii之一取得能量。在相關(guān)聯(lián)的開關(guān)元件6i已斷開之后，從存儲單元Ii取得的能量經(jīng)由初級繞組2被反饋到電荷存儲模塊I中，或者經(jīng)由第二初級繞組91被反饋到具有串聯(lián)連接的個別模塊l、l_i、l_j的模塊組中。整流器元件10與第二初級繞組91串聯(lián)連接，其中連接該整流器元件10以使得所述模塊組不能經(jīng)由第二初級繞組91進(jìn)行放電。從存儲單元Ii之一取得的能量是經(jīng)由初級繞組2被反饋到模塊I中還是經(jīng)由第二初級繞組91被反饋到模塊組l、l_i、l_j中取決于所放電的存儲單元Ii的電壓V5i，并且取決于第二初級繞組91的繞組數(shù)量N91與初級繞組2的繞組數(shù)量N2之間的繞組比N91/N2。假設(shè)串聯(lián)連接數(shù)量為m的模塊，它們是相同的并且因此具有相同的標(biāo)稱電壓。根據(jù)一個實(shí)施例，繞組比N9/N2處于O. 8 · m和I. 2 · m之間。當(dāng)繞組比為N91/N2=m時，則能量在橫跨模塊I的電壓Vl高于橫跨串聯(lián)連接的個別模塊l、l_i、l_j的電壓的平均值時被反饋到總體裝置中。當(dāng)繞組比N9/N2為O. 8 ·πι時，則模塊I的電壓必須比橫跨個別模塊的平均電壓高20%，以便將從一個存儲單元Ii所取得的能量反饋到總體裝置而不是模塊I中。換句話說，在第二開關(guān)元件之一 6i被接通時存儲在變壓器中(在第二電感存儲元件5i中)的能量在橫跨模塊I的電壓Vl和繞組比m的乘積Vl · m大于橫跨模塊組的總體電壓時被反饋到所述模塊組中，所述總體電壓是第一和第二供電端子21、22之間的電壓。第二初級繞組91有助于執(zhí)行第二類型的頂部平衡，其中從存儲單元之一 Ii所取得的能量被饋送到具有多個模塊l、l」、l_j的總體裝置中。雖然已公開了本發(fā)明的各個示例性實(shí)施例，但是對于本領(lǐng)域技術(shù)人員將顯而易見的是，能夠進(jìn)行將實(shí)現(xiàn)本發(fā)明一些優(yōu)勢的各種變化和修改而并不背離本發(fā)明的精神和范圍。對于本領(lǐng)域普通技術(shù)人員將顯然的是，可以適當(dāng)?shù)赜脠?zhí)行相同功能的其它組件替換。應(yīng)當(dāng)提到的是，即使在沒有明確提到的那些情況下，參見特定附圖所解釋的特征可以與其它附圖的特性相組合。此外，本發(fā)明的方法可以以使用適當(dāng)處理器指令的全軟件實(shí)施方式來 實(shí)現(xiàn)，或者以利用硬件邏輯和軟件邏輯的組合來實(shí)現(xiàn)相同結(jié)果的混合實(shí)施方式來實(shí)現(xiàn)。對發(fā)明概念的這種修改意在被所附權(quán)利要求所覆蓋。
權(quán)利要求
1.一種用于具有串聯(lián)連接的多個電荷存儲單元的電荷存儲裝置中的電荷平衡的方法，所述方法包括 提供第一電感存儲元件，所述第一電感存儲元件被配置為有選擇地與所述存儲裝置相率禹合; 提供至少一個第二電感存儲元件，所述至少一個第二電感存儲元件被配置為有選擇地與存儲單元的第一個相耦合并且電感耦合至所述第一電感存儲元件； 在第一時間段期間，通過將相關(guān)聯(lián)的電感存儲元件分別與所述存儲裝置或所述存儲單元的第一個相耦合而從所述存儲裝置或存儲單元的第一個之一取得能量； 在所述第一時間段之后的第二時間段期間，通過分別將相關(guān)聯(lián)的電感存儲元件與所述存儲裝置或存儲單元的第一個中的另一個相耦合而將至少一部分所取得的能量反饋到所述存儲裝置或所述存儲單元的第一個中的另一個中； 至少在所述第一時間段中的一個時間上對第一電壓和/或第二電壓中的至少一個進(jìn)行評估以提供第一評估結(jié)果并且至少在所述第二時間段中的一個時間上進(jìn)行評估以提供第二評估結(jié)果，其中所述第一電壓取決于橫跨所述第一電感存儲元件的電壓并且所述第二電壓取決于橫跨所述存儲單元之一的電壓；并且根據(jù)第一和第二評估結(jié)果檢測錯誤。
2.如權(quán)利要求I所述的方法，其中所述第一電壓是橫跨第一電感存儲元件的電壓。
3.如權(quán)利要求I所述的方法，其中所述第一電壓對應(yīng)于橫跨所述存儲裝置的電壓和橫跨所述第一電感存儲元件的電壓之間的差。
4.如權(quán)利要求I所述的方法，其中所述第二電壓是橫跨所述存儲單元的第一個的電壓。
5.如權(quán)利要求I所述的方法，其中對第一電壓進(jìn)行評估包括將所述第一電壓與至少一個基準(zhǔn)值進(jìn)行比較以獲得比較信號，其中在所述第一比較信號在第一和第二時間之間沒有變化時檢測到錯誤。
6.如權(quán)利要求5所述的方法，進(jìn)一步包括 將所述第一電壓與第一基準(zhǔn)值進(jìn)行比較以獲得第一比較信號； 將所述第二電壓與第二基準(zhǔn)值進(jìn)行比較以獲得第二比較信號， 其中在第一和第二比較信號中的至少一個在第一和第二時間之間沒有變化時檢測到錯誤。
7.如權(quán)利要求I所述的方法，其中對第二電壓進(jìn)行評估包括將所述第二電壓與至少一個另外的基準(zhǔn)值進(jìn)行比較以獲得另外的比較信號，其中在所述另外的比較信號在第一和第二時間之間沒有變化時檢測到錯誤。
8.如權(quán)利要求7所述的方法，進(jìn)一步包括 將所述第二電壓與第三基準(zhǔn)值進(jìn)行比較以獲得第三比較信號； 將所述第二電壓與第四基準(zhǔn)值進(jìn)行比較以獲得第四比較信號， 其中在第三和第四比較信號中的至少一個在第一和第二時間之間沒有變化時檢測到錯誤。
9.如權(quán)利要求I所述的方法，其中對第一和第二電壓進(jìn)行評估包括 將所述第一電壓與第一基準(zhǔn)電壓和第二基準(zhǔn)電壓中的至少一個進(jìn)行比較以獲得第一比較信號和第二比較信號中的至少一個；并且 將所述第二電壓與第三基準(zhǔn)電壓和第四基準(zhǔn)電壓中的至少一個進(jìn)行比較以獲得第三比較信號和第四比較信號中的至少一個； 其中在第一和第二比較信號之一以及第三和第四比較信號之一在第一和第二時間之間沒有變化時檢測到錯誤。
10.如權(quán)利要求9所述的方法，該方法包括平衡周期的序列，其中每個平衡周期包括第一時間段和隨后第二時間段，所述方法進(jìn)一步包括 對第一、第二、第三和第四比較信號中的至少一個進(jìn)行評估；并且 根據(jù)評估結(jié)果開始新的平衡周期。
11.如權(quán)利要求10所述的方法，其中新的平衡周期在比較信號的所述至少一個的預(yù)定沿之后開始。
12.如權(quán)利要求11所述的方法，其中新的平衡周期在第一和第三比較信號的預(yù)定沿之后開始。
13.如權(quán)利要求11所述的方法，其中新的平衡周期在第二和第四比較信號的預(yù)定沿之后開始。
14.一種電荷平衡電路，包括 第一電感存儲元件，被配置為有選擇地與包括串聯(lián)連接的多個存儲單元的存儲裝置相率禹合; 至少一個第二電感存儲元件，被配置為有選擇地與所述存儲裝置的所述存儲單元的第一個相耦合并且電感耦合至所述第一電感存儲元件； 驅(qū)動電路，被配置為在第一時間段內(nèi)導(dǎo)致所述第一電感存儲元件或第二電感存儲元件之一與相關(guān)聯(lián)的存儲裝置或所述存儲單元的第一個相耦合，并且在所述第一時間段之后的第二時間段內(nèi)導(dǎo)致所述第一電感存儲元件或第二電感存儲元件中的另一個與相關(guān)聯(lián)的存儲裝置或所述存儲單元的第一個相耦合；和 錯誤檢測電路，被配置為至少在所述第一時間段中的一個時間上對第一電壓和第二電壓中的至少一個進(jìn)行評估以獲得第一評估結(jié)果并且至少在第二時間段中的一個時間上進(jìn)行評估以獲得第二評估結(jié)果，其中所述第一電壓取決于橫跨所述第一電感存儲元件的電壓并且所述第二電壓取決于橫跨所述存儲單元之一的電壓，并且根據(jù)第一和第二評估結(jié)果生成錯誤信號。
15.如權(quán)利要求14所述的電荷平衡電路，進(jìn)一步包括 與所述第一電感存儲元件串聯(lián)耦合的第一開關(guān)元件，由所述驅(qū)動電路所控制并且被配置為將所述第一電感存儲元件耦合到所述存儲裝置；和 與所述至少一個第二電感存儲元件串聯(lián)耦合的至少一個第二開關(guān)元件，由所述驅(qū)動電路所控制并且被配置為將所述至少一個第二電感存儲元件耦合到所述第一存儲單元。
16.如權(quán)利要求14所述的電荷平衡電路，其中所述第一電壓是橫跨第一電感存儲元件的電壓。
17.如權(quán)利要求14所述的電荷平衡電路，其中所述第一電壓對應(yīng)于橫跨所述存儲裝置的電壓和橫跨所述第一電感存儲元件的電壓之間的差。
18.如權(quán)利要求14所述的電荷平衡電路，其中所述第二電壓是橫跨所述存儲單元之一的電壓。
19.如權(quán)利要求14所述的電荷平衡電路，其中所述錯誤檢測電路被配置為將所述第一電壓與至少一個基準(zhǔn)值進(jìn)行比較以獲得比較信號，并且在所述第一比較信號在第一和第二時間之間沒有變化時生成錯誤信號的錯誤指示信號電平。
20.如權(quán)利要求19所述的電荷平衡電路，其中所述錯誤檢測電路被配置為將所述第一電壓與第一基準(zhǔn)值進(jìn)行比較以獲得第一比較信號，將所述第二電壓與第二基準(zhǔn)值進(jìn)行比較以獲得第二比較信號，其中在第一和第二比較信號中的至少一個在第一和第二時間之間沒有變化時生成錯誤信號的錯誤指示信號電平。
21.如權(quán)利要求14所述的電荷平衡電路，其中所述錯誤檢測電路被配置為將所述第二電壓與至少一個另外的基準(zhǔn)值進(jìn)行比較以獲得另外的比較信號，并且在所述另外的比較信號在第一和第二時間之間沒有變化時生成錯誤信號的錯誤指示信號電平。
22.如權(quán)利要求21所述的電荷平衡電路，其中所述錯誤檢測電路被配置為將所述第二電壓與第三基準(zhǔn)值進(jìn)行比較以獲得第三比較信號，將所述第二電壓與第四基準(zhǔn)值進(jìn)行比較以獲得第四比較信號，并且在第三和第四比較信號中的至少一個在第一和第二時間之間沒有變化時生成錯誤信號的錯誤指示信號電平。
23.如權(quán)利要求14所述的電荷平衡電路，其中所述錯誤檢測電路被配置為將所述第一電壓與第一和第二基準(zhǔn)電壓中的至少一個進(jìn)行比較以獲得第一和第二比較信號中的至少一個，將所述第二電壓與第三和第四基準(zhǔn)電壓中的至少一個進(jìn)行比較以獲得第三和第四比較信號中的至少一個，并且在第一和第二比較信號之一以及第三和第四比較信號之一在第一和第二時間之間沒有變化時生成錯誤信號的錯誤指示信號電平。
全文摘要
本發(fā)明涉及電感電荷平衡。公開了一種用于具有串聯(lián)連接的多個電荷存儲單元的電荷存儲裝置中的電荷平衡的方法以及一種電荷平衡電路。
文檔編號H02J7/00GK102624043SQ20121002148
公開日2012年8月1日 申請日期2012年1月31日 優(yōu)先權(quán)日2011年1月31日
發(fā)明者C.凱因 申請人:英飛凌科技股份有限公司