專利名稱：一種新型的高效fpga供電電源的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種采用DC/DC調(diào)整技術(shù)實現(xiàn)對FPGA供電的技術(shù)領(lǐng)域，尤其涉及一種采用同步降壓調(diào)整器的FPGA供電電源。
背景技術(shù)：
隨著工藝、技術(shù)的發(fā)展與市場需求，超大規(guī)模、高速、低功耗的新型現(xiàn)場可編程邏輯器件(FPGA)不斷推出，給電路設(shè)計帶來極大的方便。在采用大規(guī)模FPGA的開發(fā)系統(tǒng)中， 供電模塊的設(shè)計將直接影響到系統(tǒng)的穩(wěn)定性，因此設(shè)計出高效、穩(wěn)定的供電模塊顯得尤為重要。目前，F(xiàn)PGA、DSP等芯片的電源供電方案主要有三種低壓差線性穩(wěn)壓器(LDO)、電源模塊和開關(guān)穩(wěn)壓電源。LDO的基本原理是根據(jù)負載電阻的變化情況調(diào)節(jié)自身的內(nèi)阻，從而保證穩(wěn)壓器輸出端的電壓不變，因此LDO只適用于降壓變換。其具體效果與輸入/輸出電壓比有關(guān)，變換效率可以簡單地看作輸出電壓與輸入電壓之比。由于采用線性調(diào)節(jié)原理，瞬態(tài)特性好。LDO 本質(zhì)上沒有輸出紋波，但隨著LDO的輸入/輸出電壓差別增大或者輸出電流增加，LDO的發(fā)熱比會成比例增大，所以在散熱控制方面要求很高。電源模塊和開關(guān)穩(wěn)壓電源與LDO相比， 輸出紋波電壓較大、瞬時恢復時間較慢、容易產(chǎn)生電磁干擾(EMI)。

實用新型內(nèi)容本實用新型提供一種新型的采用同步降壓調(diào)整器的FPGA供電電源。所采用如下的技術(shù)方案一種新型的高效FPGA供電電源，包括輸入端、輸入濾波網(wǎng)絡(luò)、輸出濾波網(wǎng)絡(luò)、輸出端，它還包括同步降壓網(wǎng)絡(luò)，該同步降壓網(wǎng)絡(luò)包括第一電路ICl 及其外圍電路；該第一電路ICl及其外圍電路的具體構(gòu)成為所述第一電路ICl的內(nèi)置電壓調(diào)節(jié)器的輸入端通過電容C2與輸入地相連；該第一電路ICl的自舉電路的輸出端通過電容C3與所述輸出濾波網(wǎng)絡(luò)相連；第一電路ICl的頻率設(shè)置輸入端通過電阻Rl與輸入地相連；第一電路ICl的誤差放大器的輸出端通過補償網(wǎng)絡(luò)與該第一電路ICl的誤差放大器的輸入端相連；信號傳遞過程為當輸入端的輸入電壓經(jīng)過輸入濾波網(wǎng)絡(luò)濾波，消除一次電源上的干擾及噪聲后的直流電壓進入同步降壓網(wǎng)絡(luò)，經(jīng)高頻變換、同步整流輸出需要的直流電壓，該直流電壓經(jīng)過輸出濾波網(wǎng)絡(luò)濾除高頻噪聲及干擾后從輸出端輸出。本實用新型工作溫度范圍寬、輸出紋波低，接近90%的高效率，具有快速瞬態(tài)相應(yīng)、大容性負載的特點；采用厚膜工藝制造，裸芯片組裝；具有過流保護、低壓閉鎖以及過熱關(guān)斷功能；雙列直插式金屬外殼氣密封裝，體積僅為21. 20mmX 14. 70mmX8. 00mm。工作溫度范圍(Tc)為-55°C +125°C。貯存溫度范圍(Tstg)為-65°C +150°C。本實用新型適用于大規(guī)模的FPGA系統(tǒng)的供電，亦廣泛應(yīng)用于5V輸入的低壓大電流分散電源系統(tǒng)，例如高性能的DSP、ASIC系統(tǒng)以及微處理器，也可應(yīng)用于寬帶、網(wǎng)絡(luò)、光纖的基礎(chǔ)設(shè)施，便攜式電腦和個人筆記本。
圖1是本實用新型的結(jié)構(gòu)框圖；圖2是本實用新型的原理圖。
具體實施方式
以下結(jié)合附圖對本實用新型及其有益效果作進一步詳細的說明。參照圖1、圖2，一種新型的高效FPGA供電電源，包括輸入端1、輸入濾波網(wǎng)絡(luò)2、輸出濾波網(wǎng)絡(luò)6、輸出端9，它還包括同步降壓網(wǎng)絡(luò)3，該同步降壓網(wǎng)絡(luò)3包括第一電路ICl及其外圍電路；該第一電路ICl (采用型號為TPS54XXX類的芯片)及其外圍電路的具體構(gòu)成為所述第一電路ICl的內(nèi)置電壓調(diào)節(jié)器的輸入端通過電容C2與輸入地相連；該第一電路 ICl的自舉電路的輸出端通過電容C3與輸出濾波網(wǎng)絡(luò)6相連；第一電路ICl的頻率設(shè)置輸入端通過電阻Rl與輸入地相連；第一電路ICl的誤差放大器的輸出端通過補償網(wǎng)絡(luò)與該第一電路ICl的誤差放大器的反向輸入端相連；信號傳遞過程為本供電電源為二次電源，當輸入端1的輸入電壓經(jīng)過輸入濾波網(wǎng)絡(luò)2濾波，消除一次電源上的干擾及噪聲后的直流電壓進入同步降壓網(wǎng)絡(luò)3，經(jīng)高頻變換、同步整流輸出需要的直流電壓，該直流電壓經(jīng)過輸出濾波網(wǎng)絡(luò)6濾除高頻噪聲及干擾，得到較為干凈平整的電壓從輸出端9輸出。其中所述的該補償網(wǎng)絡(luò)由電容C4、C5，電阻R2構(gòu)成，其具體連接方式所述電容C4的一端電連接于電阻R2的一端后和所述第一電路的誤差放大器的輸出端COMP連接，該電容C4的另一端電連接于電容C5的一端后和第一電路的誤差放大器的反向輸入端VSENSE連接；該電容C5的另一端和電阻R2的另一端相連；電容C4和電阻R2之間具一節(jié)點；電阻R2和電容C5之間具一節(jié)點。電容C5和電容C4之間具一節(jié)點。所述的輸入端1電連接于所述第一電路ICl的輸入端。當輸入直流電壓通過輸入端1輸入濾波網(wǎng)絡(luò)2后進入同步降壓網(wǎng)絡(luò)3，該同步降壓網(wǎng)絡(luò)3輸出的直流電壓經(jīng)過輸出濾波網(wǎng)絡(luò)和輸出穩(wěn)壓網(wǎng)絡(luò)而達到輸出直流電壓的規(guī)定要求，同步降壓網(wǎng)絡(luò)的脈寬調(diào)制頻率參數(shù)在280kHz 700kHz之間可固定為一個確定的頻率值。當輸入直流電壓為4V 6V時，輸出直流電壓在0. 9V 3. 3V之間可調(diào)，輸出直流電流最大為5A。所述輸入濾波網(wǎng)絡(luò)2為電容Cl，該電容Cl連接于輸入端1和輸入地之間。所述輸出濾波網(wǎng)絡(luò)6包括電感Li、電容C7和電阻R9 ；所述電感Ll的一端和所述電容C3電連接后和所述第一電路ICl的相輸出端相連，該電感Ll的另一端電連接于輸出端9 ；所述電容C7和所述電阻R9并聯(lián)后的一端電連接輸出端9，另一端電連接于輸出地。 所述電容C7和電阻R9之間具一節(jié)點，該節(jié)點電連接于輸出端9。第一電路ICl的輸入端相互電連接在一起；第一電路ICl的相輸出端相互電連接在一起且連接于輸出濾波網(wǎng)絡(luò)6 ；第一電路ICl的電源地端電連接于輸入地；第一電路ICl 中的模擬地端電連接于輸入地；第一電路ICl的功率地端空置。所述輸出穩(wěn)壓網(wǎng)絡(luò)7包括電阻1 4、1 5、1 6、1 7和電容08 ；所述電阻R4、R5、R6串聯(lián)構(gòu)成輸出分壓器，而電阻R7和電容C8串聯(lián)后和電阻R4并接；第一電路ICl的誤差放大器的反向輸入端VSENSE連接于所述電阻R4的一端，該電阻R4的另一端電連接于輸出端9 ； 電阻R5和R6串聯(lián)后一端電連接于第一電路ICl的模擬地端，另一端電連接于第一電路ICl
5的誤差放大器的反向輸入端VSENSE ；電容C8和電阻R7串聯(lián)后一端電連接于第一電路ICl 的誤差放大器的反向輸入端VSENSE，另一端電連接于輸出端9 ；電阻R4、R6和電容C8之間具一節(jié)點，該節(jié)點電連接于第一電路ICl的誤差放大器的反向輸入端VSENSE。所述輸出穩(wěn)壓網(wǎng)絡(luò)7的作用當輸入電壓變化或輸出電流變化時，為了保證輸出電壓的恒定，通過輸出穩(wěn)壓網(wǎng)絡(luò)給同步降壓網(wǎng)絡(luò)提供一個補償信號。該信號通過調(diào)整變換占空比，使得輸出電壓恒定。它還包括輸出電壓可調(diào)網(wǎng)絡(luò)8，該輸出電壓可調(diào)網(wǎng)絡(luò)8的電阻R8 —端連接于所述第一電路ICl的誤差放大器的反向輸入端VSENSE，另一端連接于輸出電壓可調(diào)網(wǎng)絡(luò)8的外部信號輸入端；當需要調(diào)節(jié)輸出電壓時，可通過輸出電壓可調(diào)網(wǎng)絡(luò)中電阻R8的改變來調(diào)節(jié)。使輸出電壓從0. 9V 3. 3V之間得到調(diào)整。它還包括同步信號網(wǎng)絡(luò)4，該同步信號網(wǎng)絡(luò)4為同步信號網(wǎng)絡(luò)的外部信號輸入端電連接于所述第一電路ICI的同步信號的輸入端。其作用為當需要外部輸入信號將同步降壓網(wǎng)絡(luò)的脈寬調(diào)制頻率值改變，使得同步降壓網(wǎng)絡(luò)的脈寬調(diào)制頻率參數(shù)與外部輸入信號的頻率值一致同步改變時，只需將外部輸入信號直接連接于同步信號網(wǎng)絡(luò)輸入端，即可實現(xiàn)與外部輸入信號的同步，外部輸入信號同步頻率范圍為400kHz 600 kHz。它還包括邏輯信號網(wǎng)絡(luò)5，該邏輯信號網(wǎng)絡(luò)5包括電阻R3和電容C6 ；所述電阻R3 的一端電連接于所述第一電路ICl的輸入輸出使能端，另一端電連接于邏輯信號網(wǎng)絡(luò)5的外部信號輸入端；所述電容C6的一端電連接于所述第一電路ICl的輸入輸出使能端，另一端電連接于輸入地；第三電阻R3和第六電容C6之間具一節(jié)點。由于本電源為FPGA供電電源，其既能為內(nèi)核供電，也可為1\0及外圍電路供電。當多個模塊一起使用為FPGA供電時， 將邏輯信號加于邏輯信號網(wǎng)絡(luò)輸入端，當邏輯信號為低電平時，模塊關(guān)斷，輸出電壓為零； 當邏輯信號為高電平時，模塊供電輸出需要的輸出電壓。通過邏輯信號高低電平的控制從而系統(tǒng)保證了內(nèi)核先供電，1\0及外圍電路后供電。該邏輯信號網(wǎng)絡(luò)5中的電容C6的大小可以調(diào)整輸出直流電壓的延遲響應(yīng)時間，該響應(yīng)時間最快為—S。所述的輸入地和輸出地共地，即輸入地和輸出地之間具一節(jié)點，電連接于輸入地。以上所述的僅是本實用新型的優(yōu)選實施例，應(yīng)當指出對于本領(lǐng)域的普通技術(shù)人員來說，在本實用新型所提供的技術(shù)啟示下，作為機械領(lǐng)域的公知常識，還可以做出其它等同變型和改進，也應(yīng)視為本實用新型的保護范圍。
權(quán)利要求1.一種新型的高效FPGA供電電源，包括輸入端(1)、輸入濾波網(wǎng)絡(luò)(2)、輸出濾波網(wǎng)絡(luò)(6)、輸出端(9)，其特征在于它還包括同步降壓網(wǎng)絡(luò)(3)，該同步降壓網(wǎng)絡(luò)(3)包括第一電路ICl及其外圍電路；該第一電路ICl及其外圍電路的具體構(gòu)成為所述第一電路ICl的內(nèi)置電壓調(diào)節(jié)器的輸入端通過電容C2與輸入地相連；該第一電路ICl的自舉電路的輸出端通過電容C3與所述輸出濾波網(wǎng)絡(luò)(6)相連；第一電路ICl的頻率設(shè)置輸入端通過電阻Rl與輸入地相連；第一電路ICl的誤差放大器的輸出端通過補償網(wǎng)絡(luò)與該第一電路ICl的誤差放大器的反向輸入端相連；信號傳遞過程為當輸入端(1)的輸入電壓經(jīng)過輸入濾波網(wǎng)絡(luò) (2)濾波，消除一次電源上的干擾及噪聲后的直流電壓進入同步降壓網(wǎng)絡(luò)(3)，經(jīng)高頻變換、 同步整流輸出需要的直流電壓，該直流電壓經(jīng)過輸出濾波網(wǎng)絡(luò)(6)濾除高頻噪聲及干擾后從輸出端(9)輸出。
2.根據(jù)權(quán)利要求1所述的一種新型的高效FPGA供電電源，其特征在于所述的補償網(wǎng)絡(luò)由電容C4、C5，電阻R2構(gòu)成，具體連接方式所述電容C4的一端電連接于電阻R2的一端后和所述第一電路的誤差放大器的輸出端(COMP)連接，該電容C4的另一端電連接于電容 C5的一端后和第一電路的誤差放大器的反向輸入端(VSENSE)連接；該電容C5的另一端和電阻R2的另一端相連。
3.根據(jù)權(quán)利要求1所述的一種新型的高效FPGA供電電源，其特征在于所述輸入濾波網(wǎng)絡(luò)(2)為電容Cl，該電容Cl連接于輸入端(1)和輸入地之間。
4.根據(jù)權(quán)利要求1所述的一種新型的高效FPGA供電電源，其特征在于所述輸出濾波網(wǎng)絡(luò)(6)包括電感Li、電容C7和電阻R9 ；所述電感Ll的一端和所述電容C3電連接后和所述第一電路ICl的相輸出端相連，該電感Ll的另一端電連接于輸出端(9);所述電容C7和所述電阻R9并聯(lián)后的一端電連接于輸出端(9)，另一端電連接于輸出地。
5.根據(jù)權(quán)利要求1至4所述的任一種新型的高效FPGA供電電源，其特征在于它還包括輸出穩(wěn)壓網(wǎng)絡(luò)(7)，該輸出穩(wěn)壓網(wǎng)絡(luò)(7)包括電阻R4、R5、R6、R7和電容C8 ；所述電阻R4、 R5、R6串聯(lián)構(gòu)成輸出分壓器，而電阻R7和電容C8串聯(lián)后和電阻R4并接；第一電路ICl的誤差放大器的反向輸入端(VSENSE)連接于所述電阻R4的一端，該電阻R4的另一端電連接于輸出端(9)；電阻R5和R6串聯(lián)后一端電連接于第一電路ICl的模擬地端，另一端電連接于第一電路ICl的誤差放大器的反向輸入端(VSENSE)；電容C8和電阻R7串聯(lián)后一端電連接于第一電路ICl的誤差放大器的反向輸入端(VSENSE)，另一端電連接于輸出端(9);電阻 R4、R6和電容C8之間具一節(jié)點，該節(jié)點電連接于第一電路ICl的誤差放大器的反向輸入端 (VSENSE)ο
6.根據(jù)權(quán)利要求1至4所述的任一種新型的高效FPGA供電電源，其特征在于它還包括輸出電壓可調(diào)網(wǎng)絡(luò)(8)，該輸出電壓可調(diào)網(wǎng)絡(luò)(8)的電阻R8 —端電連接于輸出穩(wěn)壓網(wǎng)絡(luò)(7)中由所述電阻R4、R5、R6串聯(lián)構(gòu)成輸出分壓器的R4和R6之間，也即所述第一電路ICl 的誤差放大器的反向輸入端；所述電阻R8另一端連接于輸出電壓可調(diào)網(wǎng)絡(luò)(8)的外部信號輸入端。
7.根據(jù)權(quán)利要求1至4所述的任一種新型的高效FPGA供電電源，其特征在于它還包括同步信號網(wǎng)絡(luò)(4)，該同步信號網(wǎng)絡(luò)(4)為同步信號網(wǎng)絡(luò)的外部信號輸入端電連接于所述第一電路ICl的同步信號的輸入端。
8.根據(jù)權(quán)利要求1至4所述的任一種新型的高效FPGA供電電源，其特征在于它還包括邏輯信號網(wǎng)絡(luò)(5)，該邏輯信號網(wǎng)絡(luò)(5)包括電阻R3和電容C6 ；所述電阻R3的一端電連接于所述第一電路ICl的輸入輸出使能端，另一端電連接于邏輯信號網(wǎng)絡(luò)(5)的外部信號輸入端；所述電容C6的一端電連接于所述第一電路ICl的輸入輸出使能端，另一端電連接于輸入地。
專利摘要一種新型的高效FPGA供電電源，包括輸入端、輸入濾波網(wǎng)絡(luò)、輸出濾波網(wǎng)絡(luò)、輸出端和同步降壓網(wǎng)絡(luò)，當輸入端的輸入電壓經(jīng)過輸入濾波網(wǎng)絡(luò)濾波，消除一次電源上的干擾及噪聲后的直流電壓進入同步降壓網(wǎng)絡(luò)，經(jīng)高頻變換、同步整流輸出需要的直流電壓，該直流電壓經(jīng)過輸出濾波網(wǎng)絡(luò)濾除高頻噪聲及干擾后從輸出端輸出。本實用新型工作溫度范圍寬、輸出紋波低，接近90%的高效率，具有快速瞬態(tài)相應(yīng)、大容性負載的特點；本實用新型適用于大規(guī)模的FPGA系統(tǒng)的供電，亦廣泛應(yīng)用于5V輸入的低壓大電流分散電源系統(tǒng)，例如高性能的DSP、ASIC系統(tǒng)以及微處理器，也可應(yīng)用于寬帶、網(wǎng)絡(luò)、光纖的基礎(chǔ)設(shè)施，便攜式電腦和個人筆記本。
文檔編號H02M3/06GK202268803SQ201120347950
公開日2012年6月6日 申請日期2011年9月16日 優(yōu)先權(quán)日2011年9月16日
發(fā)明者樊海國, 潘吉軍, 索銀輝 申請人:天水七四九電子有限公司, 天水華天微電子股份有限公司