專利名稱：半導(dǎo)體裝置、dc-dc 轉(zhuǎn)換器和保護元件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明后述實施方式大體涉及半導(dǎo)體裝置、DC-DC轉(zhuǎn)換器和保護元件。
背景技術(shù)：
一直以來，開發(fā)了保護集成電路免受ESD (Electrostatic Discharge,靜電放電) 影響的保護元件。此類保護元件的大多數(shù)在電源布線和接地布線之間與集成電路并聯(lián)連接，擊穿電壓設(shè)定成比集成電路中的元件的擊穿電壓低。這樣，在通過ESD等對電源布線施加高電壓時，保護元件比集成電路中的元件先擊穿而流過電流，保護集成電路。

發(fā)明內(nèi)容
本發(fā)明的目的是提供耐用性高的半導(dǎo)體裝置和DC-DC轉(zhuǎn)換器。此外，本發(fā)明的另一目的是提供可縮小尺寸的保護元件。實施方式的半導(dǎo)體裝置，其特征在于，具備第一布線，與高電位側(cè)電源電位連接；第二布線，與上述高電位側(cè)電源電位連接，且與上述第一布線不同；開關(guān)晶體管，一端與上述第一布線連接，另一端與輸出端子連接；以及保護元件，在上述高電位側(cè)電源電位和低電位側(cè)電源電位之間與上述開關(guān)晶體管并聯(lián)連接，上述保護元件具有第一 P型半導(dǎo)體區(qū)域，與上述第一布線連接；n型半導(dǎo)體區(qū)域，與上述第二布線連接，且與上述第一 P型半導(dǎo)體區(qū)域相接；以及第二 P型半導(dǎo)體區(qū)域，與上述η型半導(dǎo)體區(qū)域相接，并從上述第一 P型半導(dǎo)體區(qū)域離開，且與用于連接上述低電位側(cè)電源電位的布線連接。此外，另一實施方式的DC-DC轉(zhuǎn)換器,其特征在于,具備第一布線，與高電位側(cè)電源電位連接；第二布線，與上述高電位側(cè)電源電位連接，且與上述第一布線不同；開關(guān)電路，在經(jīng)由上述第一布線的高電位側(cè)電源電位和低電位側(cè)電源電位之間連接，在輸出端有選擇地連接上述高電位側(cè)電源電位或上述低電位側(cè)電源電位；電感器，一端與上述開關(guān)電路的輸出端連接；電容器，在上述電感器的另一端和上述低電位側(cè)電源電位之間連接；以及保護元件，在上述高電位側(cè)電源電位和上述低電位側(cè)電源電位之間與上述開關(guān)電路并聯(lián)連接，上述保護元件具有第一 P型半導(dǎo)體區(qū)域，與上述第一布線連接；η型半導(dǎo)體區(qū)域，與上述第二布線連接，且與上述第一 P型半導(dǎo)體區(qū)域相接；以及第二 P型半導(dǎo)體區(qū)域，與上述η型半導(dǎo)體區(qū)域相接，從上述第一 P型半導(dǎo)體區(qū)域離開，且與上述低電位側(cè)電源電位連接。再有，另一實施方式的保護元件，在高電位側(cè)電源電位和低電位側(cè)電源電位之間與被保護電路并聯(lián)連接，其特征在于，具備第一 P型區(qū)域，在半導(dǎo)體基板上形成；11型區(qū)域，在上述半導(dǎo)體基板上形成，且與上述第一 P型區(qū)域相接；第二 P型區(qū)域，在上述半導(dǎo)體基板上形成，與上述η型區(qū)域相接，并從上述第一 P型區(qū)域離開，且被施加上述低電位側(cè)電源電位；第一布線，與上述第一 P型區(qū)域連接，被施加上述高電位側(cè)電源電位，且流過向上述被保護電路供給的電流；以及第二布線，與上述η型區(qū)域接觸，被施加上述高電位側(cè)電源電位，且不流過向上述被保護電路供給的電流。根據(jù)上述構(gòu)成的半導(dǎo)體裝置和DC-DC轉(zhuǎn)換器，可提高耐用性。此外，根據(jù)上述構(gòu)成的保護元件，可縮小尺寸。


圖I是例示第一實施方式涉及的半導(dǎo)體裝置的示意電路圖。圖2是例示第一實施方式涉及的半導(dǎo)體裝置的一部分的立體圖。圖3是例示第一實施方式涉及的保護元件的示意剖視圖。圖4(a) (C)是例示第一實施方式涉及的保護元件的動作的圖。
圖5是例示第二實施方式涉及的半導(dǎo)體裝置的示意電路圖。圖6是以時間為橫軸、以在被保護電路的電源布線間的電壓和流過pMOS及nMOS的電流為豎軸而例示模擬結(jié)果的曲線圖。圖7是以時間為橫軸、以流過被保護電路的各電極的電流為豎軸而例示保護元件的工作的模擬結(jié)果的曲線圖。圖8是例示第二實施方式的第一比較例的半導(dǎo)體裝置的示意電路圖。圖9是以時間為橫軸、以在被保護電路的電源布線間的電壓和流過pMOS及nMOS的電流為豎軸而例示模擬結(jié)果的曲線圖。圖10是例示第二實施方式的第二比較例的半導(dǎo)體裝置的示意電路圖。圖11是例示第三實施方式涉及的保護元件的示意剖視圖。圖12是例示第四實施方式涉及的保護元件的示意剖視圖。圖13是例示第五實施方式涉及的保護元件的示意剖視圖。圖14是例示第六實施方式涉及的保護元件的示意剖視圖。圖15是例示第七實施方式涉及的保護元件的示意剖視圖。圖16是例示第八實施方式涉及的保護元件的示意剖視圖。
具體實施例方式下面參照附圖來對本發(fā)明的實施方式進行說明。首先，對第一實施方式進行說明。圖I是例示本實施方式涉及的半導(dǎo)體裝置的示意電路圖。圖2是例示本實施方式涉及的半導(dǎo)體裝置的一部分的立體圖。圖3是例示本實施方式涉及的保護元件的示意剖視圖。如圖I所示，本實施方式的半導(dǎo)體裝置100是DC-DC轉(zhuǎn)換器。在半導(dǎo)體裝置100中，在外部直流電源101的高電位側(cè)電源布線102和低電位側(cè)電源布線103之間，連接有保護元件I。下面，將外部直流電源101的正極電位即高電位側(cè)電源布線102的電位稱為“高電位側(cè)電源電位”，將外部直流電源101的負極電位即低電位側(cè)電源布線103的電位稱為“低電位側(cè)電源電位”。低電位側(cè)電源電位例如是接地電位。在電源布線102和電源布線103之間，串聯(lián)連接有高側(cè)(high side)晶體管104和低側(cè)(low side)晶體管105。高側(cè)晶體管104和低側(cè)晶體管105皆是場效應(yīng)晶體管，在各自的柵極上供給有從控制電路106輸出的控制電位。這樣，高側(cè)晶體管104和低側(cè)晶體管105交替地成為導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)，使高側(cè)晶體管104和低側(cè)晶體管105之間的連接點NI的電位周期性變化。即，高側(cè)晶體管104和低側(cè)晶體管105分別作為對將高電位側(cè)電源布線102是否與低電位側(cè)電源電位103連接進行切換的開關(guān)電路進行工作。在連接點NI和半導(dǎo)體裝置100的高電位側(cè)輸出端子111之間連接有電感器108。此外，半導(dǎo)體裝置100的低電位側(cè)輸出端子112與外部直流電源101的低電位側(cè)電源布線103連接。而且，在高電位側(cè)輸出端子111和低電位側(cè)輸出端子112之間，連接有電容器109。這樣，周期性變化的連接點NI的電位通過由電感器108和電容器109所構(gòu)成的LC電路而平滑化，從高電位側(cè)輸出端子111和低電位側(cè)輸出端子112輸出大體一定的直流電流。此時，控制電路106，通過控制高側(cè)晶體管104處于導(dǎo)通狀態(tài)的時間和低側(cè)晶體管105處于導(dǎo)通狀態(tài)的時間之比，來控制從輸出端子111和112輸出的電壓。而且，保護元件I在高電位側(cè)電源布線102和低電位側(cè)電源布線103之間，與由高側(cè)晶體管104和低側(cè)晶體管105構(gòu)成的電路并聯(lián)連接，保護該電路。即，保護元件I設(shè)為保護對象的被保護電路，由高側(cè)晶體管104和低側(cè)晶體管105構(gòu)成，是形成DC-DC轉(zhuǎn)換器的一部分的電路。 如圖2所示，在半導(dǎo)體裝置100中，設(shè)置有安裝基板120，在安裝基板120上裝載有集成電路芯片121。在集成電路芯片121中，設(shè)有硅基板126 (參照圖I)和層間絕緣膜127(參照圖I)。層間絕緣膜127在硅基板126上設(shè)置。而且，在集成電路芯片121上形成有保護元件I的一部分以及高側(cè)晶體管104和控制電路106(參照圖I)。此外，在半導(dǎo)體裝置100中，設(shè)有引線管腳122 125。引線管腳122與高電位側(cè)電源布線102 (參照圖I)連接。弓丨線管腳123與低電位側(cè)電源布線103(參照圖I)連接。引線管腳124相當(dāng)于電路圖上的連接點NI (參照圖I)，與電感器108 (參照圖I)連接。引線管腳125與低電位側(cè)輸出端子112 (參照圖I)連接。如圖I 圖3所示，在保護元件I中，在硅基板126的上層部分，形成有導(dǎo)電型為P型的P型阱131。這樣，在硅基板126上形成有P型區(qū)域。再有，硅基板126整體可以是P型。此外，在P型阱131的上層部分的一部分，形成有η型區(qū)域132。S卩，在硅基板126上形成η型區(qū)域132，由P型阱131包圍，與P型阱131相接。在η型區(qū)域132的上層部分的一部分，形成有P型區(qū)域133。S卩，P型區(qū)域133在硅基板126上形成，由η型區(qū)域132包圍，與η型區(qū)域132相接。P型區(qū)域133從ρ型阱131離開，在P型阱131和ρ型區(qū)域133之間夾著η型區(qū)域132。在層間絕緣膜127內(nèi)，設(shè)有陽極136、陰極137、輔助電極138。陽極136的下端與ρ型區(qū)域133連接，陰極137的下端與η型區(qū)域132連接，輔助電極138的下端與ρ型阱131連接。在層間絕緣膜127的上表面，形成有上層布線141 144。在上層布線141的一端形成有接合焊盤141a，中間部分與陽極136的上端連接，另一端與高側(cè)晶體管104的一個端子104a連接。在上層布線142的一端形成有接合焊盤142a，另一端與陰極137的上端連接。在上層布線143的一端形成有接合焊盤143a，中間部分與輔助電極138的上端連接，在另一端形成有接合焊盤143b。上層布線144的一端與聞側(cè)晶體管104的另一端104b連接，在另一端形成有接合焊盤144a。在保護元件I中，設(shè)有由例如金屬構(gòu)成的導(dǎo)電性的引線151、152、153。在圖I中，將引線151、152、153表示為電感器。引線151的一端與引線管腳122接合，另一端與接合焊盤141a接合。引線152的一端與引線管腳122接合，另一端與接合焊盤142a接合。在引線管腳122中，例如，引線152比引線151更靠近外部直流電源101側(cè)連接。再有，也可使引線151比引線152更靠近外部直流電源101側(cè)連接。引線153的一端與引線管腳123接合，另一端與接合焊盤143a連接。此外，在半導(dǎo)體裝置100，設(shè)有引線154和155。引線154的一端與接合焊盤144a接合，另一端與引線管腳124接合。引線155的一端與接合焊盤143b接合，另一端與引線管腳125接合。
這樣，在引線151和152上，經(jīng)共用的引線管腳122來施加從外部直流電源101輸出的高電位側(cè)電源電位。在引線153和155上，經(jīng)引線管腳123來施加從外部直流電源101輸出的低電位側(cè)電源電位。對于引線154，在高側(cè)晶體管104為導(dǎo)通狀態(tài)時，經(jīng)高側(cè)晶體管104施加高電位側(cè)電源電位，在低側(cè)晶體管105為導(dǎo)通狀態(tài)時，經(jīng)低側(cè)晶體管105施加低電位側(cè)電源電位。通過P型阱131、n型區(qū)域132、p型區(qū)域133、陽極136、陰極137、輔助電極138、上層布線141、142、143和引線151、152、153，而形成本實施方式涉及的保護元件I。而且，在圖2所示的集成電路芯片121中添加了引線151 155的部分、也就是將圖I所示的保護元件I和集成電路芯片121進行了組合的部分，成為半導(dǎo)體封裝180。接著，對本實施方式的動作進行說明。圖4(a) (C)是例示本實施方式涉及的保護元件的動作的圖，圖4(a)表示高側(cè)晶體管為導(dǎo)通狀態(tài)的情況，圖4(b)表示高側(cè)晶體管從導(dǎo)通狀態(tài)向截止?fàn)顟B(tài)轉(zhuǎn)變的情況，圖4(c)表示施加ESD的情況。再有，在圖4(a) (C)中，將高側(cè)晶體管104作為開關(guān)表示。如上所述，在本實施方式涉及的半導(dǎo)體裝置100中，作為DC-DC轉(zhuǎn)換器的動作，以較短的周期交替實現(xiàn)高側(cè)晶體管104是導(dǎo)通狀態(tài)且低側(cè)晶體管105是截止?fàn)顟B(tài)、以及高側(cè)晶體管104是截止?fàn)顟B(tài)且低側(cè)晶體管105是導(dǎo)通狀態(tài)。此時，作為開關(guān)電路的高側(cè)晶體管104和低側(cè)晶體管105以較高的頻率重復(fù)進行導(dǎo)通/截止。如圖4(a)所示，在高側(cè)晶體管104是導(dǎo)通狀態(tài)時，電流I1從外部直流電源101經(jīng)高電位側(cè)電源布線102、引線管腳122、引線151、上層布線141而流向高側(cè)晶體管104。另一方面，經(jīng)共用的引線管腳122而向引線151和引線152施加彼此相等的電位(高電位側(cè)電源電位)，因此P型區(qū)域133的電位和η型區(qū)域132的電位也相等，在ρ型區(qū)域133和η型區(qū)域132之間沒有電流流動。因此，在引線152沒有電流流動。此外，從外部直流電源101經(jīng)低電位側(cè)電源布線103、引線管腳123、引線153和輔助電極138而向ρ型阱131施加低電位側(cè)電源電位，因此在η型區(qū)域132和ρ型阱131的界面處施加了逆偏置電壓。η型區(qū)域132和ρ型阱131的界面的耐壓設(shè)定為比該逆偏置電壓高，因此在η型區(qū)域132和ρ型阱131的之間沒有電流流動。因此，在引線153也沒有電流流動。如圖4(b)所示，在高側(cè)晶體管104從導(dǎo)通狀態(tài)向截止?fàn)顟B(tài)轉(zhuǎn)變時，通過引線151的電感,而使上層布線141的電位比高電位側(cè)電源電位高。這樣，P型區(qū)域133的電位比η型區(qū)域132的電位高，在兩區(qū)域間的界面處施加了正向電壓，電流I2從ρ型區(qū)域133流向η型區(qū)域132。電流I2成為以引線151 —上層布線141 —陽極136 — ρ型區(qū)域133 — η型區(qū)域132 —陰極137 —上層布線142 —引線152 —引線管腳122 —引線151的路徑、呈環(huán)狀流動的反饋電流。通過電流I2流動，由ρ型區(qū)域133、n型區(qū)域132、p型講131構(gòu)成的寄生pnp晶體管的基區(qū)(base) (η型區(qū)域132)的電位下降，該寄生pnp晶體管成為導(dǎo)通狀態(tài)。具體地，通過電流I2流動，在P型區(qū)域133和η型區(qū)域132之間，產(chǎn)生電子和空穴移動的擴散電流，產(chǎn)生的空穴電流的一部分流入電位更低的P型阱131，經(jīng)輔助電極138和引線153而排出到外部直流電源101的負極。這樣，電流I3以引線151 —上層布線141 —陽極136 — ρ型區(qū)域133 — η型區(qū)域132 — ρ型阱131 —輔助電極138 —上層布線143 —引線153 —引線管腳123 —布線103 —外部直流電源101的路徑流動。通過ρ型區(qū)域133的電位比η型區(qū)域132的電位高例如O. 2V左右，賦予ρ型區(qū)域133和η型區(qū)域132的界面處產(chǎn)生的空穴向ρ型阱131移動的能量，從而產(chǎn)生電流13。通過電流I2和I3流動，而使在引線151的電感中積蓄的能量消失。、如圖4(c)所示，在向高電位側(cè)電源布線102施加由ESD等產(chǎn)生的浪涌電流I4的情況下，該浪涌電流I4經(jīng)引線管腳122、引線152、上層布線142、陰極137而流入η型區(qū)域132。此外，也經(jīng)引線管腳122、引線151、上層布線141、陰極136而向ρ型區(qū)域133施加。這樣，η型區(qū)域132和ρ型區(qū)域133的電位彼此相等，因此在ρ型區(qū)域133和η型區(qū)域132之間沒有電流流動。但是，在η型區(qū)域132和ρ型阱131之間施加逆偏置電壓，且該逆偏置電壓超過η型區(qū)域132和ρ型阱131的ρη結(jié)的耐壓時，在該ρη結(jié)產(chǎn)生雪崩擊穿，流過擊穿電流。這樣，浪涌電流I4以布線102 —引線管腳122 —引線152 —上層布線142 —陰極137 — η型區(qū)域132 — ρ型阱131 —輔助電極138 —上層布線143 —引線153 —引線管腳123 —布線103的路徑流動，并放出能量。其結(jié)果，流入高側(cè)晶體管104和低側(cè)晶體管105的電流變少，從而保護該晶體管。接著，對本實施方式的效果進行說明。如參照圖4(c)說明的那樣，根據(jù)本實施方式，在半導(dǎo)體裝置100中施加由ESD等所產(chǎn)生的浪涌電流的情況下，保護元件I雪崩擊穿，可保護高側(cè)晶體管104和低側(cè)晶體管105。這樣，對于不穩(wěn)定的且頻率低的沖擊(stress)，可保護被保護電路。此外，如參照圖4(b)說明的那樣，在被保護電路所含的開關(guān)電路即高側(cè)晶體管104從導(dǎo)通狀態(tài)向截止?fàn)顟B(tài)轉(zhuǎn)變的情況下，電流I2作為ρη結(jié)的正向電流而流動，并且電流13作為寄生pnp晶體管的導(dǎo)通電流而流動，放出通過引線151的電感而積蓄的能量。此時，保護元件I沒有產(chǎn)生擊穿，且電流流動，因此保護元件I不會受到損害。其結(jié)果，即使高側(cè)晶體管104以高頻率重復(fù)進行導(dǎo)通/截止，保護元件I也不會劣化。此外，在P型區(qū)域133和η型區(qū)域132之間不需具有預(yù)定的耐壓，因此可縮小保護元件I的尺寸。接著，對第二實施方式進行說明。圖5是例示第二實施方式涉及的半導(dǎo)體裝置的示意電路圖。如圖5所示，在本實施方式中，在半導(dǎo)體裝置200中，設(shè)有被保護電路201和保護元件I。保護元件I的構(gòu)成與上述第一實施方式相同。在被保護電路201中，在高電位側(cè)電源電位和低電位側(cè)電源電位之間，相互并聯(lián)地連接有η溝道型MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor :金屬氧化物半導(dǎo)體場效應(yīng)晶體管)202、ρ溝道型M0SFET203、開關(guān)元件 204。接著，對本實施方式的動作和效果進行說明。
首先，表示本實施方式的實施例的模擬結(jié)果。圖6是以時間為橫軸、以在被保護電路的電源布線間的電壓和流過P溝道型MOSFET(以下稱為“pMOS”)及η溝道型M0SFET(以下稱為“nMOS”)的電流為豎軸而例示模擬結(jié)果的曲線圖。圖7是以時間為橫軸、以流動保護元件的各電極的電流為豎軸而例示保護元件的工作的模擬結(jié)果的曲線圖。在圖6和圖7所示的模擬中，模擬了在開關(guān)元件204從導(dǎo)通狀態(tài)向截止?fàn)顟B(tài)轉(zhuǎn)變時產(chǎn)生的電壓和電流。而且，使外部直流電源101的輸出電壓為5V (伏特)，使在開關(guān)元件204處于導(dǎo)通狀態(tài)時流過電源布線的電流的大小為3A (安培)，使開關(guān)元件204的切斷速度為2ns (納秒)。 如圖6所示，在切斷開關(guān)元件204時，通過引線151的電感，電源電壓最大增加了
2.5V左右，但是，在開始切斷后約3ns之后，收斂于原電壓(5V)。此時，如圖7所示，保護元件I的陽極136最大流過約O. 25A的電流。而且，其中約O. 20A的電流作為電流I2流向陰極137，剩余的約O. 05A的電流作為電流I3流向輔助電極 138。這樣，如圖6所示，流過被保護電路201的nM0S202和pM0S203的電流的大小幾乎沒有變化。因此,可保護nM0S202和pM0S203。接著，表示第二實施方式的第一比較例的模擬結(jié)果。圖8是例示本比較例的半導(dǎo)體裝置的示意電路圖。圖9是以時間為橫軸、以在被保護電路的電源布線間的電壓和流過pMOS及nMOS的電流為豎軸而例示模擬結(jié)果的曲線圖。如圖8所示，在本比較例的半導(dǎo)體裝置210中，與第二實施方式的半導(dǎo)體裝置200 (參照圖5)不同，沒有設(shè)置保護元件I (參照圖5)。假設(shè)該半導(dǎo)體裝置210進行與上述第二實施方式相同的模擬。如圖9所示，通過切斷開關(guān)元件204，而使電源電壓上升到約13V。此外，nM0S202發(fā)生雪崩擊穿而流過約I. 4A的漏電流，PM0S203也發(fā)生雪崩擊穿而流過約O. 6A的電流。這樣，在本比較例中，由于沒有設(shè)置保護元件1，因此被保護電路201沒有被充分保護。接著，對第二實施方式的第二比較例進行說明。圖10是例示本比較例的半導(dǎo)體裝置的示意電路圖。如圖10所示，在本比較例的半導(dǎo)體裝置220中，與第二實施方式的半導(dǎo)體裝置200 (參照圖5)比較，代替保護元件I (參照圖5)而設(shè)有保護元件251。在保護元件251中，與保護元件I同樣，向P型阱131施加低電位側(cè)電源電位，向η型區(qū)域132施加高電位側(cè)電源電位，但是，與保護元件I不同，向P型區(qū)域133施加低電位側(cè)電源電位而不是高電位側(cè)電源電位。此外，保護元件251的耐壓設(shè)定為比被保護電路201中的各元件的耐壓低。在本比較例中，在通過ESD等向電源布線施加浪涌電流時，保護元件251的η型區(qū)域132和ρ型區(qū)域133的界面處發(fā)生雪崩擊穿，流過浪涌電流。由此，可保護被保護電路201。但是，在開關(guān)元件204從導(dǎo)通狀態(tài)向截止?fàn)顟B(tài)轉(zhuǎn)變時，η型區(qū)域132和ρ型區(qū)域133的界面處也發(fā)生雪崩擊穿，流過電流。這樣，雖然將被保護電路201保護，但是保護元件251受到損傷。而且，在開關(guān)元件204穩(wěn)定地重復(fù)進行導(dǎo)通/截止時，保護元件251頻繁地發(fā)生雪崩擊穿，在短時間內(nèi)達到破壞。為避免該情況，可考慮使開關(guān)元件204從導(dǎo)通狀態(tài)向截止?fàn)顟B(tài)轉(zhuǎn)變的速度變慢，以抑制電源布線間的電壓的上升，但是，這樣做會使半導(dǎo)體裝置220的工作效率下降。此外，在本比較例中，需要將保護元件251的耐壓設(shè)定得比被保護電路201中的各元件的耐壓低。因此，需要增大被保護電路201中的元件的尺寸或在保護元件251和被保護電路201之間設(shè)置電阻以將電源電壓分壓。這樣，半導(dǎo)體裝置220大型化。與之相對，根據(jù)第二實施方式，與上述第一實施方式同樣，由ESD等所產(chǎn)生的浪涌電流作為η型區(qū)域132和ρ型阱131之間的擊穿電流而流動，開關(guān)元件204從截止?fàn)顟B(tài)向?qū)顟B(tài)轉(zhuǎn)變時的峰值電流作為P型區(qū)域133和η型區(qū)域132之間的正向電流I2和由P型區(qū)域133、η型區(qū)域132以及ρ型阱131構(gòu)成的寄生pnp晶體管的導(dǎo)通電流I3而流動。這樣，在保護被保護電路201的同時，可防止由開關(guān)元件204的導(dǎo)通/截止動作產(chǎn)生的保護元件I劣化。
接著，對第三實施方式進行說明。圖11是例示本實施方式涉及的保護元件的示意電路圖。如圖11所示，本實施方式涉及的保護元件3使用pMOS結(jié)構(gòu)而形成。即，使用pMOS的背柵(back gate)區(qū)域311來作為η型區(qū)域132，并使用pMOS的背柵區(qū)域312來作為陰極137。此外，使用pMOS的源區(qū)域313和漏區(qū)域314的一個或兩個來作為ρ型區(qū)域133，并使用PMOS的源電極315和漏電極316的一個或兩個來作為陰極136。再有，在源區(qū)域313和漏區(qū)域314之間的區(qū)域的正上方區(qū)域，設(shè)置柵電極301，在硅基板126和柵電極301之間，設(shè)置柵絕緣膜302。但是，保護元件3不作為pMOS發(fā)揮功能，pMOS的柵電極301和柵絕緣膜302沒有明確地用作保護元件3的構(gòu)成部件。例如，在集成電路芯片121的從保護元件3離開的區(qū)域設(shè)置pM0S(未圖示)，保護元件3以與該pMOS相同的圖案在相同的工序中形成。根據(jù)本實施方式，可在pMOS工序中形成保護元件3。因此，不需要設(shè)置用于形成保護元件3的特別工序，可抑制設(shè)計成本和處理成本。本實施方式的上述以外的構(gòu)成、動作和效果與上述第一實施方式相同。接著，對第四實施方式進行說明。圖12是例示本實施方式涉及的保護元件的示意電路圖。如圖12所示，本實施方式涉及的保護元件4使用nMOS結(jié)構(gòu)而形成。在該nMOS結(jié)構(gòu)中，在P型阱131的上層部分的一部分形成η型阱310，在η型阱310的上層部分的一部分形成P型的背柵區(qū)域311，在背柵區(qū)域311的上層部分的一部分形成η型的源區(qū)域313和漏區(qū)域314。在源區(qū)域313和漏區(qū)域314之間的區(qū)域的正上方區(qū)域，設(shè)置柵電極301，在硅基板126和柵電極301之間，設(shè)置柵絕緣膜302。而且，使用nMOS的η型阱310來作為保護元件4的η型區(qū)域132，并使用與η型阱310連接的電極來作為陰極137，使用nMOS的背柵區(qū)域311作為ρ型區(qū)域133，使用nMOS的背柵電極312來作為陽極136。再有，保護元件4不作為nMOS發(fā)揮功能，nMOS的源區(qū)域313、漏區(qū)域314、柵電極301、柵絕緣膜302沒有明確地用作保護元件4的構(gòu)成部件。例如，在集成電路芯片121的從保護元件4離開的區(qū)域設(shè)置nM0S(未圖示)，保護元件4以與該nMOS相同的圖案在相同的工序中形成。
根據(jù)本實施方式，可在nMOS工序中形成保護元件4。因此，不需要設(shè)置用于形成保護元件4的特別工序，可抑制設(shè)計成本和處理成本。本實施方式的上述以外的構(gòu)成、動作和效果與上述第一實施方式相同。接著，對第五實施方式進行說明。圖13是例示本實施方式涉及的保護元件的示意電路圖。
如圖13所示，本實施方式涉及的保護元件5使用pnp晶體管結(jié)構(gòu)而形成。即，使用pnp晶體管的基區(qū)區(qū)域321來作為η型區(qū)域132，并使用pnp晶體管的基區(qū)電極322來作為陰極137。此外，使用pnp晶體管的集電極擴散層323和發(fā)射極擴散層324的一個或兩個來作為P型區(qū)域133，并使用pnp晶體管的集電極325和發(fā)射極326的一個或兩個來作為陰極136。再有，保護元件5不作為pnp晶體管發(fā)揮功能。例如，在集成電路芯片121的從保護元件5離開的區(qū)域設(shè)置pnp晶體管(未圖示)，保護元件5以與該pnp晶體管相同的圖案在相同的工序中形成。根據(jù)本實施方式，可在pnp晶體管工序中形成保護元件5。因此，不需要設(shè)置用于形成保護元件5的特別工序，可抑制設(shè)計成本和處理成本。本實施方式的上述以外的構(gòu)成、動作和效果與上述第一實施方式相同。接著，對第六實施方式進行說明。圖14是例示本實施方式涉及的保護元件的示意電路圖。如圖14所示，本實施方式涉及的保護元件6使用npn晶體管結(jié)構(gòu)而形成。即，使用npn晶體管的集電極擴散層323來作為η型區(qū)域132，并使用npn晶體管的集電極325來作為陰極137。此外，使用npn晶體管的基區(qū)區(qū)域321來作為ρ型區(qū)域133，并使用npn晶體管的基區(qū)電極322來作為陽極136。再有，在基區(qū)區(qū)域321的上層部分的一部分設(shè)置發(fā)射極擴散層324，發(fā)射極擴散層324與發(fā)射極326連接。保護元件6不作為npn晶體管發(fā)揮功能，發(fā)射極擴散層324和發(fā)射極326沒有明確地用作保護元件6的構(gòu)成部件。例如，在集成電路芯片121的從保護元件6離開的區(qū)域設(shè)置npn晶體管(未圖示)，保護元件6以與該npn晶體管相同的圖案在相同的工序中形成。根據(jù)本實施方式，可在npn晶體管工序中形成保護元件6。因此，不需要設(shè)置用于形成保護元件6的特別工序，可抑制設(shè)計成本和處理成本。本實施方式的上述以外的構(gòu)成、動作和效果與上述第一實施方式相同。接著，對第七實施方式進行說明。圖15是例示本實施方式涉及的保護元件的示意電路圖。如圖15所示,本實施方式涉及的保護元件7與上述第三實施方式涉及的保護元件3(參照圖11)比較，不同點在于僅使用pMOS的源電極315和漏電極316的一個來作為陽極136，并使用源電極315和漏電極316的另一個來作為輔助電極138。在圖15所示的實例中，使用漏電極316來作為陽極136，并使用源電極315來作為輔助電極138。再有，也可使用源電極315來作為陽極136，并使用漏電極316來作為輔助電極138。在本實施方式中，P形阱131沒有明確地用作保護元件7的構(gòu)成要素。在本實施方式涉及的保護元件7中，圖4(b)所示的電流I2作為由P型漏區(qū)域314和n型背柵區(qū)域311構(gòu)成的寄生ρη 二極管的正向電流而流動，圖4(b)所示的電流I3作為由P型漏區(qū)域314、η型背柵區(qū)域311、ρ型源區(qū)域313構(gòu)成的寄生pnp晶體管的導(dǎo)通電流而流動，圖4(c)所示的浪涌電流I4作為由η型背柵區(qū)域311和ρ型源區(qū)域313構(gòu)成的寄生ρη 二極管的擊穿電流而流動。根據(jù)本實施方式，電流12、13、14沒有流出到背柵區(qū)域311的外部，可將引線151的電感或ESD所產(chǎn)生的能量不經(jīng)由硅基板126的保護元件7以外的部分地排出，因此可防止在集成電路芯片121中設(shè)置的其他元件(未圖示)的錯誤動作。本實施方式的上述以外的構(gòu)成、動作和效果與上述第三實施方式相同。接著，對第八實施方式進行說明。圖16是例示本實施方式涉及的保護元件的示意電路圖。如圖16所示,本實施方式涉及的保護元件8與上述第五實施方式涉及的保護元件5(參照圖13)比較，不同點在于僅使用pnp晶體管的集電極325和發(fā)射極326的一個來作為陽極136，并使用集電極325和發(fā)射極326的另一個來作為輔助電極138這點上不同。在圖16所示的實例中，使用發(fā)射電極326來作為陽極136，并使用收集電極325來作為輔助 電極138。再有，也可使用集電極325來作為陽極136，并使用發(fā)射極326來作為輔助電極138。在本實施方式中，ρ型阱131沒有明確地用作保護元件8的構(gòu)成要素。在本實施方式涉及的保護元件8中，圖4(b)所示的電流I2作為由P型發(fā)射極擴散層324和η型基區(qū)區(qū)域321構(gòu)成的寄生ρη 二極管的正向電流而流動，圖4(b)所示的電流I3作為由ρ型發(fā)射極擴散層324、η型基區(qū)區(qū)域321和ρ型集電極擴散層323構(gòu)成的寄生pnp晶體管的導(dǎo)通電流而流動，圖4(c)所示的浪涌電流I4作為由η型基區(qū)區(qū)域321和ρ型集電極擴散層323構(gòu)成的寄生ρη 二極管的擊穿電流而流動。根據(jù)本實施方式，電流12、13、14沒有流出到基區(qū)區(qū)域321的外部，可將引線151的電感或ESD所產(chǎn)生的能量不經(jīng)由硅基板126的保護元件8以外的部分地排出，因此可防止在集成電路芯片121中設(shè)置的其他元件(未圖示)的錯誤動作。本實施方式的上述以外的構(gòu)成、動作和效果與上述第五實施方式相同。再有，在第七實施方式中，保護元件7可以不是pMOS結(jié)構(gòu)，在第八實施方式中，保護元件8可以不是pnp晶體管結(jié)構(gòu)。即，可在硅基板126上形成η型區(qū)域，在該η型區(qū)域互相遠離地形成兩個P型區(qū)域，在一個P型區(qū)域連接陽極136，在另一 ρ型區(qū)域連接輔助電極138，在η型區(qū)域連接陰極137。換言之，施加高電位側(cè)電源電位且與供給到被保護電路的電流流動的第一布線連接的第一P型區(qū)域、和施加低電位側(cè)電源電位的第二P型區(qū)域，可由施加高電位側(cè)電源電位且與不流過供給到被保護電路的電流的第二布線連接的η型區(qū)域包圍。這樣，電流沒有泄漏到η型區(qū)域的外部，可防止由該電流引起而在集成電路芯片121設(shè)置的其他元件錯誤動作。再有，該η型區(qū)域優(yōu)選由其他ρ型區(qū)域例如ρ型阱或ρ型基板包圍。這樣，能更可靠地防止電流泄漏到η型區(qū)域的外部。此外，在上述各實施方式中，表示了引線151和引線152與相同的引線管腳122連接的實例，但是，并不限于此，引線151和引線152也可與不同的引線管腳或其他導(dǎo)電部件連接。但是，需要對引線151和引線152施加在穩(wěn)定狀態(tài)下彼此相等的電位。此外，需要在引線151中流過向被保護電路供給的電流，且在引線152中不流過向被保護電路供給的電流。根據(jù)以上說明的實施方式，可實現(xiàn)耐用性高的半導(dǎo)體裝置和DC-DC轉(zhuǎn)換器。以上，說明了本發(fā)明的幾個實施方式，但是，這些實施方式僅作為例示而提及，不是意在限定發(fā)明的范圍。該新穎的實施方式可通過其他各種方式來實施，在不脫離發(fā)明主旨的范圍內(nèi)可進行各種省略、替換、變化。這些實施方式及其變形也包括在發(fā)明的范圍和主旨中，并且包括在請求保護的范圍記載的發(fā)明及其等價物的范圍內(nèi)。此外，上述各實施方式 可互相組合地進行實施。
權(quán)利要求
1.一種半導(dǎo)體裝置，其特征在于， 具備 第一布線，與高電位側(cè)電源電位連接； 第二布線，與上述高電位側(cè)電源電位連接，且與上述第一布線不同； 開關(guān)晶體管，一端與上述第一布線連接，另一端與輸出端子連接；以及保護元件，在上述高電位側(cè)電源電位和低電位側(cè)電源電位之間與上述開關(guān)晶體管并聯(lián)連接， 上述保護元件具有 第一 P型半導(dǎo)體區(qū)域，與上述第一布線連接； η型半導(dǎo)體區(qū)域，與上述第二布線連接，且與上述第一 P型半導(dǎo)體區(qū)域相接；以及第二 P型半導(dǎo)體區(qū)域，與上述η型半導(dǎo)體區(qū)域相接，并從上述第一 P型半導(dǎo)體區(qū)域離開，且與用于連接上述低電位側(cè)電源電位的布線連接。
2.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于， 上述第一布線和上述第二布線分別經(jīng)由不同的接合引線而與共用的引線管腳連接。
3.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于， 上述第一 P型半導(dǎo)體區(qū)域由上述η型半導(dǎo)體區(qū)域包圍， 上述η型半導(dǎo)體區(qū)域由上述第二 P型半導(dǎo)體區(qū)域包圍。
4.根據(jù)權(quán)利要求I所述的半導(dǎo)體裝置，其特征在于， 上述第一 P型半導(dǎo)體區(qū)域和第二 P型半導(dǎo)體區(qū)域由上述η型半導(dǎo)體區(qū)域包圍。
5.根據(jù)權(quán)利要求4所述的半導(dǎo)體裝置，其特征在于， 還具備包圍上述η型半導(dǎo)體區(qū)域的第三P型半導(dǎo)體區(qū)域。
6.一種DC-DC轉(zhuǎn)換器，其特征在于， 具備 第一布線，與高電位側(cè)電源電位連接； 第二布線，與上述高電位側(cè)電源電位連接，且與上述第一布線不同； 開關(guān)電路，連接在經(jīng)由上述第一布線的高電位側(cè)電源電位和低電位側(cè)電源電位之間，在輸出端有選擇地連接上述高電位側(cè)電源電位或上述低電位側(cè)電源電位； 電感器，一端與上述開關(guān)電路的輸出端連接； 電容器，連接在上述電感器的另一端和上述低電位側(cè)電源電位之間；以及保護元件，在上述高電位側(cè)電源電位和上述低電位側(cè)電源電位之間與上述開關(guān)電路并聯(lián)連接， 上述保護元件具有 第一 P型半導(dǎo)體區(qū)域，與上述第一布線連接； η型半導(dǎo)體區(qū)域，與上述第二布線連接，且與上述第一 P型半導(dǎo)體區(qū)域相接；以及第二 P型半導(dǎo)體區(qū)域，與上述η型半導(dǎo)體區(qū)域相接，并從上述第一 P型半導(dǎo)體區(qū)域離開，且與上述低電位側(cè)電源電位連接。
7.根據(jù)權(quán)利要求6所述的DC-DC轉(zhuǎn)換器，其特征在于， 上述第一布線和第二布線分別經(jīng)由不同的引線與上述高電位側(cè)電源電位連接。
8.一種保護元件，在高電位側(cè)電源電位和低電位側(cè)電源電位之間，與被保護電路并聯(lián)連接，其特征在于， 具備 第一 P型區(qū)域，在半導(dǎo)體基板上形成； η型區(qū)域，在上述半導(dǎo)體基板上形成，且與上述第一 P型區(qū)域相接； 第二 P型區(qū)域，在上述半導(dǎo)體基板上形成，與上述η型區(qū)域相接，并從上述第一 P型區(qū)域離開，且被施加上述低電位側(cè)電源電位； 第一布線，與上述第一 P型區(qū)域連接，被施加上述高電位側(cè)電源電位，且流過向上述被保護電路供給的電流；以及 第二布線，與上述η型區(qū)域接觸，被施加上述高電位側(cè)電源電位，且不流過向上述被保護電路供給的電流。
9.根據(jù)權(quán)利要求8所述的保護元件，其特征在于， 上述被保護電路包括開關(guān)電路，該開關(guān)電路對是否將上述高電位側(cè)電源電位與上述低電位側(cè)電源電位連接進行切換。
10.根據(jù)權(quán)利要求9所述的保護元件，其特征在于， 上述被保護電路是DC-DC轉(zhuǎn)換器的一部分。
11.根據(jù)權(quán)利要求8所述的保護元件，其特征在于， 上述第一布線和第二布線分別具有引線。
12.根據(jù)權(quán)利要求11所述的保護元件，其特征在于， 上述第一布線和上述第二布線與共用的引線管腳連接。
13.根據(jù)權(quán)利要求8所述的保護元件，其特征在于， 上述第一 P型區(qū)域由上述η型區(qū)域包圍， 上述η型區(qū)域由上述第二 P型區(qū)域包圍。
14.根據(jù)權(quán)利要求8所述的保護元件，其特征在于， 上述第一 P型區(qū)域和第二 P型區(qū)域由上述η型區(qū)域包圍。
15.根據(jù)權(quán)利要求14所述的保護元件，其特征在于， 還具備在上述半導(dǎo)體基板上形成且包圍上述η型區(qū)域的第三P型區(qū)域。
全文摘要
實施方式的半導(dǎo)體裝置具備第一布線，其用于與高電位側(cè)電源電位連接；第二布線，其用于與上述高電位側(cè)電源電位連接且與上述第一布線不同；開關(guān)晶體管，其一端與上述第一布線連接且另一端與輸出端子連接；和保護元件，其在上述高電位側(cè)電源電位和低電位側(cè)電源電位之間與上述開關(guān)晶體管并聯(lián)連接。上述保護元件具有第一p型半導(dǎo)體區(qū)域，其與上述第一布線連接；n型半導(dǎo)體區(qū)域，其與上述第二布線連接且與上述第一p型半導(dǎo)體區(qū)域相接；和第二p型半導(dǎo)體區(qū)域，其與上述n型半導(dǎo)體區(qū)域相接，并從上述第一p型半導(dǎo)體區(qū)域離開，且與用于連接上述低電位側(cè)電源電位的配線連接。
文檔編號H02M3/155GK102738143SQ20111027348
公開日2012年10月17日 申請日期2011年9月15日 優(yōu)先權(quán)日2011年4月13日
發(fā)明者一岐村岳人 申請人:株式會社東芝