專利名稱：限流比較電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種集成電路所用的電流比較電路，具體是指開關(guān)電源中一種寬輸入電壓限流比較結(jié)構(gòu)。
背景技術(shù)：
目前，一個理想的電源系統(tǒng)，除了具備高電氣性能指標(biāo)和高安全性外，還應(yīng)有應(yīng)對來自外界的惡劣條件和自身發(fā)生的故障的能力，能對電源提供即時保護以免電源的不必要損壞，影響整個電子系統(tǒng)的正常工作。保護電路實際上就是通過器件或電路結(jié)構(gòu)對芯片內(nèi)部的某些參數(shù)指標(biāo)進行檢測，再通過邏輯電路關(guān)斷功率管或調(diào)節(jié)功率管的導(dǎo)通時間以達到保護芯片和外部電路的目的。它包括過溫保護，過壓保護，過流保護，欠壓檢測等。而功率管是電源管理芯片的核心器件，它是一個高功率的開關(guān)器件，由于DC-DC電路存在的缺點， 必然要求對其進行保護，其中，過流保護即是其不可或缺的一部分。本發(fā)明涉及的是電流型降壓(BUCK)DC-DC變換器的過流保護電路中的電流檢測部分。所謂的電流檢測既是檢測對應(yīng)電流之路的電流大小是否與電路設(shè)計所需電流大小相符，如有不符，檢測電路將會通過邏輯電路控制功率管的關(guān)斷或?qū)〞r間以達到保護芯片內(nèi)部和外部擴展電路的功能。傳統(tǒng)的限流比較器是在被檢測電流通路與地之間串聯(lián)一個檢測電阻I smse，如圖二所示。電流流經(jīng)Rsmse產(chǎn)生檢測電壓Vsmse，然后與基準(zhǔn)產(chǎn)生的電壓Vref進行比較。比較器輸出信號將通過芯片內(nèi)部邏輯控制開關(guān)電路進行開啟或關(guān)斷操作。Vref= IsenseXRsense現(xiàn)有結(jié)構(gòu)的缺點在于在寬輸入電壓范圍模式下限流閾值隨輸入電壓變化。

發(fā)明內(nèi)容
本發(fā)明需解決的問題是提供一種限流比較電路，其可以克服現(xiàn)有電流檢測比較電路存在的問題，實現(xiàn)低功耗、寬輸入電壓的電流檢測比較。為解決以上技術(shù)問題，本發(fā)明提供了一種限流比較電路，包括電流檢測比較電路、 偏置電路和輸出級，其特征在于電流檢測比較電路的兩個比較支路中的場效應(yīng)管MPl和場效應(yīng)管MNl工作在飽和區(qū)作為尾電流源，將兩個比較支路的工作電流穩(wěn)定在10微安。本發(fā)明的有益效果在于在普通電流比較結(jié)構(gòu)的基礎(chǔ)上克服原有結(jié)構(gòu)在寬輸入電壓范圍模式下限流閾值隨輸入電壓變化的缺點。該結(jié)構(gòu)利用功率管將兩個比較支路的電流穩(wěn)定住，從而不影響電壓比較同時獲得準(zhǔn)確的限流閾值。


圖1為從輸入高壓到內(nèi)部供電低壓的轉(zhuǎn)化電路模塊圖；圖2為目前公知的簡單電流比較電路的結(jié)構(gòu)圖；圖3為本發(fā)明實施例所述寬輸入電壓范圍的限流比較電路結(jié)構(gòu)圖。
具體實施例方式如圖1所示，一種典型的限流比較電路結(jié)構(gòu)模型，限流檢測電路與開關(guān)控制電路及驅(qū)動電路構(gòu)成回路，除此之外還有基準(zhǔn)產(chǎn)生的輸出電壓為各模塊供電以及開關(guān)控制電路所驅(qū)動的負載電路。如圖2所示，所述的電流檢測比較電路包括PNP管Ql、Q2、Q3、Q4，匪OS管MNl、MN2， PMOS管MP1。其中PNP管Ql的發(fā)射極與基準(zhǔn)產(chǎn)生比較電流輸出端連接，Ql的集電極與 PNP管Q3的發(fā)射極連接；PNP管Q2的發(fā)射極與采樣電流輸出端Isense連接，Q2的基極與集電極短接并與PNP管Ql的基極和PNP管Q4的發(fā)射極連接；PNP管Q3的集電極與PMOS管 MPl的源極連接；PNP管Q4的基極與集電極短接并與PNP管Q3的基極和NMOS管麗1的漏極連接；NMOS管MNl與PMOS管MPl的柵極均接VDD ；PMOS管MPl漏極與NMOS管MN2的漏極以及輸出級NMOS管麗3的柵極連接；NMOS管麗1的源極接地；NMOS管麗2的柵極與偏置電路中的NMOS管MN4的柵極連接，麗2的源極接地。所述的偏置電路包括匪OS管MN4、MN5, PMOS管MP3、MP4。其中匪OS管MN4的源極接地，MN4的柵極與漏極短接并與PMOS管MP3的漏極和電流檢測比較電路中NMOS管麗2 的柵極連接；NMOS管麗5的源極與偏置電流輸入端I_BIAS連接，麗5的柵極與使能端EN_ ABLE連接；PMOS管MP4的柵極與漏極短接并與NMOS管麗5的漏極和輸出級中PMOS管MP2、 MP3的柵極連接，MP4的源極接VDD ；PMOS管MP3的源極接VDD。所述的輸出級包括匪OS管麗3和PMOS管MP2。其中匪OS管麗3的源極接地，MN3 的柵極與電流檢測比較電路的PMOS管MPl的漏極、NMOS管麗2的漏極連接，麗3的漏極與 PMOS管MP2的漏極連接并連接該模塊的輸出控制端CUR_LIMIT ；PMOS管MP2的源極接VDD。本發(fā)明的工作原理是首先，使整個模塊處于工作狀態(tài)，邏輯控制信號EN_ABLE置一，麗5的柵電壓為高電平，此時麗5導(dǎo)通，通過偏置電路給電流檢測比較電路和輸出級提供偏置電壓。其次，基準(zhǔn)產(chǎn)生比較電流輸出端電壓與采樣電流輸出端電壓Vsense進行比較來控制CUR_LIMIT的輸出，Vsense的電壓越低，功率管漏端的電流越大。雙極性晶體管Q2 二極管形式連接，采樣端電壓與Q2基極電壓相差一個導(dǎo)通電壓。 若Vsense的電壓大于Vref的電壓，則Vref的電壓與Ql基極電壓小于導(dǎo)通電壓，Ql截止。若 Vsense電壓小于Vref的電壓，則Vref電壓與Ql基極電壓大于導(dǎo)通電壓，Ql導(dǎo)通。若Ql導(dǎo)通，則控制麗3柵極電壓的支路上有較大電流，使大寬長比的MPl進入飽和區(qū)，其源極電壓比VDD大。而由于其大寬長比，Vds很小，則其漏端電壓也接近VDD，足以開啟麗3。而麗3的較大寬長比驅(qū)使它進入線性區(qū)以和MP2的飽和電流匹配，使輸出 LIMIT為低，過流信號有效。若Ql截止，則麗3關(guān)斷，輸出為高。具體實例應(yīng)用如圖3，其中DRV端給功率MOS管提供驅(qū)動?xùn)判盘?，Vsense端為檢測漏電流轉(zhuǎn)化成的電壓信號，端為過流比較基準(zhǔn)電壓。具體工作過程功率開關(guān)管MO管子個數(shù)為N，由前級的DRIVER(驅(qū)動級)輸出控制開啟關(guān)斷。電流采樣管Ml的Ves與功率開關(guān)管POWER MOS相同。其管子個數(shù)為1個，這樣其與POWER MOS的寬長比為1 N，所以電流采樣比例為1 N。因為功率管作為開關(guān)使用，其開啟時工作在深線性區(qū)，并且VGS = VDEV-VOUT(1. 2. 5-1)Vds = Vin-Vout(1. 2. 5-2)所以其漏電流
權(quán)利要求
1.一種限流比較電路，包括電流檢測比較電路、偏置電路和輸出級，其特征在于電流檢測比較電路的兩個比較支路中的場效應(yīng)管MPl和場效應(yīng)管MNl工作在飽和區(qū)作為尾電流源，將兩個比較支路的工作電流穩(wěn)定在10微安。
2.如權(quán)利要求1所述的限流比較電路，其特征在于所述的電流檢測比較電路包括PNP 場效應(yīng)管Q1、Q2、Q3、Q4，NMOS場效應(yīng)管MN1、MN2，PMOS場效應(yīng)管MPl ；PNP場效應(yīng)管Q1、Q2、 Q3、Q4組成電壓比較電路；PMOS場效應(yīng)管MP1、NMOS場效應(yīng)管麗1作為兩個比較支路的尾電流源，提供恒定的10微安工作電流。
3.如權(quán)利要求2所述的限流比較電路，其特征在于所述的偏置電路包括NMOS管MN4、 MN5，PMOS管MP3、MP4 ；其中NMOS管MN4的源極接地，NMOS管MN4的柵極與漏極短接并與 PMOS管MP3的漏極和電流檢測比較電路中NMOS管麗2的柵極連接；NMOS管麗5的源極與偏置電流輸入端I_BIAS連接，MN5的柵極與使能端EN_ABLE連接；當(dāng)使能EN_ABLE有效時， 偏置電路給比較電路提供10微安的偏置電流。
4.如權(quán)利要求2所述的限流比較電路，其特征在于所述的輸出級包括NMOS管麗3和 PMOS管MP2 ；其中NMOS管MN3的源極接地，NMOS管MN3的柵極與電流檢測比較電路的PMOS 管MPl的漏極、NMOS管麗2的漏極連接，NMOS管麗3的漏極與PMOS管MP2的漏極連接并連接該模塊的輸出控制端⑶R_LIMIT。
全文摘要
本發(fā)明公開了一種限流比較電路，包括電流檢測比較電路、偏置電路和輸出級，其特征在于電流檢測比較電路的兩個比較支路中的場效應(yīng)管MP1和場效應(yīng)管MN1工作在飽和區(qū)作為尾電流源，將兩個比較支路的工作電流穩(wěn)定在10微安。本發(fā)明在普通電流比較結(jié)構(gòu)的基礎(chǔ)上克服原有結(jié)構(gòu)在寬輸入電壓范圍模式下限流閾值隨輸入電壓變化的缺點。該結(jié)構(gòu)利用功率管將兩個比較支路的電流穩(wěn)定住，從而不影響電壓比較的同時獲得準(zhǔn)確的限流閾值。
文檔編號H02M1/32GK102594109SQ20111000119
公開日2012年7月18日 申請日期2011年1月5日 優(yōu)先權(quán)日2011年1月5日
發(fā)明者葛佳樂 申請人:上海華虹集成電路有限責(zé)任公司