專利名稱：用于功率因數(shù)修正的方法以及電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種用于主動(dòng)功率因數(shù)修正(PFC，功率因數(shù)修正)的方法以及裝置， 也就是說，借助于由PFC控制單元主動(dòng)進(jìn)行時(shí)序控制(takten)的開關(guān)。
背景技術(shù)：
尤其地，本發(fā)明的技術(shù)領(lǐng)域?yàn)樵诮涣麟妷?直流電壓功率轉(zhuǎn)換器中的功率因數(shù)修正。通過功率因數(shù)修正影響這樣的方式，即電子設(shè)備如何從電網(wǎng)中提取電流。眾所周知，電網(wǎng)交變電壓具有正弦形的時(shí)間曲線。因此，理想地，從電網(wǎng)中提取的電流也應(yīng)同樣具有正弦形的時(shí)間曲線。但是，不總是出現(xiàn)該理想情況，相反地，電流可甚至明顯與正弦包絡(luò)線不同。如果所提取的電流不是正弦形的，將同時(shí)在電網(wǎng)電流中產(chǎn)生高次諧波。應(yīng)借助于功率因數(shù)修正電路減小在供電網(wǎng)絡(luò)中的該高次諧波電流。根據(jù)DE 10 2004 025 597A1已知用于功率因數(shù)修正的電路，在該電路中，借助于通過PFC控制單元進(jìn)行時(shí)序控制的開關(guān)通過接通和斷開該開關(guān)反復(fù)地使電感器充電或放電，并且在該電路中，通過二極管(D)將電感器的放電電流輸送到轉(zhuǎn)換器的輸出端。實(shí)施成ASIC的PFC控制單元僅僅具有兩個(gè)管腳(PIN)。通過管腳之一給出控制信號(hào)，并且在另一管腳處監(jiān)測(cè)對(duì)于測(cè)量開關(guān)的接通和斷開時(shí)間必要的參數(shù)。在此，當(dāng)通過電感器的放電電流達(dá)到零線時(shí)，在斷開時(shí)間結(jié)束時(shí)進(jìn)行開關(guān)的再次接通。通過監(jiān)測(cè)在開關(guān)的高電勢(shì)側(cè)處的電壓確定該時(shí)刻并且借助于分壓器測(cè)量該時(shí)刻，分壓器與開關(guān)并聯(lián)。分壓器的量取點(diǎn) (Abgriffspunkt)形成(具體而言唯一的)監(jiān)測(cè)點(diǎn)，其與監(jiān)測(cè)管腳相連接。當(dāng)放電電流達(dá)到零線時(shí)，被監(jiān)測(cè)的電壓在其時(shí)間上的曲線中向下彎折(abknicken)。以下，該結(jié)果稱為ZCD 結(jié)果(零交叉探測(cè))。因此，在已知的方法或者已知的電路中，通過監(jiān)測(cè)點(diǎn)在斷開的開關(guān)中觀察輸出直流電壓。然而，僅僅可在還有電流流過二極管時(shí)監(jiān)測(cè)輸出直流電壓。如果輸入交流電壓(也就是說整流過的且(盡可能)平滑的電網(wǎng)電壓，但是始終還由相同極性的相繼的半正弦波組成)具有相對(duì)小的平均幅值，或者如果負(fù)載很小，則這樣的時(shí)間段(即，在該時(shí)間段之內(nèi)二極管為導(dǎo)通的)非常短，結(jié)果為，僅僅可不充分地掃描(采樣)輸出直流電壓。通常，通過改變接通時(shí)間Tw，調(diào)節(jié)用于在此考慮的類型的功率因數(shù)修正的電路。在預(yù)定負(fù)載時(shí)，理論上Tm在電網(wǎng)半波的90度的總角度范圍上是恒定的。然而，如果減小負(fù)載，也必須相應(yīng)地縮短Tw。甚至，當(dāng)直接監(jiān)測(cè)輸出直流電壓Vbus時(shí)，調(diào)節(jié)范圍由于以上提及的時(shí)間上非常短的采樣脈沖而受限。因此，在這種低負(fù)載情況中，有時(shí)轉(zhuǎn)換成，當(dāng)Vbus超過上電壓門限時(shí)總地?cái)嚅_功率修正電路，并且當(dāng)Vbus超過下電壓門限時(shí)再次接通功率修正電路。然而，利用這種類型的滯后調(diào)節(jié)可保持輸入電流的力求的正弦形狀。

發(fā)明內(nèi)容
因此，本發(fā)明的目的為，給出針對(duì)在此考慮的類型的功率因數(shù)修正所用的方法的以及用于相應(yīng)的電路的可能性，以使得即使在很小的輸入交流電壓和/或在低負(fù)載條件下產(chǎn)生可靠的采樣值，并且由此保證對(duì)輸出直流電壓的連續(xù)調(diào)節(jié)。對(duì)于所述方法，該目的通過權(quán)利要求1的特征實(shí)現(xiàn)，對(duì)于所述開關(guān)，該目的通過權(quán)利要求7的特征實(shí)現(xiàn)。根據(jù)本發(fā)明的解決方案的實(shí)施方式為從屬權(quán)利要求的內(nèi)容。在此，為了避免重復(fù)， 權(quán)利要求完全屬于本文的公開內(nèi)容。


下面根據(jù)附圖描述實(shí)施例。其中圖1示出用于在交流電壓/直流電壓功率轉(zhuǎn)換器中的功率因數(shù)修正的電路的示意性的線路圖；圖2示出斷開時(shí)間Ttw與整流過的輸入交流電壓Vin的正弦半波的相的相關(guān)性；圖3示出帶有三個(gè)不同的Z⑶結(jié)果的流過電感器L的電流込取決于時(shí)間t的圖形的圖示；圖4(a)_(c)示出在不同的參數(shù)時(shí)在輸入電流Iin的時(shí)間曲線上的三個(gè)波形圖；圖5示出在與圖3不同的考慮方式中流過電感器L的電流込的取決于時(shí)間t的另一圖形的圖示；圖6(a)_(d)示出在與圖5中不同的其它參數(shù)時(shí)在輸入電流Iin的時(shí)間曲線上的四個(gè)波形圖；圖7(a)和(b)示出帶有相應(yīng)的脈沖圖的兩個(gè)串聯(lián)的用于確定Vbus的采樣&保持電路的電路布置方案；圖8示出兩個(gè)圖表，其中之一示出實(shí)際監(jiān)測(cè)的電壓Vbus的時(shí)間上的曲線，并且另一個(gè)示出采樣的(采樣的)輸出直流電壓Vbus的時(shí)間上的曲線；圖9示出圖1的PFC-ASIC的簡(jiǎn)化的圖示。
具體實(shí)施例方式在圖1中示出的用于功率修正的電路由帶有正弦形的電網(wǎng)電壓Vmains的電網(wǎng)供電。 將該電在其經(jīng)過被動(dòng)的高頻濾波器F之后)輸送到橋式整流器G。由此，在輸入電容器Cl處產(chǎn)生由相同極性的正弦半波組成的電壓。雖然也可不同程度地將其稱為強(qiáng)波形的輸入直流電壓，以下正因?yàn)槠洳ㄐ涡院洼斎腚娏髋c其曲線形狀匹配的必要性，將其稱為輸入交流電壓VIN。(原則上，DC電壓也可代替電網(wǎng)交流電壓為PFC電路供電，例如在緊急照明設(shè)備中為這種情況)。輸入交流電壓Vin被輸送到由電感器L、FET形式的電子開關(guān)和分流電阻器Rl組成的串聯(lián)電路。通過反復(fù)地接通和斷開開關(guān)或者通過持續(xù)反復(fù)對(duì)FET進(jìn)行時(shí)序控制，相應(yīng)地使電感器L充電和放電。以L表示在單個(gè)階段中流過電感器的電流。電感器L通過二極管D與電路的輸出端相連接，通過輸出電容器C2表示輸出端。 負(fù)載位于輸出端上。
5
由兩個(gè)電阻器R2，R3組成的串聯(lián)電路與FET并聯(lián)，該串聯(lián)電路還與分流電阻器Rl 串聯(lián)。此外，分流電阻器Rl與FET串聯(lián)，并且具有比R2和R3小得多的電阻值。在兩個(gè)較大的電阻器R2和R3之間的連接點(diǎn)為針對(duì)用于控制所必須的參數(shù)的電路的共同測(cè)量點(diǎn)。該共同測(cè)量點(diǎn)與實(shí)施成ASIC的控制單元PFC的唯一的監(jiān)測(cè)管腳Pim相連接。ASIC還具有第二管腳，其稱為PIN2并且用于給出控制命令。在當(dāng)前情況中，PIN2與FET的門電路相連接，并且將時(shí)序控制信號(hào)(即用于接通或斷開的命令)輸送到該門電路處。當(dāng)FET為導(dǎo)通的，磁性地使電感器充電。那么，充電電流L通過FET和分流電阻器Rl流向地，結(jié)果，在Rl上的壓降為針對(duì)充電電流的量并且由此也為針對(duì)流過FET的電流 Ifet的量。在充電階段期間該壓降用于過流監(jiān)測(cè)以及用于計(jì)算輸入交流電壓VIN。在充電階段期間，接通的FET使電阻器R2，R3的串聯(lián)電路短路，從而在Pim處的Vmon為針對(duì)流過FET 的電流Ifet的量。當(dāng)斷開FET時(shí)，放電電流L通過二極管D流到負(fù)載處。二極管D在放電階段期間為導(dǎo)通的并且相應(yīng)地具有非常小的電阻值。盡管如此，輸出直流電壓Vbus和在二極管D之前的FET上下降的電壓Vs稍微相差在導(dǎo)通的二極管D上的壓降。那么當(dāng)放電電流込接近零線或與零線相交時(shí)，在VBUS*VS之間的電壓差才是顯著的。對(duì)于該ZCD結(jié)果，Vs顯示出向下指向的電壓彎折，而Vbus實(shí)際上保持不變。在放電階段期間在PIN 1處的電壓乂_為針對(duì)在電阻器Rl，R2，R3的串聯(lián)電路上下降的電壓Vs的量。因此，在放電階段的絕大部分期間V_表示輸出直流電壓Vbus并且允許在放電階段結(jié)束時(shí)檢測(cè)ZCD結(jié)果。Vbus為應(yīng)借助于調(diào)節(jié)而保持恒定的值。因此，Vbus必須不僅在放電階段期間而且在充電階段期間以數(shù)字的形式作為實(shí)際值可供使用。但是，由于僅可在放電階段期間測(cè)量，在放電階段期間由PFC-ASIC采樣(采樣)Vbus，將其轉(zhuǎn)化成相應(yīng)的數(shù)字值并且進(jìn)行存儲(chǔ)。為了有效地監(jiān)測(cè)Vbus，斷開時(shí)間Ttw必須足夠長(zhǎng)以用于采樣(采樣)。圖2示出作為輸入交流電壓Vin的正弦半波的相位角的函數(shù)的斷開時(shí)間Ttw，其具有IOOHz的頻率。在此，輸入交流電壓Vin(相應(yīng)于電網(wǎng)電壓)的振幅應(yīng)具有230V的峰值并且輸出直流電壓Vbus 具有400V的平均值。在更低的輸入直流電壓Vin或更高的輸出直流電壓Vbus時(shí)，進(jìn)一步縮短斷開時(shí)間。更大的相位角意味著更高的輸入直流電壓VIN。為可令人滿意地采樣Vbus，最短的斷開時(shí)間Tqff為2 μ S。由此，F(xiàn)ET漏極電壓達(dá)到電壓值Vbus并且可設(shè)定成該值的時(shí)間保持1 μ S。在圖2中明顯地看到，不可在整個(gè)相位角范圍中產(chǎn)生Vbus采樣脈沖。然而，如果采樣脈沖的產(chǎn)生至少在相位角范圍的顯著的部分上是可能的，則足夠調(diào)節(jié)VBUS。當(dāng)Tw = 0. 5μ S時(shí)，則Ttw僅僅在相位角的非常小的部分中在 2yS之上。相反地，當(dāng)Tw = 2μ S時(shí)，則Tqff在相位角范圍的幾乎60%上大于2μ S。由此， 首先是如何在低負(fù)載條件(結(jié)果為短的Tw)下可以在相位角范圍的足夠大的部分上的調(diào)節(jié)的問題。其次出現(xiàn)這樣的問題，即如何可確保從Vbus中獲取的采樣值是可靠的。以下，應(yīng)根據(jù)圖3解釋第一問題的解決方案。該解決方案在于，從二極管D停止導(dǎo)通的時(shí)間點(diǎn)開始延長(zhǎng)斷開時(shí)間τ_。這意味著，例如，(即使將Ttw限制在僅僅2-2. 5 μ S的時(shí)間范圍上)整個(gè)的用于調(diào)節(jié)的時(shí)間范圍可大得多。在圖3中所有時(shí)間參考FET斷開(即不導(dǎo)通)的時(shí)間點(diǎn)Τ。。在通過Ttl和Tmte限制的時(shí)間段之內(nèi)，不可再次接通FET，即不可導(dǎo)通。由此，應(yīng)避免，通過干擾再次接通FET，該干擾可通過FET的斷開引起。因此，Tmte可稱為干擾抑制時(shí)間，并且必須如此長(zhǎng)地進(jìn)行選擇，即避免誤觸發(fā)，并且必須足夠短地選擇Tmte，以使得可檢測(cè)可靠的觸發(fā)信號(hào)，尤其地當(dāng)其接近 ZCD交叉點(diǎn)時(shí)，在該點(diǎn)處，放電電流接近零線或與零線相交。如果可靠的觸發(fā)信號(hào)在由Tmte 限制的時(shí)間范圍之內(nèi)，則直至?xí)r間點(diǎn)Τ__ΜΧ不應(yīng)再次接通FET。對(duì)于以下還將解釋的模擬， 設(shè)定值0. 5yS用于ΤωτΕ。如果在TQFF_MIN結(jié)束之前檢測(cè)到結(jié)果Z⑶1 (情況1)，則不應(yīng)立即再次接通FET。取而代之，調(diào)節(jié)電路應(yīng)等待直至Τ__ΜΙΝ并且然后才再次接通FET。如果在達(dá)到TQFF_MIN之前未檢測(cè)到Z⑶結(jié)果(情況2)，則不應(yīng)再次接通FET。電路應(yīng)繼續(xù)工作直至Z⑶結(jié)果檢測(cè)到Z⑶2的時(shí)間點(diǎn)。然后，應(yīng)立即再次接通FET。此外，如果在Twmin之后也未檢測(cè)到Z⑶結(jié)果，則應(yīng)在時(shí)間點(diǎn)Τ__ΜΧ再次接通 FET(情況3)。由此保證，PFC不中斷工作。在尚待解釋的模擬中值150口3用于1^ 。通過模擬器得出在圖4中示出的用于不同負(fù)載情況的輸入電流Iin的時(shí)間上的曲線，對(duì)于該模擬器，在此出于簡(jiǎn)化的原因僅僅應(yīng)注意以下幾點(diǎn)。模擬器與在圖1中的電阻器 R2和R3之間的監(jiān)測(cè)點(diǎn)相連接并且包括Z⑶檢測(cè)器和過流檢測(cè)器。這兩個(gè)檢測(cè)器評(píng)估在監(jiān)測(cè)點(diǎn)處出現(xiàn)的電壓￥_。此外，模擬器與兩個(gè)控制輸入端相連接。在一個(gè)控制輸入端處可設(shè)置Tm并且在另一個(gè)控制輸入端處可設(shè)置Τ__ΜΙΝ。Tm在受限的范圍上變化，以保證可有效地采樣VBUS。當(dāng)負(fù)載很低時(shí)，提高Twmin的變化范圍在1-150 μ S之間。在圖4中的三個(gè)模擬結(jié)果顯示出在約20 1的變化范圍上的三個(gè)不同的負(fù)載情況下的輸入電流ΙΙΝ?？闯?，在整個(gè)范圍上的調(diào)節(jié)是有效的，因?yàn)樗腥齻€(gè)示出的輸入電流 Iin復(fù)制了正弦形狀。在低負(fù)載條件下不必?cái)嚅_PFC運(yùn)行的情況下，這是可能的。利用在其中僅僅改變作為調(diào)整值的Ton的系統(tǒng)幾乎無法實(shí)現(xiàn)這種結(jié)果。然而，在以上描述的調(diào)節(jié)系統(tǒng)中存在的風(fēng)險(xiǎn)為，當(dāng)提高Τ__ΜΙΝ時(shí)，在電流L的波形中出現(xiàn)干擾。如以下顯示的那樣，不一定為這種情況。在圖5中示出時(shí)間點(diǎn)Tactive，其限定時(shí)間階段的終點(diǎn)，在該時(shí)間階段中二極管D為導(dǎo)通的。此外，在圖5中給出時(shí)間點(diǎn)K ·ΤΑσινΕ，其中K > 1，該時(shí)間點(diǎn)限定包括更短的時(shí)間階段的終點(diǎn)，在該更短的時(shí)間階段中電流既不流過二極管D也不流過FET。在通過K · Tactive限定的時(shí)間階段期間，電流込的平均值Iav為Iav = 1麗/2 · K其中，Ipeak為電流Il的峰值電流。通過在輸入交流電壓的90度相位范圍上將K保持為恒定的因數(shù)，可減小電流的平均值Iav，而不在電流的波形中出現(xiàn)任何干擾。現(xiàn)在，Τ__ΜΙΝ可變并且如下計(jì)算T0FF_MIN 一 K Tactave_T0N由于可測(cè)量Tactive并且Ton已知，可簡(jiǎn)單地計(jì)算Τ__ΜΙΝ。可以在當(dāng)前時(shí)序控制之內(nèi)進(jìn)行計(jì)算，其中，通過ZCD結(jié)果結(jié)束計(jì)算過程并且在幾個(gè)之后的時(shí)序控制之內(nèi)將該結(jié)果引入調(diào)節(jié)過程中。此外備選地，在當(dāng)前時(shí)序控制期間，在以前的時(shí)序控制之內(nèi)進(jìn)行的測(cè)量可用于計(jì)算，當(dāng)由此更多的時(shí)間可供使用時(shí)?？偟?，可根據(jù)以下公式計(jì)算輸入交變電流Iin Iin = (Vin/2 · L) · (T。N/K)理想地，僅僅通過一個(gè)變量進(jìn)行調(diào)節(jié)。以下等式顯示出，Tw和K如何可通過新引入的唯一的變量)(FB相結(jié)合首先，前提是0 < / = Xfb < / = 1Tmin </ = Ton </ = Tmax1 < / = K < / = Kmax之后Ton = Tmax · Xfb并且對(duì)于(TMIN/TMX)< / = Xfb < / = 1, K = 1之后，此外Ton = Tmin并且對(duì)于)(FB< (TMIN/TMX)，K = (Τ腿/TMAX) · (IAFB)圖6示出用于PFC調(diào)節(jié)器的輸入電流Iin取決于時(shí)間t的模擬波形，其中，Tw的調(diào)節(jié)范圍為2-5 μ S，并且Kmax限制在值15上。)(FB減小到零不導(dǎo)致功率減小到零，因?yàn)閷?duì)于K 和TQFF-MX的限制是有效的。當(dāng)K限制到15上并且TQFF_MX限制到150 μ S上時(shí)，30 1的總范圍是可能的。以上應(yīng)指出的是，獲得輸出直流電壓Vbus的可靠的測(cè)量值有多重要。由于在調(diào)節(jié)回路中測(cè)得的值用作實(shí)際值，更好的是，當(dāng)在測(cè)量值方面在其可靠性上存疑時(shí)放棄測(cè)量值并且不嘗試再調(diào)整xFB。下面描述的方法為多個(gè)可在此應(yīng)用的方法之一?？蛇x方案在于，根據(jù)圖7在PFC-ASIC中應(yīng)用兩個(gè)串聯(lián)的采樣&保持電路S/H 1和 S/H 2。輸送到S/H 1的且從T1持續(xù)到T2的探測(cè)脈沖信號(hào)S 1促使S/H 1，為了獲取在下述時(shí)間點(diǎn)的Vbus的目的而采樣電壓V_，即在該時(shí)間點(diǎn)Vmon實(shí)際上也表示輸出直流電壓Vbus 時(shí)間點(diǎn)。在模擬中，對(duì)于Tl應(yīng)用IyS的時(shí)間，并且對(duì)于T2應(yīng)用1.5yS的時(shí)間。如果在時(shí)間點(diǎn)Τ_-ΜΙΝ之前出現(xiàn)ZCD信號(hào)，則不將測(cè)量結(jié)果視為可靠的。如果在時(shí)間點(diǎn)ΤωτΕ(未繪出) 之前出現(xiàn)Z⑶信號(hào)，則不必考慮該信號(hào)。在這種情況中，可將用于FET的切斷時(shí)間TOFF延長(zhǎng)到TQFF_mx(同樣未繪出)，前提是，噪聲或其它干擾信號(hào)(例如鈴聲(Klingeln))在FET的漏極電極處未產(chǎn)生錯(cuò)誤ZCD觸發(fā)信號(hào)。通過鈴聲在FET的漏極處引起的干擾信號(hào)如多個(gè)錯(cuò)誤ZCD觸發(fā)信號(hào)那樣作用。只要在Τ__ΜΙΝ之前產(chǎn)生錯(cuò)誤觸發(fā)信號(hào)，在采樣時(shí)不出現(xiàn)反效應(yīng) (Umkehreffekt)。對(duì)于鈴聲可能的是，產(chǎn)生錯(cuò)誤Z⑶觸發(fā)信號(hào)直至Τ__ΜΙΝ。相反地，通過通常的噪聲總是可產(chǎn)生錯(cuò)誤Z⑶觸發(fā)信號(hào)。當(dāng)直到Τ__ΜΙΝ未檢測(cè)到Z⑶信號(hào)，但是在Τ__ΜΙΝ 之后出現(xiàn)ZCD信號(hào)，則通過采樣從S/H 2到S/H 1中的輸出信號(hào)，使采樣脈沖信號(hào)S2有效。為了釋放S2，另一信號(hào)VBU E起作用，其顯示出，已經(jīng)滿足成功采樣的條件。調(diào)節(jié)回路不開始工作，直至設(shè)定該信號(hào)，并且Xfb應(yīng)設(shè)為零。當(dāng)在6-8 μ S之內(nèi)未進(jìn)行可靠地測(cè)量Vbus時(shí)，應(yīng)重
直 ^BUS-ENABLE °如之前描述的利用相似的方法的采樣導(dǎo)致在圖8中示出的波形。在這種情況中， 功率為最大功率的10%。在開始操作之后約3mS時(shí)采樣的電壓Vbus是不可靠的。在該時(shí)間點(diǎn)之后，該信號(hào)表示Vbus的當(dāng)前值或者表示Vbus的之前值。在約-S之后，當(dāng)輸入交流電壓 Vin在臨界電平之下時(shí)，調(diào)節(jié)電路采用最后得到的測(cè)量值。無疑這不是沒有風(fēng)險(xiǎn)的。因此，更好的是，在一定的時(shí)間階段上使采樣值平均化(mitteln)，將平均值視為可靠的并且因此在調(diào)節(jié)系統(tǒng)中使用該平均值。由此，可防止，漏過一些不可靠的采樣值并且無意地使用在調(diào)節(jié)系統(tǒng)中。圖9示出，如何可在應(yīng)用以上解釋的認(rèn)識(shí)的原則中構(gòu)建PFC-ASIC。電壓V_在唯一的監(jiān)測(cè)管腳PIN 1處。該Vbus表示在充電階段期間流過FET的電流IFET。該電流被輸送到過流比較器(過電流比較器)的輸入端處。由FET控制器將電流門限值信號(hào)輸送到另一輸入端處。比較器比較所述信號(hào)，并且當(dāng)超過電流門限值時(shí)，將用于FET的切斷信號(hào)給出到 FET驅(qū)動(dòng)器(FET驅(qū)動(dòng)器)處。此外，在放電階段期間借助于兩個(gè)串聯(lián)的采樣&保持電路S/H 1和S/H 2評(píng)估 V_，采樣&保持電路S/H 1和S/H 2從FET控制器處獲得其采樣脈沖。已經(jīng)結(jié)合圖7描述了工作原理。S/H 2的輸出產(chǎn)物為采樣的輸出直流電壓VBUS。其被輸送到FET控制器，F(xiàn)ET 控制器將輸出直流電壓Vbus作為用于調(diào)節(jié)輸出直流電壓的實(shí)際值存儲(chǔ)，以使得其在充電階段期間也可供使用。最終，還借助于Z⑶檢測(cè)器(零交叉檢測(cè)器)評(píng)估V_，Z⑶檢測(cè)器對(duì)在放電階段結(jié)束時(shí)出現(xiàn)的負(fù)的電壓彎折做出反應(yīng)，并且產(chǎn)生ZCD信號(hào)，其同樣被輸送到FET控制器處。FET控制器處理輸送到其處的信號(hào)并且從中產(chǎn)生(除了用于S/H 1和S/H 2的探測(cè)脈沖以及除了用于過流比較器的電流門限值)用于FET的接通信號(hào)On，F(xiàn)ET控制器將該信號(hào)On輸送到FET驅(qū)動(dòng)器處。FET驅(qū)動(dòng)器自身將接通信號(hào)On和斷開信號(hào)Off傳遞到控制管腳PIN 2處，由此接通斷開FET。 基于可供其使用的信息，F(xiàn)ET控制器計(jì)算，在放電階段結(jié)束時(shí)如有可能何時(shí)必須以延遲的方式再次接通FET，并且何時(shí)必須斷開FET以用于結(jié)束充電階段。相應(yīng)地，F(xiàn)ET控制器產(chǎn)生接通信號(hào)On和斷開信號(hào)Off，F(xiàn)ET控制器將其輸送到FET驅(qū)動(dòng)器處，之后，F(xiàn)ET驅(qū)動(dòng)器自身通過PIN 2接通或斷開FET。如其以上結(jié)合在圖3和5中解釋的那樣計(jì)算Ttw的可能的延遲。 FET控制器從Vbus的監(jiān)測(cè)中獲得關(guān)于可能的低負(fù)載情況的信息。FET控制器通過評(píng)估在充電過程期間在兩個(gè)S/H電路上的Ifet獲得關(guān)于輸入交流電壓Vin的信息。
9
權(quán)利要求
1.一種用于交流電壓/直流電壓轉(zhuǎn)換器所用的功率因數(shù)修正的方法，在所述方法中，直流電壓或整流過的輸入交流電壓(Vin)為電感器(L)供電，在所述方法中，借助于時(shí)序控制的開關(guān)(FET)通過接通和斷開所述開關(guān)反復(fù)地使所述電感器(L)充電和放電，在所述方法中，所述電感器(L)的放電電流通過二極管(D)輸送到所述轉(zhuǎn)換器的輸出端處，在所述方法中，在放電階段期間獲取與輸出直流電壓Vbus對(duì)應(yīng)的電壓V_，在所述方法中，確定時(shí)間上的區(qū)域，對(duì)于所述時(shí)間上的區(qū)域在放電階段結(jié)束時(shí)放電電流接觸零線或與零線相交(ZCD結(jié)果)，在所述方法中，在評(píng)估所獲得的信息(Vbus和ZCD)的情況下，產(chǎn)生用于所述開關(guān)(FET) 的時(shí)序控制的接通和斷開信號(hào)，并且在所述方法中，不早于在一定的最小斷開時(shí)間(Τ__ΜΙΝ)結(jié)束之后進(jìn)行所述開關(guān) (FET)的再次接通。
2.根據(jù)權(quán)利要求1所述的方法，在所述方法中，不晚于在一定的最大斷開時(shí)間(T^max) 結(jié)束之后進(jìn)行所述開關(guān)(FET)的再次接通。
3.根據(jù)權(quán)利要求1或2所述的方法，在所述方法中，在確定用于所述開關(guān)(FET)的再次接通時(shí)間時(shí)，忽略直至一定的干擾抑制時(shí)間(Tmte)結(jié)束時(shí)出現(xiàn)的ZCD信號(hào)和其它可比較的信號(hào)，并且在所述方法中，所述干擾抑制時(shí)間(Tmte)在所述最小斷開時(shí)間(Twmin)之前結(jié)束。
4.根據(jù)權(quán)利要求3所述的方法，在所述方法中，在所述干擾抑制時(shí)間(Tmte)結(jié)束之后、 但是在所述最小斷開時(shí)間(Τ__ΜΙΝ)結(jié)束之前檢測(cè)到的ZCD信號(hào)(ZCDl)引起所述開關(guān)(FET) 在所述最小斷開時(shí)間(Τ__ΜΙΝ)結(jié)束時(shí)再次接通。
5.根據(jù)權(quán)利要求2所述的方法，在所述方法中，在所述最小斷開時(shí)間(Τ__ΜΙΝ)結(jié)束之后、但是在所述最大斷開時(shí)間(Τ χ)結(jié)束之前檢測(cè)到的ZCD信號(hào)(ZCD2)引起所述開關(guān) (FET)立即再次接通。
6.根據(jù)權(quán)利要求2所述的方法，在所述方法中，(當(dāng)直至所述最大斷開時(shí)間(T^max)結(jié)束未檢測(cè)到ZCD信號(hào))在所述最大斷開時(shí)間(Τ__ΜΧ)結(jié)束時(shí)進(jìn)行所述開關(guān)(FET)的再次接ο
7.一種用于交流電壓/直流電壓轉(zhuǎn)換器的功率因數(shù)修正電路，包括(a)電感器(L)，由直流電壓或整流過的輸入交流電壓(Vin)為所述電感器(L)供電，(b)時(shí)序控制的開關(guān)(FET)，借助于其通過接通和斷開所述開關(guān)(FET)反復(fù)地使所述電感器(L)充電和放電，(c)二極管(D)，通過其將所述電感器(L)的放電電流輸送到所述轉(zhuǎn)換器的輸出端處，(d)用于在放電階段期間采樣相應(yīng)于輸出直流電壓Vbus的電壓乂_的器件(S/H1，S/H2)，(e)用于確定時(shí)間上的區(qū)域的器件(零交叉檢測(cè)器)，對(duì)于所述時(shí)間上的區(qū)域在放電階段結(jié)束時(shí)放電電流接觸零線或與零線相交(ZCD結(jié)果)，(f)用于評(píng)估所獲得的信息(Vbus和ZCD)以及用于產(chǎn)生用于所述開關(guān)(FET)的時(shí)序控制的接通和斷開信號(hào)的器件(FET控制器)，(g)以及時(shí)鐘電路器件(在FET控制器中)，其儲(chǔ)存用于所述開關(guān)( Τ)的再次接通所用的一定的最小斷開時(shí)間(Τ__ΜΙΝ)的值并且預(yù)定所述值以用于產(chǎn)生時(shí)序控制信號(hào)(On)。
8.根據(jù)權(quán)利要求7所述的功率因數(shù)修正電路，其中，所述時(shí)鐘電路器件附加地存儲(chǔ)用于所述開關(guān)(FET)的再次接通所用的一定的最大斷開時(shí)間(T^max)的值并且預(yù)定干擾抑制時(shí)間(Tmte)以用于產(chǎn)生時(shí)序控制信號(hào)(On)。
9.根據(jù)權(quán)利要求7或8所述的功率因數(shù)修正電路，其中，由兩個(gè)串聯(lián)的采樣&保持電路 (S/H 1，S/H 2)形成用于采樣所述相應(yīng)于輸出直流電壓Vbus的電壓乂_以及用于存儲(chǔ)采樣值的器件。
10.根據(jù)權(quán)利要求7至9中任一項(xiàng)所述的功率因數(shù)修正電路，此外，其包括過流比較器(過流比較器)，將電壓(V_)輸送到所述過流比較器的一個(gè)輸入端，在充電階段期間，所述電壓(v_)表示流過所述開關(guān)(FET)的電流(IFET)，將電壓(電流門限(Current Threshold))輸送到所述過流比較器的另一輸入端，所述電壓(電流門限)表示用于流過所述開關(guān)(FET)的電流(Ifet)的上門限值，并且當(dāng)流過所述開關(guān)(FET)的電流(Ifet)達(dá)到所述門限值時(shí)，所述過流比較器產(chǎn)生用于所述開關(guān)(FET)的斷開信號(hào)(Off)。
11.根據(jù)權(quán)利要求7至10中任一項(xiàng)所述的功率因數(shù)修正電路，其中，在所述二極管(D) 之前，由兩個(gè)電阻器(R2，R;3)組成的串聯(lián)電路與所述開關(guān)(FET)并聯(lián)，所述兩個(gè)電阻器形成分壓器，在所述功率因數(shù)修正電路中，所述串聯(lián)電路與分流電阻器(R3)串聯(lián)，在所述充電階段期間，流過所述開關(guān)(FET)的電流(Ifet)被引導(dǎo)通過所述分流電阻器(R3)，并且在所述功率因數(shù)修正電路中，兩個(gè)形成所述串聯(lián)電路的電阻器(R2，R3)的連接點(diǎn)形成用于監(jiān)測(cè)電路參數(shù)的共同連接點(diǎn)，其與控制單元(PFC)相連接。
12.根據(jù)權(quán)利要求11所述的功率因數(shù)修正電路，其中，所述控制單元(PFC)實(shí)施成帶有僅一個(gè)共同監(jiān)測(cè)管腳(PIN 1)和僅一個(gè)控制管腳(PIN 2)的ASIC。
13.一種PFC-ASIC，其包括根據(jù)權(quán)利要求7至12中任一項(xiàng)所述的功率因數(shù)修正電路的以下功能模塊(a)FET控制器，其處理輸送到其處的信號(hào)以用于產(chǎn)生用于所述開關(guān)(FET)的接通和斷開信號(hào)(On，Off)并且將其輸送到所述控制管腳(PIN 2)，(b)由兩個(gè)采樣&保持電路(S/H1,S/H 2)組成的串聯(lián)電路，其中，第一個(gè)(S/H 1)的輸入端與所述監(jiān)測(cè)管腳(PIN 1)相連接，并且其中，第二個(gè)(S/H 2)的輸出端與所述FET控制器相連接，(c)ZCD檢測(cè)器(零交叉檢測(cè)器)，其輸入端同樣與所述監(jiān)測(cè)管腳(PIN 1)相連接，并且其輸出端同樣與所述FET控制器相連接，(d)以及過流比較器(過流比較器)，其一個(gè)輸入端同樣與所述監(jiān)測(cè)管腳(PIN1)相連接，其另一輸入端與所述FET控制器相連接目的是接收針對(duì)流過所述開關(guān)(FET)的電流 (Ifet)的門限值，并且當(dāng)流過所述開關(guān)的電流達(dá)到所述門限值時(shí)，在其輸出端處產(chǎn)生用于所述開關(guān)(FET)的斷開信號(hào)(Off)。
14.一種用于照明器件的運(yùn)行設(shè)備，其具有根據(jù)權(quán)利要求7至12中任一項(xiàng)所述的功率因數(shù)修正電路和/或根據(jù)權(quán)利要求13所述的PFC-ASIC。
15.一種光源，其具有根據(jù)權(quán)利要求14所述的運(yùn)行設(shè)備以及一個(gè)或多個(gè)聯(lián)接的照明器件，例如氣體放電式燈、LED或0LED。
全文摘要
本發(fā)明涉及一種用于在交流電壓/直流電壓轉(zhuǎn)換器中的功率因數(shù)修正的方法和電路。電路具有電感器(L)，由整流過的輸入交流電壓(VIN)為該電感器(L)供電；此外，開關(guān)(FET)，借助于其可通過接通和斷開該開關(guān)(FET)使電感器(L)充電和放電；并且此外，二極管(D)，借助于其將電感器(L)的放電電流輸送到電路的輸出端處。在放電階段期間對(duì)相應(yīng)于輸出直流電壓VBUS的電壓Vmon采樣，并且存儲(chǔ)采樣值。此外確定，在放電階段結(jié)束時(shí)放電電流何時(shí)接觸零線或與零線相交(ZCD結(jié)果)。在評(píng)估所獲得的信息(VBUS和ZCD)的情況下，產(chǎn)生用于開關(guān)(FET)的時(shí)序控制的接通和斷開信號(hào)(On，Off)。在此，應(yīng)不早于在一定的最小斷開時(shí)間(TOFF-MIN)結(jié)束之后進(jìn)行開關(guān)(FET)的再次接通。
文檔編號(hào)H02M3/156GK102484422SQ201080032900
公開日2012年5月30日 申請(qǐng)日期2010年7月7日 優(yōu)先權(quán)日2009年7月23日
發(fā)明者杰米·凱利 申請(qǐng)人:特里多尼克有限兩合公司