專利名稱：一種步進(jìn)電機(jī)的驅(qū)動控制裝置的制作方法
技術(shù)領(lǐng)域：
本實(shí)用新型涉及工控領(lǐng)域，具體涉及一種步進(jìn)電機(jī)的驅(qū)動控制裝置。
背景技術(shù)：
步進(jìn)電機(jī)的轉(zhuǎn)速取決于脈沖頻率、轉(zhuǎn)子齒數(shù)和拍數(shù)。其角速度與脈沖頻率成正比， 而且在時間上與脈沖同步。因而在轉(zhuǎn)子齒數(shù)和運(yùn)行拍數(shù)一定的情況下，只要控制脈沖頻率 即可獲得所需速度。由于步進(jìn)電機(jī)是借助它的同步轉(zhuǎn)矩而啟動的，為了不發(fā)生失步，啟動頻 率是不高的。為了充分發(fā)揮電機(jī)的快速性能，通常使電機(jī)在低于啟動頻率下啟動，然后逐步 增加脈沖頻率直到所希望的速度，所選擇的變化速率要保證電機(jī)不發(fā)生失步，并盡量縮短 啟動加速時間。為了保證電機(jī)的定位精度，在停止以前必須使電機(jī)從最高速度逐步減小脈 沖率降到能夠停止的速度(等于或稍大于啟動速度)。因此，步進(jìn)電機(jī)拖動負(fù)載高速移動 一定距離并精確定位時，一般來說都應(yīng)包括“啟動-加速-高速運(yùn)行(勻速)-減速-停止” 五個階段，速度特性通常為梯形，如果移動的距離很短則為三角形速度特性，如圖1所示。為實(shí)現(xiàn)這種加減速曲線，需要有大量的運(yùn)算，如果采用動態(tài)算法更需要有高性能 的運(yùn)算處理芯片和高速數(shù)據(jù)接口如PCI (外設(shè)組件互連標(biāo)準(zhǔn))接口，在這種控制場合中就對 上位機(jī)有較高要求如工控主板，會增加系統(tǒng)價(jià)格和系統(tǒng)的復(fù)雜程度。
實(shí)用新型內(nèi)容本實(shí)用新型要解決的技術(shù)問題是提供一種步進(jìn)電機(jī)的驅(qū)動控制裝置，對上位機(jī)要 求較低，能夠降低成本和實(shí)現(xiàn)復(fù)雜度。為了解決上述問題，本實(shí)用新型提供了一種步進(jìn)電機(jī)的驅(qū)動控制裝置，包括用于接收上位機(jī)發(fā)送的電機(jī)控制命令及配置數(shù)據(jù)，當(dāng)所述電機(jī)控制命令指示驅(qū)動 電機(jī)時，根據(jù)所述配置數(shù)據(jù)輸出步進(jìn)電機(jī)脈沖信號的CPU板，與所述上位機(jī)相連；用于根據(jù)所述步進(jìn)電機(jī)脈沖信號輸出驅(qū)動信號給外部的步進(jìn)電機(jī)驅(qū)動器的接口 板，與所述CPU板和步進(jìn)電機(jī)相連。優(yōu)選地，所述CPU板具體包括現(xiàn)場可編程門陣列FPGA ；RS232芯片，與所述上位機(jī)相連；單片機(jī)，用于通過所述RS232芯片和所述上位機(jī)進(jìn)行通信、根據(jù)所述電機(jī)控制信 號控制所述FPGA ；所述FPGA用于根據(jù)所述單片機(jī)的控制輸出步進(jìn)電機(jī)脈沖信號。優(yōu)選地，所述FPGA具體包括一個或多個寄存器組；各寄存器組包括用于保存所述配置參數(shù)的電機(jī)配置寄存器；用于指示電機(jī)的起停方式的電機(jī)控制寄存器，包括表示“脈沖方式”的值和表示“定位方式”的值；電機(jī)控制單元，與接口板相連，用于分別根據(jù)各組寄存器的值輸出一路或多路步 進(jìn)電機(jī)脈沖信號；IO控制單元，與接口板相連，用于接收輸入的開關(guān)量。優(yōu)選地，所述電機(jī)配置寄存器包括用于保存所述配置數(shù)據(jù)中的若干個頻率等級各 對應(yīng)的運(yùn)行頻率和要運(yùn)行的脈沖個數(shù)的第一配置寄存器；所述電機(jī)控制單元具體包括用于保存當(dāng)前頻率等級的第一狀態(tài)寄存器；第二狀態(tài)寄存器，包括表示停止步進(jìn)電機(jī)的值和表示啟動步進(jìn)電機(jī)的值；用于對輸出的步進(jìn)電機(jī)脈沖信號個數(shù)計(jì)數(shù)的第一計(jì)數(shù)器；用于當(dāng)所述第一計(jì)數(shù)器的計(jì)數(shù)值等于當(dāng)前頻率等級對應(yīng)的要運(yùn)行脈沖個數(shù)時，復(fù) 位所述第一計(jì)數(shù)器，發(fā)送指示更改當(dāng)前頻率等級的信號的第一比較器；用于當(dāng)收到所述更改當(dāng)前頻率等級的信號時，讀取所述第二狀態(tài)寄存器的值，如 果為表示啟動步進(jìn)電機(jī)的值，則遞增所述第一狀態(tài)寄存器中的當(dāng)前頻率等級，如果為表示 停止步進(jìn)電機(jī)的值，則遞減所述第一狀態(tài)寄存器中的當(dāng)前頻率等級的讀取電路；用于根據(jù)當(dāng)前頻率等級對應(yīng)的運(yùn)行頻率輸出步進(jìn)電機(jī)脈沖信號的脈沖產(chǎn)生電路。優(yōu)選地，所述電機(jī)配置寄存器還包括用于保存所述配置數(shù)據(jù)中的電機(jī)運(yùn)行頻率的 第二配置寄存器；所述電機(jī)控制單元還包括用于當(dāng)所述當(dāng)前運(yùn)行頻率等于所述第二配置寄存器保 存的電機(jī)運(yùn)行頻率時將所述第二狀態(tài)寄存器的值置為表示停止步進(jìn)電機(jī)的值的第二比較ο優(yōu)選地，所述電機(jī)配置寄存器還包括用于保存最大脈沖數(shù)的第三配置寄存器；所述電機(jī)控制單元還包括用于對輸出的步進(jìn)電機(jī)脈沖信號計(jì)數(shù)的第二計(jì)數(shù)器；用于當(dāng)該第二計(jì)數(shù)器的計(jì)數(shù)值等于所述最大脈沖數(shù)時將所述第二狀態(tài)寄存器的 值置為表示停止步進(jìn)電機(jī)的值，復(fù)位所述第二計(jì)數(shù)器的第三比較器。優(yōu)選地，所述電機(jī)控制單元還包括用于讀取所述電機(jī)控制寄存器的值，當(dāng)為表示“定位方式”的值時使能所述第二比 較器，當(dāng)為表示“脈沖方式”的值時使能所述第三比較器的選擇器。優(yōu)選地，所述電機(jī)配置寄存器還包括用于保存保護(hù)IO地址的第四配置寄存器；所述電機(jī)控制單元還包括用于判斷所述IO控制單元接收的開關(guān)量中，所述保護(hù) IO地址對應(yīng)的值是否為表示“有效”的值，如果是則將所述第二狀態(tài)寄存器的值置為表示停 止步進(jìn)電機(jī)的值的判斷器。優(yōu)選地，所述電機(jī)配置寄存器還包括用于保存所述配置數(shù)據(jù)中的電機(jī)起停頻率的 第五配置寄存器；所述讀取電路將所述第一狀態(tài)寄存器初始的當(dāng)前頻率等級置為對應(yīng)的運(yùn)行頻率 等于所述電機(jī)起停頻率的頻率等級。優(yōu)選地，所述電機(jī)控制單元還包括用于當(dāng)所述第二狀態(tài)寄存器的值為表示停止步進(jìn)電機(jī)的值，并且所述第一狀態(tài)寄存器中的當(dāng)前頻率等級對應(yīng)的運(yùn)行頻率等于所述電機(jī)起停頻率時，停止所述脈沖產(chǎn)生電 路、讀取電路工作的第四比較器。本實(shí)用新型的技術(shù)方案適用于步進(jìn)電機(jī)控制及IO控制系統(tǒng)中，利用靜態(tài)步進(jìn)電 機(jī)加減速曲線實(shí)現(xiàn)步進(jìn)電機(jī)加減運(yùn)動控制，能夠以低成本實(shí)現(xiàn)對步進(jìn)電機(jī)的驅(qū)動控制；其 優(yōu)化方案同時可控制4路步進(jìn)電機(jī)；本實(shí)用新型的另一優(yōu)化方案自定義了基于RS232的通 訊協(xié)議，上位機(jī)只需要支持RS232 (如單片機(jī))即可實(shí)現(xiàn)對步進(jìn)電機(jī)的驅(qū)動控制。
圖1為現(xiàn)有技術(shù)中步進(jìn)電機(jī)的加減速曲線圖；圖2為實(shí)施例一的步進(jìn)電機(jī)的驅(qū)動控制裝置的示意框圖；圖3為實(shí)施例一中步進(jìn)電機(jī)加減速曲線；圖4為實(shí)施例一中CPU板的示意框圖；圖5為實(shí)施例一中CPU板的地址映射示意圖；圖6為實(shí)施例一中電機(jī)配置寄存器MotorConf示意圖；圖7為實(shí)施例一中的電機(jī)控制單元的邏輯示意圖。
具體實(shí)施方式
下面將結(jié)合附圖及實(shí)施例對本實(shí)用新型的技術(shù)方案進(jìn)行更詳細(xì)的說明。實(shí)施例一，一種步進(jìn)電機(jī)的驅(qū)動控制裝置，如圖2所示，包括用于接收上位機(jī)發(fā)送的電機(jī)控制命令及配置數(shù)據(jù)，當(dāng)所述電機(jī)控制命令指示驅(qū)動 電機(jī)時，根據(jù)所述配置數(shù)據(jù)輸出步進(jìn)電機(jī)脈沖信號的CPU板，與所述上位機(jī)相連；用于根據(jù)所述步進(jìn)電機(jī)脈沖信號輸出驅(qū)動信號給外部的步進(jìn)電機(jī)驅(qū)動器的接口 板，與所述CPU板和步進(jìn)電機(jī)驅(qū)動器相連；該接口板中搭建有針對具體應(yīng)用的外圍開關(guān)量、 IO通道及電機(jī)驅(qū)動電路，完成對步進(jìn)電機(jī)的驅(qū)動控制。所述上位機(jī)還可以進(jìn)一步用于生成IO操作命令；所述CPU板還可以進(jìn)一步用于接收所述上位機(jī)生成的IO操作命令，并根據(jù)該IO 操作命令與所述接口板進(jìn)行IO控制信號的交互，包括進(jìn)行所述接口板中IO通道輸入上傳 和輸出控制，以及讀寫配置數(shù)據(jù)等；所述IO操作命令包括10復(fù)用使能、中斷使能。所述接口板還用于在所述CPU板的控制下進(jìn)行開關(guān)量的控制，包括輸出開關(guān)量和 輸入開關(guān)量。本實(shí)施例中，所述CPU板和接口板可以但不限于通過20針板間連接器連接，實(shí)現(xiàn) 外圍IO及電機(jī)驅(qū)動控制。本實(shí)施例中，所述CPU板可以但不限于通過RS232接口和所述上位機(jī)相連。本實(shí)施例中，所述上位機(jī)預(yù)先設(shè)定若干個(可以但不限于16個)頻率等級 (0-15)，當(dāng)步進(jìn)電機(jī)需要啟動時，使其頻率按從頻率等級0開始逐級上升最終到達(dá)給定的 所述電機(jī)運(yùn)行頻率，在該電機(jī)運(yùn)行頻率上運(yùn)行；當(dāng)步進(jìn)電機(jī)需要停止時，使其頻率從所述電 機(jī)運(yùn)行頻率逐級下降直到最終停止。這時需要指出的是所述電機(jī)運(yùn)行頻率必須小于或等于 最高頻率等級(1 的頻率(該頻率為電機(jī)極限頻率)，如圖3所示。本實(shí)施例中，所述上位機(jī)和CPU板之間采用主/從式點(diǎn)對點(diǎn)通信協(xié)議，所述上位機(jī)為主機(jī)，所述CPU板為從機(jī)，當(dāng)一方發(fā)出通信請求后，另一方應(yīng)答請求。每次通信過程請求、 應(yīng)答成對出現(xiàn)。[0061 ] 本實(shí)施例中，所述CPU板如圖4所示，具體可以包括FPGA (現(xiàn)場可編程門陣列)；RS232芯片，與所述上位機(jī)相連；單片機(jī)，可以但不限于為8位MCU，用于通過所述RS232芯片和所述上位機(jī)進(jìn)行 通信、根據(jù)所述電機(jī)控制信號對FPGA控制，按地址訪問所述FPGA內(nèi)部功能模塊、對外擴(kuò) 32K*8SRAM(Static random access memory，靜態(tài)隨機(jī)存儲器)和 EEI3ROM(Electrically Erasable Programmable Read-Only Memory，電可擦可編程只讀存儲器)的讀寫控制。所述FPGA用于進(jìn)行數(shù)據(jù)地址復(fù)用總線地址鎖存、SRAM的片選信號、步進(jìn)電機(jī)升降 速控制，并根據(jù)所述單片機(jī)的控制，輸出步進(jìn)電機(jī)脈沖信號及IO控制信號。還可以包括一電源，用于輸出直流5V電壓，實(shí)現(xiàn)5V到3. 3V、1. 5V電源為所述MCU、 FPGA、RS232 芯片、SRAM 等供電。本實(shí)施例中，所述單片機(jī)可以但不限于采用SST89E58單片機(jī)，所述FPGA可以但不 限于采用 EP1C3T144C8N。本實(shí)施例中，所述FPGA具體可以包括如下功能單元地址鎖存單元，用于實(shí)現(xiàn)所述單片機(jī)數(shù)據(jù)地址復(fù)用總線鎖存功能。片選邏輯單元，用于選擇各功能單元。電機(jī)控制單元，與接口板相連，用于輸出若干路所述步進(jìn)電機(jī)脈沖信號，可以但不 限于4路，以進(jìn)行4路步進(jìn)控制及各自對應(yīng)的脈沖發(fā)生器的控制。IO控制單元，與接口板相連，用于輸出所述IO控制信號，接收輸入的開關(guān)量，以進(jìn) 行6路入16路出IO通道輸入檢測和輸出控制。各功能單元的寄存器地址映射如圖5所示。本實(shí)施例中，所述FPGA還包括一個或多個寄存器組，每組分別對應(yīng)于一個步進(jìn)電 機(jī)，所述FPGA中的電機(jī)控制單元分別根據(jù)各組寄存器的值輸出一路或多路步進(jìn)電機(jī)脈沖 信號，所述接口板分別根據(jù)各路步進(jìn)電機(jī)脈沖信號輸出驅(qū)動信號給不同的步進(jìn)電機(jī)，從而 對不同的步進(jìn)電機(jī)進(jìn)行控制。本實(shí)施例中，各寄存器組可以分別包括電機(jī)配置寄存器MotorConf，用于保存所述配置參數(shù)，比如可以包括運(yùn)行脈沖 數(shù)、電機(jī)運(yùn)行頻率、電機(jī)加速因子、最大脈沖數(shù)、定位IO地址、保護(hù)IO地址等，如圖6所示。電機(jī)控制寄存器MotorCtrl，用于指示電機(jī)的起停方式，包括表示“脈沖方式”的值 和表示“定位方式”的值；采用哪種方式可以由上位機(jī)設(shè)置，或在單片機(jī)中設(shè)置。電機(jī)狀態(tài)寄存器MotorStat，用于保存步進(jìn)電機(jī)當(dāng)前運(yùn)行狀態(tài)。所述單片機(jī)將所述配置參數(shù)保存在所述電機(jī)配置寄存器里，并設(shè)置電機(jī)控制寄存 器的值，從而控制所述FPGA。如圖7所示，啟動步進(jìn)電機(jī)時，所述FPGA中的電機(jī)控制單元首先讀取電機(jī)控制寄 存器的值；如果為表示“脈沖方式”的值，電機(jī)控制單元首先從電機(jī)配置寄存器中讀出所述運(yùn) 行脈沖數(shù)N，控制電機(jī)按升降速曲線輸出N個步進(jìn)電機(jī)脈沖信號后停止步進(jìn)電機(jī)。但在運(yùn)行 過程有保護(hù)位有效后，電機(jī)會自動停止。其中，所述保護(hù)位是MotorConf中保護(hù)10地址所指定的數(shù)字輸入DI。如果為表示“定位方式”的值，則電機(jī)控制單元從電機(jī)配置寄存器中讀出電機(jī)運(yùn)行 頻率，按升速曲線啟動步進(jìn)電機(jī)后一直運(yùn)行，直到運(yùn)行頻率達(dá)到所述電機(jī)運(yùn)行頻率后開始 近減速曲線停止步進(jìn)電機(jī)。同樣在運(yùn)行過程有保護(hù)位有效后，電機(jī)停機(jī)。本實(shí)施例中，所述電機(jī)配置寄存器可以包括用于保存所述配置數(shù)據(jù)中的若干個頻 率等級各對應(yīng)的運(yùn)行頻率和要運(yùn)行的脈沖個數(shù)的第一配置寄存器。所述電機(jī)控制單元可以具體包括第一比較器、脈沖產(chǎn)生電路、第一計(jì)數(shù)器、第一、 第二狀態(tài)寄存器及讀取電路；所述第一狀態(tài)寄存器用于保存當(dāng)前頻率等級；所述第二狀態(tài)寄存器用于指示當(dāng)前是啟動或停止步進(jìn)電機(jī)，包括表示停止步進(jìn)電 機(jī)的值和表示啟動步進(jìn)電機(jī)的值；所述第一計(jì)數(shù)器對輸出的步進(jìn)電機(jī)脈沖信號個數(shù)計(jì)數(shù)；所述第一比較器每當(dāng)所述第一計(jì)數(shù)器的計(jì)數(shù)值等于當(dāng)前頻率等級對應(yīng)的要運(yùn)行 脈沖個數(shù)時，復(fù)位所述第一計(jì)數(shù)器，發(fā)送指示更改當(dāng)前頻率等級的信號；所述讀取電路當(dāng)收到所述更改當(dāng)前頻率等級的信號時，讀取所述第二狀態(tài)寄存器 的值，如果為表示啟動步進(jìn)電機(jī)的值，則按照運(yùn)行頻率從低到高的順序，遞增所述第一狀態(tài) 寄存器中的當(dāng)前頻率等級，如果為表示停止步進(jìn)電機(jī)的值，則按照運(yùn)行頻率從高到低的順 序，遞減所述第一狀態(tài)寄存器中的當(dāng)前頻率等級；用于根據(jù)當(dāng)前頻率等級對應(yīng)的運(yùn)行頻率輸出步進(jìn)電機(jī)脈沖信號的脈沖產(chǎn)生電路 (即按照圖3中的升降速曲線運(yùn)行)。本實(shí)施例中，所述電機(jī)配置寄存器還可以包括用于保存所述配置數(shù)據(jù)中的電機(jī)運(yùn) 行頻率的第二配置寄存器；所述電機(jī)控制單元還可以包括第二比較器；所述第二比較器當(dāng)所述當(dāng)前運(yùn)行頻率等于所述第二配置寄存器保存的電機(jī)運(yùn)行 頻率時將所述第二狀態(tài)寄存器的值置為表示停止步進(jìn)電機(jī)的值。本實(shí)施例中，所述電機(jī)配置寄存器還可以包括用于保存最大脈沖數(shù)的第三配置寄 存器；所述電機(jī)控制單元還包括一個用于對輸出的步進(jìn)電機(jī)脈沖信號計(jì)數(shù)的第二計(jì)數(shù) 器和第三比較器，所述第三比較器每當(dāng)該第二計(jì)數(shù)器的計(jì)數(shù)值等于所述最大脈沖數(shù)時將所 述第二狀態(tài)寄存器的值置為表示停止步進(jìn)電機(jī)的值，復(fù)位所述第二計(jì)數(shù)器。本實(shí)施例中，所述電機(jī)控制單元還可以包括一選擇器，用于讀取所述電機(jī)控制寄 存器的值，當(dāng)為表示“定位方式”的值時，使能所述第二比較器；當(dāng)為表示“脈沖方式”的值 時，使能所述第三比較器。本實(shí)施例中，所述電機(jī)配置寄存器還可以包括用于保存保護(hù)IO地址的第四配置 寄存器；所述電機(jī)控制單元還可以包括一判斷器，用于判斷所述IO控制單元接收的開關(guān) 量中，所述保護(hù)IO地址對應(yīng)的值是否為表示“有效”的值，如果是則將所述第二狀態(tài)寄存器 的值置為表示停止步進(jìn)電機(jī)的值。本實(shí)施例中，所述電機(jī)配置寄存器還可以包括用于保存所述配置數(shù)據(jù)中的電機(jī)起停頻率的第五配置寄存器；所述讀取電路將所述第一狀態(tài)寄存器初始的當(dāng)前頻率等級置為 對應(yīng)的運(yùn)行頻率等于所述電機(jī)起停頻率的頻率等級；所述電機(jī)控制單元還可以包括一第四比較器，當(dāng)所述第二狀態(tài)寄存器的值為表示 停止步進(jìn)電機(jī)的值，并且所述第一狀態(tài)寄存器中的當(dāng)前頻率等級對應(yīng)的運(yùn)行頻率等于所述 電機(jī)起停頻率時，停止所述脈沖產(chǎn)生電路、讀取電路工作。也就是說，當(dāng)啟動步進(jìn)電機(jī)時，是從運(yùn)行頻率為所述電機(jī)起停頻率的頻率等級開 始輸出所述步進(jìn)電機(jī)脈沖信號，直到運(yùn)行頻率為所述電機(jī)運(yùn)行頻率的頻率等級為止(包括 該頻率等級)；當(dāng)停止步進(jìn)電機(jī)時，則是從運(yùn)行頻率為所述電機(jī)運(yùn)行頻率的頻率等級開始 輸出所述步進(jìn)電機(jī)脈沖信號，直到運(yùn)行頻率為所述電機(jī)起停頻率的頻率等級為止(包括該 頻率等級)。本實(shí)施例中，所述第二狀態(tài)寄存器的值也可以由單片機(jī)根據(jù)所述電機(jī)控制命令來更改。每個頻率等級運(yùn)行的脈沖數(shù)越多，電機(jī)上升或下降越緩慢，反之則越迅速。這樣上 位機(jī)就可以通過設(shè)置配置參數(shù)中的電機(jī)運(yùn)行頻率、要運(yùn)行的脈沖數(shù)(電機(jī)加速因子)兩個 參數(shù)控制步進(jìn)電機(jī)升速性，而通過運(yùn)行脈沖數(shù)實(shí)現(xiàn)步進(jìn)電機(jī)運(yùn)動定位，從而靈活地滿足具 體應(yīng)用場合。當(dāng)然，本實(shí)用新型還可有其他多種實(shí)施例，在不背離本實(shí)用新型精神及其實(shí)質(zhì)的 情況下，熟悉本領(lǐng)域的技術(shù)人員當(dāng)可根據(jù)本實(shí)用新型作出各種相應(yīng)的改變和變形，但這些 相應(yīng)的改變和變形都應(yīng)屬于本實(shí)用新型的權(quán)利要求的保護(hù)范圍。
權(quán)利要求1.一種步進(jìn)電機(jī)的驅(qū)動控制裝置，其特征在于，包括用于接收上位機(jī)發(fā)送的電機(jī)控制命令及配置數(shù)據(jù)，當(dāng)所述電機(jī)控制命令指示驅(qū)動電機(jī) 時，根據(jù)所述配置數(shù)據(jù)輸出步進(jìn)電機(jī)脈沖信號的CPU板，與所述上位機(jī)相連；用于根據(jù)所述步進(jìn)電機(jī)脈沖信號輸出驅(qū)動信號給外部的步進(jìn)電機(jī)驅(qū)動器的接口板，與 所述CPU板和步進(jìn)電機(jī)相連。
2.如權(quán)利要求1所述的裝置，其特征在于，所述CPU板具體包括 現(xiàn)場可編程門陣列FPGA ；RS232芯片，與所述上位機(jī)相連；單片機(jī)，用于通過所述RS232芯片和所述上位機(jī)進(jìn)行通信、根據(jù)所述電機(jī)控制信號控 制所述FPGA ；所述FPGA用于根據(jù)所述單片機(jī)的控制輸出步進(jìn)電機(jī)脈沖信號。
3.如權(quán)利要求2所述的裝置，其特征在于，所述FPGA具體包括 一個或多個寄存器組；各寄存器組包括用于保存所述配置參數(shù)的電機(jī)配置寄存器；用于指示電機(jī)的起停方式的電機(jī)控制寄存器，包括表示“脈沖方式”的值和表示“定位 方式”的值；電機(jī)控制單元，與接口板相連，用于分別根據(jù)各組寄存器的值輸出一路或多路步進(jìn)電 機(jī)脈沖信號；IO控制單元，與接口板相連，用于接收輸入的開關(guān)量。
4.如權(quán)利要求3所述的裝置，其特征在于所述電機(jī)配置寄存器包括用于保存所述配置數(shù)據(jù)中的若干個頻率等級各對應(yīng)的運(yùn)行 頻率和要運(yùn)行的脈沖個數(shù)的第一配置寄存器； 所述電機(jī)控制單元具體包括 用于保存當(dāng)前頻率等級的第一狀態(tài)寄存器；第二狀態(tài)寄存器，包括表示停止步進(jìn)電機(jī)的值和表示啟動步進(jìn)電機(jī)的值； 用于對輸出的步進(jìn)電機(jī)脈沖信號個數(shù)計(jì)數(shù)的第一計(jì)數(shù)器；用于當(dāng)所述第一計(jì)數(shù)器的計(jì)數(shù)值等于當(dāng)前頻率等級對應(yīng)的要運(yùn)行脈沖個數(shù)時，復(fù)位所 述第一計(jì)數(shù)器，發(fā)送指示更改當(dāng)前頻率等級的信號的第一比較器；用于當(dāng)收到所述更改當(dāng)前頻率等級的信號時，讀取所述第二狀態(tài)寄存器的值，如果為 表示啟動步進(jìn)電機(jī)的值，則遞增所述第一狀態(tài)寄存器中的當(dāng)前頻率等級，如果為表示停止 步進(jìn)電機(jī)的值，則遞減所述第一狀態(tài)寄存器中的當(dāng)前頻率等級的讀取電路；用于根據(jù)當(dāng)前頻率等級對應(yīng)的運(yùn)行頻率輸出步進(jìn)電機(jī)脈沖信號的脈沖產(chǎn)生電路。
5.如權(quán)利要求4所述的裝置，其特征在于所述電機(jī)配置寄存器還包括用于保存所述配置數(shù)據(jù)中的電機(jī)運(yùn)行頻率的第二配置寄 存器；所述電機(jī)控制單元還包括用于當(dāng)所述當(dāng)前運(yùn)行頻率等于所述第二配置寄存器保存的 電機(jī)運(yùn)行頻率時將所述第二狀態(tài)寄存器的值置為表示停止步進(jìn)電機(jī)的值的第二比較器。
6.如權(quán)利要求5所述的裝置，其特征在于所述電機(jī)配置寄存器還包括用于保存最大脈沖數(shù)的第三配置寄存器；所述電機(jī)控制單元還包括用于對輸出的步進(jìn)電機(jī)脈沖信號計(jì)數(shù)的第二計(jì)數(shù)器；用于當(dāng)該第二計(jì)數(shù)器的計(jì)數(shù)值等于所述最大脈沖數(shù)時將所述第二狀態(tài)寄存器的值置 為表示停止步進(jìn)電機(jī)的值，復(fù)位所述第二計(jì)數(shù)器的第三比較器。
7.如權(quán)利要求6所述的裝置，其特征在于，所述電機(jī)控制單元還包括用于讀取所述電機(jī)控制寄存器的值，當(dāng)為表示“定位方式”的值時使能所述第二比較 器，當(dāng)為表示“脈沖方式”的值時使能所述第三比較器的選擇器。
8.如權(quán)利要求7所述的裝置，其特征在于所述電機(jī)配置寄存器還包括用于保存保護(hù)IO地址的第四配置寄存器；所述電機(jī)控制單元還包括用于判斷所述IO控制單元接收的開關(guān)量中，所述保護(hù)IO地 址對應(yīng)的值是否為表示“有效”的值，如果是則將所述第二狀態(tài)寄存器的值置為表示停止步 進(jìn)電機(jī)的值的判斷器。
9.如權(quán)利要求4到8中任一項(xiàng)所述的裝置，其特征在于所述電機(jī)配置寄存器還包括用于保存所述配置數(shù)據(jù)中的電機(jī)起停頻率的第五配置寄 存器；所述讀取電路將所述第一狀態(tài)寄存器初始的當(dāng)前頻率等級置為對應(yīng)的運(yùn)行頻率等于 所述電機(jī)起停頻率的頻率等級。
10.如權(quán)利要求9所述的裝置，其特征在于，所述電機(jī)控制單元還包括用于當(dāng)所述第二狀態(tài)寄存器的值為表示停止步進(jìn)電機(jī)的值，并且所述第一狀態(tài)寄存器 中的當(dāng)前頻率等級對應(yīng)的運(yùn)行頻率等于所述電機(jī)起停頻率時，停止所述脈沖產(chǎn)生電路、讀 取電路工作的第四比較器。
專利摘要本實(shí)用新型公開了一種步進(jìn)電機(jī)的驅(qū)動控制裝置，包括用于接收上位機(jī)發(fā)送的電機(jī)控制命令及配置數(shù)據(jù)，當(dāng)所述電機(jī)控制命令指示驅(qū)動電機(jī)時，根據(jù)所述配置數(shù)據(jù)輸出步進(jìn)電機(jī)脈沖信號的CPU板，與所述上位機(jī)相連；用于根據(jù)所述步進(jìn)電機(jī)脈沖信號輸出驅(qū)動信號給外部的步進(jìn)電機(jī)驅(qū)動器的接口板，與所述CPU板和步進(jìn)電機(jī)相連。本實(shí)用新型對上位機(jī)要求較低，能夠降低成本和實(shí)現(xiàn)復(fù)雜度。
文檔編號H02P8/40GK201830194SQ20102058651
公開日2011年5月11日 申請日期2010年10月27日 優(yōu)先權(quán)日2010年10月27日
發(fā)明者劉旭青, 鐘蓮, 隋娜, 黃兵 申請人:北京和利康源醫(yī)療科技有限公司