專利名稱：電源變換器及功率集成電路的制作方法
技術領域：
電源變換器及功率集成電路技術領域[0001]本實用新型涉及半導體器件，具體涉及(交流/直流)AC/DC電源變換器領域 內集成功率開關和漏電流器件的半導體器件。
背景技術：
[0002]電源變換器被廣泛用于便攜式設備，大部分場合都對體積要求很高，體積和成 本是電源變換器，如直流/直流(DC/DC)電源變換器或AC/DC電源變換器的兩個重要 的考慮因素。常規(guī)的電源變換器通常包含一塊控制電路芯片和一些外部元件如開關管、 電感、電容等組成。而外部元件越少越好，以減少系統(tǒng)體積，同時降低系統(tǒng)成本。[0003]圖1示出了一個現有的離線式AC/DC電源變換器100拓撲圖。該電源變換器包 含整流器11，將高壓交流電(HVAC)如市電220 V整流成高壓直流線電壓(HVDC)， 如380V直流電，和DC-DC變換器，將HVDC變換成低壓直流電(LVDC)，如3.6V直 流電，用于為便攜設備提供電源。在該圖中，DC-DC變換器采用反激式電壓變換器，它 通過原邊開關Q的開通和關斷，經變壓器T將HVDC傳遞到副邊，形成低壓的周期電壓 信號，再經過整流管D的整流和電容Co的濾波，在Co兩端得到低壓直流電LVDC。其 中原邊開關Q含柵極端，受柵極端信號的控制，具有導通和關斷動作，該柵極端信號由 控制電路輸出?？刂齐娐吠ǔ橐豢刂菩酒?，須由一低直流電壓供電才能正常工作。[0004]在正常的工作中，控制電路通過輔助繞組L3供電。輔助繞組經由原邊開關Q的 開關動作和變壓器T，將HVDC同時傳遞到L3，形成低壓的周期電壓信號，該周期電壓 信號經過整流管Dl的整流，輸出直流電壓至控制芯片的管腳1，為控制芯片提供電源。 然而，在電源變換器啟動時，由于開關Q未進入正常開關動作，L3不能為控制芯片提供 穩(wěn)定的電源，需要通過線電壓HVDC供電。由于線電壓很高，因此需要采用一個漏電流 器件將高壓HVDC轉換成低壓直流電。[0005]如圖所示，現有的漏電流器件采用由大電阻構成的分壓器，在這種形式中，需 要增加大電阻R等外部元件。這些外部元件體積較大，同時系統(tǒng)成本也較高。因此，一 個集成度較高或體積較小的漏電流器件。為此，現有的另一種方法是將漏電流器件集成 在控制芯片上。為便于融合低壓控制電路和高壓線電壓，需要采用高成本的高阻襯底， 同時，芯片制造工藝步驟增加，也大大提高了制造的成本。實用新型內容[0006]本實用新型的目的是提供一種電源變換器，可以更低成本地實現系統(tǒng)體積更小，并進一步提高可靠性。[0007]本發(fā)明的另一個目的提供一種應用于上述電源變換器中的功率集成電路。[0008]本發(fā)明的電源變換器包含功率集成電路和控制電路，其中功率集成電路包含一 個輸入端、一個第一輸出端和兩個第二輸出端；控制電路包含控制信號輸出端和電源輸 入端；功率集成電路的輸入端和控制電路的控制信號輸出端連接，兩個輸出端之一和控制電路的電源輸入端連接。[0009]在一種實施方式中，輸入端為柵極端，第一輸出端為漏極端，兩個第二輸出端 分別為第一源極端和第二源極端。其中功率集成電路包含開關器件和漏電流器件，開關 器件的柵極連接柵極端，開關器件的源極連接第一源極端，漏電流器件的源極連接第二 源極端并和控制電路的電源輸入端連接，開關器件的漏極和漏電流器件的漏極短接并和 漏極端連接。[0010]在一個實施例中，開關器件為MOSFET，漏電流器件為JFET。其中MOSFET 與JFET的漏極短接，JFET的柵極和源極短接。或者JFET的柵極浮置。[0011]在另外一個實施例中，開關器件為增強型MOSFET，漏電流器件為耗盡型 MOSFET,增強型MOSFET和耗盡型MOSFET的柵極和漏極分別短接。[0012]在一個實施方式中，開關器件和漏電流器件為垂直型器件。[0013]在一個實施方式中，功率集成電路和含控制電路的控制芯片被封裝在一個封裝 體中。其中功率集成電路的半導體襯底比制作控制電路的半導體襯底具有更高的電阻 率。[0014]電源變換器可進一步包含整流電路，含輸入端和輸出端；原邊繞組，耦合至 整流電路的輸出端和功率集成電路的漏極端；副邊繞組，通過變壓器耦合至原邊繞組； 整流管，耦合至副邊繞組；以及濾波電容，耦合至整流管。[0015]本實用新型還公開了一種功率集成電路，包含開關器件和漏電流器件，其中開 關器件包含輸入極、第一輸出極和第二輸出極，漏電流器件包含第一輸出極和第二輸出 極，其中開關器件和漏電流器件的第一輸出極短接，開關器件和漏電流器件的第二輸出 極相互獨立。第一輸出極和第二輸出極分別為源極和漏極之一。在一個實施例中，開關 器件為MOSFET器件，漏電流器件為JFET器件。在另一個實施例中，開關器件為增強 型MOSFET器件，漏電流器件為耗盡型MOSFET器件。[0016]本實用新型公開的用于電源變換器的功率集成電路，將開關器件和漏電流器件 集成在一個半導體襯底上，在電源變換器啟動時為控制電路提供了可靠的供電方式，同 時該制造方式成本低，系統(tǒng)體積小。
[0017]圖1為現有的AC-DC電源變換器示意圖，采用分壓器為控制芯片提供啟動電源。[0018]圖2為本實用新型的一個電源變換器示意圖實施例，將漏電流器件和原邊開關 集成。[0019]圖3為本實用新型的一個電源變換器封裝示意圖實施例。[0020]圖4為本實用新型的一個將金屬氧化物半導體場效應晶體管(MOSFET)和一 結型場效應晶體管(JFET)集成的實施例示意圖，其中圖4A中JFET的柵極和源極短 路，圖4B中JFET的柵極浮置。[0021]圖5為本實用新型的另一個將兩種金屬氧化物半導體場效應晶體管 (MOSFET)集成的實施例示意圖。[0022]圖6為圖5中兩種金屬氧化物半導體場效應晶體管(MOSFET)的伏安特性。[0023]圖7為現有技術的MOSFET及其半導體結構。[0024]圖8為圖7中MOSFET的常規(guī)制造工藝流程示意圖。[0025]圖9A、圖9B分別為對應圖4A、圖4B中器件的制造工藝流程圖實施例。[0026]圖10為圖9中半導體器件的俯視示意圖。[0027]圖11為對應圖5中器件的制造工藝流程圖實施例。
具體實施方式
[0028]圖2示出了本實用新型的一個電源變換器系統(tǒng)200實施例。電源變換器200系統(tǒng) 包含一功率集成電路21和控制電路22。其中功率集成電路21集成有功率開關Q 211和 漏電流器件212，功率開關Q 211和漏電流器件212都為功率器件，制作在同一半導體襯 底上。控制電路22制作在另一半導體襯底上。功率開關Q 211作為開關式電源變換器 的主電路開關，漏電流器件212耦合至控制電路用于在電源變換器啟動時為控制電路22 {共 ο[0029]該集成電路21包含輸入端即柵極端G，連接功率開關Q的柵極；第一輸出端即 漏極端D，連接功率開關Q和漏電流器件212的漏極；兩個第二輸出端即第一源極端Sl 和第二源極端S2，其中第一源極端連接功率開關Q 211的源極，第二源極端S2連接漏電 流器件212的源極。在圖示的反激式電壓變換器系統(tǒng)中，集成電路21的柵極端G和控制 電路的控制信號輸出端2連接，使得功率開關Q受控制電路22輸出的柵極驅動信號控制 具有導通和關斷動作。在一種實施方式中，控制電路輸出的柵極驅動信號為脈寬調制信 號(PWM)，功率開關工作于完全導通或完全關斷狀態(tài)。在另一種實施方式中，控制電 路輸出的柵極驅動信號可為連續(xù)的信號，功率開關Q可工作于不完全導通的狀態(tài)。漏極 端D和原邊繞組Ll的低位端連接(原邊繞組的高位端連接線電壓HVDC)。第一源極 端Sl和原邊地連接。第二源極端S2和控制電路22的電源輸入端1連接，用于為控制電 路22提供啟動電源。其中集成電路的管腳和其它部件可通過電阻等器件連接，亦稱“耦I=I O[0030]在一種實施方式中，功率集成電路21作為高壓功率器件制造在一個半導體襯底 上，形成功率芯片，控制電路22作為低壓器件制造在另一個半導體襯底上，形成控制芯 片。制作漏電流器件212和原邊開關Q 211的半導體襯底比制作控制電路22的半導體襯 底具有更高的電阻率。[0031]該電源變換器系統(tǒng)200實施例進一步包含整流電路11，將高壓交流電(如220V 交流)整流成直流HVDC，作為反激式電壓變換器的輸入電壓，反激式電壓變換器將高 壓直流電HVDC轉換成低壓直流電LVDC，為負載提供電源。其中反激式電源變換器包 含由功率開關Q 211、原邊繞組Li、副邊繞組L2、整流管D和濾波電容Co組成的主電 路，控制電路22、漏電流器件212、輔助繞組L3和整流管Dl等。副邊繞組通過變壓器 耦合至原邊繞組。原邊功率開關Q的開通和關斷，將HVDC切換成周期信號，經變壓器 T在副邊繞組L2得到低壓周期信號，再經過整流管D的整流和電容Co的濾波，在Co兩 端得到低壓直流電LVDC。其中功率開關Q 211的開關動作受控制電路22控制。控制 電路22在啟動時由漏電流器件212供電，在正常工作時由輔助繞組L3經過整流管Dl供 H1^ ο[0032]圖2所示的功率開關為低位開關，位于原邊繞組和原邊地之間，在另外一個實 施例中，當功率開關為高位開關串聯于HVDC正電壓和原邊繞組Ll之間時，根據上述的 描述，該技術領域的普通技術人員可簡單地得到功率集成電路也可包含一輸入柵極端、 一第一輸出源極端和兩個第二輸出漏極端，其中柵極端連接控制電路的控制信號輸出 端，源極端連接開關器件和漏電流器件的源極，兩個漏極端分別為第一漏極端和第二漏 極端，其中第一漏極端連接開關器件的漏極，第二漏極端連接漏電流器件的漏極。[0033]圖3為一個多芯片封裝體300實施例示意圖，將控制芯片和功率芯片封裝在一個 封裝體中。其中控制電路芯片含低壓器件一控制電路，功率芯片含高壓器件一漏電流器 件和功率開關。通過多芯片封裝，系統(tǒng)的體積進一步減小。[0034]圖4A、圖4B所示為本實用新型的一種功率集成電路400A/400B的電路拓撲圖 實施例。該功率集成電路400A/400B包含兩類功率器件，分別為功率開關Q和漏電流器 件LD。其中功率開關Q為MOSFET，漏電流器件LD為JFET，MOSFET的漏極和JFET 的漏極短接形成漏極端D，MOSFET Q的源極形成第一源極端Si，JFET LD的源極形成 第二源極端S2。圖4A、4B所示的實施例采用了 N型MOSFET和N型JFET。在圖4A 所示的功率集成電路400A實施例中，N型JFET的柵極和其源極幻短接。在圖4B所示 的功率集成電路400B實施例中，JFET的柵極浮置。當系統(tǒng)開始啟動時，MOSFET Q柵 極G處的柵極驅動電壓為低電平，MOSFET Q還未進入開關動作，原邊繞組Ll低位端電 壓為直流線電壓HVDC，因此漏極端D處電壓Vd=Vhvdc。此時N型JFET LD由于高壓 的漏極電壓而導通，電流從漏極端D經JFET LD流入源極端幻，為控制電路提供電源。 當控制電路完全上電時，控制電路輸出有效的柵極驅動信號，控制MOSFET Q進入正常 的開關動作。當系統(tǒng)完全啟動后，漏極電壓為周期性信號，系統(tǒng)主要通過輔助繞組L3為 控制電路供電。[0035]圖5所示為本實用新型的另一種功率集成電路500的電路拓撲圖實施例。該功 率集成電路包含兩類功率器件，分別為功率開關Q和漏電流器件LD。在該實施例中， 功率開關Q和漏電流器件LD都為MOSFET，兩者具有不同極性的閾值電壓。這里所說 的不同極性指一個閾值電壓大于功率開關Q截止時的柵極端信號電壓，另一個閾值電壓 小于功率開關Q截止時的柵極端信號電壓。通常，功率開關Q截止時柵極端信號電壓為 零值，這里所說的不同極性指一個閾值電壓大于功率開關Q截止時的柵極端信號電壓， 為正值；另一個閾值電壓小于功率開關Q截止時的柵極端信號電壓，為負值。圖示的實 施例采用了 N型器件。其中功率開關Q和漏電流器件LD的柵極短接，形成共用的柵極 端G，漏極短接形成共用的漏極端D，功率開關Q的源極形成第一源極端Si，漏電流器 件LD的源極形成第二源極端S2。[0036]功率開關Q的閾值電壓比漏電流器件LD高，見圖6A和6B。如圖6A所示，用 作功率開關的MOSFET Q為增強型場效應管，其閾值電壓VTHl為正值，在柵源電壓為 零時處于截止狀態(tài)。再看圖6B，用作漏電流器件的MOSFET LD為耗盡型場效應管，其 閾值電壓VTH2為負值，如-0.05V，在柵源電壓為零時處于導通狀態(tài)。在系統(tǒng)啟動時， MOSFET Q未開始工作，柵極端G輸入電壓為低電平，因此增強型MOSFET Q處于截止 狀態(tài)而耗盡型MOSFET LD則處于導通狀態(tài)。漏極端電壓為線電壓，電流從漏極端D通 過MOSFET LD流向第二源極端幻，為控制電路供電。當控制電路完全上電后，系統(tǒng)主要通過輔助繞組L3為控制電路供電。[0037]在另外一個實施例中，當開關器件為高位開關時，本領域的普通技術人員可簡 單的得到，開關器件和漏電流器件的源極短接，漏極相互獨立。[0038]在本實用新型的一種實施方式中，圖4A、4B和圖5所示的MOSFET和JFET器 件都為垂直型半導體器件。功率開關和漏電流器件集成在一個高阻半導體襯底上。通過 共用垂直型MOSFET工藝中的掩膜制作漏電流器件的JFET或耗盡型MOSFET。因此， 成本增加很少。下面，我們先介紹一下垂直型雙擴散MOSFET (VDMOS)的常規(guī)工藝 步驟，再此基礎上便于描述漏電流器件的制作工藝。[0039]圖7A、7B和圖8示出了傳統(tǒng)的垂直型MOSFET晶體管(VDMOS)的橫截面 結構700、符號及其制造工藝800。圖7A-圖11中的半導體結構只示意了功率集成電路 的部分區(qū)域，事實上，在半導體襯底上可制作任意個晶體管單元。繼續(xù)參看圖7A，該半 導體器件上制做有多個VDMOS單元，每個單元包含柵極區(qū)74、源極區(qū)77和漏極區(qū)70， 其中柵極區(qū)74相連組成VDMOS的柵極G，多個源極區(qū)77相連組成VDMOS的源極S， 漏極70 D為襯底本身。如圖7A所示，該VDMOS器件包含高摻雜的N型(N+)襯底 70和低摻雜的N型(N-)外延層71。N-外延層71電阻率較高。外延層71上部摻雜 P+基區(qū)75，P+基區(qū)75摻雜N+源極接觸區(qū)77，其中P+基區(qū)75和N+源極接觸區(qū)77通 過導電層短接。在兩個N+源極接觸區(qū)77之間，在N-外延層71之上制作有柵極區(qū)74。 其中柵極74包含一層絕緣層72和一導體層73，絕緣層72如氧化物和外延層71接觸，在 絕緣層72之上制作導體層73，如多晶硅或金屬。N+襯底70作為VDMOS的漏極。當 柵源電壓VGS為零，漏源電壓VDS為正時，P+基區(qū)75與N-外延層71之間的PN結反 偏，漏源極之間無電流流過，VDMOS截止。當柵源極間加正電壓并大于閾值電壓時， 柵極下P+區(qū)75反型形成N溝道，PN結消失，漏極和源極之間導電。[0040]接下來結合圖8，具體介紹VDMOS的制造工藝800。[0041]在步驟A，在高濃度摻雜的N+襯底80上制作低濃度摻雜的N-外延層81。在 一個實施例中，N+襯底80中摻雜有砷或銻，摻雜濃度為約102°cm 3。N-外延層81厚度 可選，用于承受設計的電壓強度，在一個實施例中，N-外延層81厚度約50 μ m，摻雜濃 度為約IO14cm3的磷。[0042]在步驟B，在外延層81上制作氧化物層82和多晶硅層83。[0043]在步驟C，首先使用用于形成柵極區(qū)的掩膜，利用光刻工藝形成柵極區(qū)圖案。 再利用刻蝕工藝刻蝕掉部分氧化物層82和多晶硅層83，露出外延層81，形成柵極區(qū)。光 刻工藝作為半導體工藝的基礎工藝，包含在表面涂覆光刻膠，在掩膜的作用下對光刻膠 進行光處理，對光刻膠進行化學處理，去掉部分光刻膠，形成掩膜的圖樣。[0044]在步驟D，將P型摻雜劑摻雜入步驟C的刻蝕區(qū)域，形成P基區(qū)85。[0045]在步驟E，使用第二張掩膜，在P基區(qū)的中間區(qū)域第二次注入高濃度的P型摻雜 物，形成P+基區(qū)。該步驟用于降低VDMOS的寄生二極管效應。[0046]在步驟F，使用用于形成源極區(qū)的掩膜，利用光刻工藝形成源極接觸區(qū)圖案，再 對該區(qū)域進行高濃度N型摻雜，形成N+源極接觸區(qū)87。接下來還可進行熱處理對該摻 雜區(qū)87進行擴散。[0047]在步驟G，淀積介質層88。該步驟可包括旋涂、平滑處理和熱回流處理等工藝。該介質層可采用硼磷硅(酸鹽)玻璃材料(BPSG)。[0048]在步驟H，使用另一張掩膜，對介質層88進行刻蝕并淀積金屬層89，使得器件 的源極接觸區(qū)87和基區(qū)85短接并通過金屬層89和外部電連接。[0049]下面將根據上述VDMOS工藝步驟描述本實用新型的圖4A、4B和圖5中所示的 集成功率開關和漏電流器件的功率集成電路的制造工藝。這些功率集成電路兼容VDMOS 的制造工藝和掩膜，只需改變掩膜的圖樣，用于同時制造功率開關和漏電流器件，因此 成本很低。[0050]圖9A示出了功率集成電路90A的半導體結構及制造方法實施例900A。功率集 成電路90A包含作為開關器件的MOSFET晶體管，如圖中虛線的右側區(qū)所示。在圖2所 示的實施例中，VDMOS晶體管作為原邊開關和原邊繞組串聯耦合。功率集成電路90A 還包含作為漏電流器件的JFET晶體管，如圖中虛線的左側區(qū)所示。在圖2所示的實施例 中，JFET晶體管用于在電源變換器啟動時為控制電路供電。在圖9A所示的實施例中， 功率集成電路90A包含柵極端，連接MOSFET晶體管的柵極90;漏極端，即襯底80， 作為MOSFET晶體管和JFET晶體管共用的漏極；第一源極端，連接MOSFET晶體管的 源極87，第二源極端，連接JFET晶體管的源極97。其中JFET晶體管包含N+漏極區(qū)(襯底)80，P+柵極區(qū)95A和N+源極區(qū)97A。當電源變換器系統(tǒng)200啟動時，柵源電 壓VGS為低，漏源電壓VDS為高，漏極區(qū)80和源極區(qū)97A間形成電流通路，為控制電 路供電。[0051]該功率集成電路90A的工藝與VDMOS兼容，其中步驟A_C參見圖8，用于生 長外延層和制作VDMOS的柵極90。[0052]在步驟D，進行P型摻雜，形成VDMOS的P基區(qū)85和JFET的P柵極區(qū)95A。[0053]在步驟E，利用第二張掩膜，對步驟D形成的VDMOS的P基區(qū)85和JFET的 P柵極區(qū)95A再次進行高濃度P型摻雜，減小肖特基接觸形成的寄生二極管效應。[0054]在步驟F，利用第三張掩膜，對VDMOS的源極接觸區(qū)87和JFET的源極區(qū)97A 中間的部位進行高濃度N型摻雜，分別形成VDMOS和JFET的N+源極區(qū)。[0055]步驟G和步驟H分別為淀積介質層98并刻蝕成型，以及制作并成型金屬層99。 其中通過金屬層99，所有VDMOS單元的源極接觸區(qū)87和基區(qū)85短接，所有JFET單元 的柵極區(qū)95A和源極區(qū)97A短接。[0056]圖9B示出了圖4B中功率集成電路90B的半導體結構及制造方法實施例900B。 功率集成電路90B和功率集成電路90A的不同之處在于JFET器件的源極97B和柵極95B 電隔離，并使JFET的柵極區(qū)95B浮置。為了有效實現JFET器件源極和柵極的電隔離， 一種方法是如圖9B所示，在JFET器件的源極區(qū)97B和柵極區(qū)95B之間，通過制造金屬 氧化物94B作為摻雜阻擋層。該金屬氧化物阻擋層94B和VDMOS的柵極區(qū)94同時在 步驟B和步驟C形成。[0057]功率集成電路90B的制造與VDMOS兼容。圖9B示出了功率集成電路90B的一 種制造方法實施例900B。其中步驟A-C參見圖8，步驟A為制作外延層81，步驟B為 制造金屬氧化物層，步驟C形成VDMOS的柵極區(qū)94和用于JFET的阻擋層94B (JFET 的源極區(qū)和柵極區(qū)之間)。[0058]在步驟D，進行P型摻雜，形成VDMOS的P基區(qū)85和JFET的P柵極區(qū)95B。[0059]在步驟E，利用第二張掩膜，對步驟D形成的VDMOS的P基區(qū)85和JFET的 P柵極區(qū)95B再次進行高濃度P型摻雜。[0060]在步驟F，利用第三張掩膜，對VDMOS的源極接觸區(qū)87和JFET的源極區(qū)97B 進行高濃度N型摻雜，形成VDMOS源極和JFET的源極。[0061]步驟G和步驟H分別為淀積介質層98并刻蝕成型，以及制作并成型金屬層 99B。金屬層99B將VDMOS的源極接觸區(qū)87和基區(qū)85短接。同時將所有JFET單元 的源極區(qū)97B連接。[0062]圖10示出了一種圖5所示的功率集成電路IOOD的半導體結構及其制造工藝1000 的實施例。半導體結構的虛線左側所示為作為漏電流器件的VDMOS晶體管，虛線右側 為作為功率開關器件的VDMOS晶體管。其中功率開關器件為增強型MOSFET晶體管， 漏電流器件為耗盡型MOSFET晶體管。在圖2所示的實施例中，左側的耗盡型VDMOS 用于在電源變換器啟動時為控制電路供電，右側的增強型VDMOS作為電源變換器的主 開關和原邊繞組耦合。在圖10所示的實施例中，功率集成電路IOOD包含柵極端，連接 耗盡型VDMOS晶體管的柵極103和增強型VDMOS晶體管的柵極102 ；漏極端，即襯 底80，作為耗盡型VDMOS晶體管和增強型VDMOS晶體管共用的漏極；第一源極端， 連接增強型VDMOS晶體管的源極87，第二源極端，連接耗盡型VDMOS晶體管的源極 107。下面結合圖例介紹在同一半導體襯底上制作增強型VDMOS和耗盡型VDMOS。 耗盡型VDMOS的制作工藝相對增強型VDMOS (如圖8所示)可通過增加一個摻雜步 驟實現，因此需要增加額外的一張掩膜，其余工藝與圖8所示的傳統(tǒng)增強型VDMOS晶體 管的制造工藝兼容，只需改變掩膜的圖形用于同時制作增強型VDMOS晶體管和耗盡型 VDMOS晶體管。如圖10所示，將漏電流器件區(qū)的晶體管溝道111摻雜成N型形成耗 盡型VDMOS，這樣，當柵源電壓VGS為零、漏源電壓VDS為正時，沒有反偏PN結存 在，耗盡型VDMOS呈導通狀態(tài)。參看圖8所示工藝步驟，在步驟A后，增加額外的步 驟Al，它采用額外的一張掩膜，在如圖所示左側的耗盡型VDMOS晶體管區(qū)域摻雜薄形 的N型區(qū)101。N型區(qū)的濃度使得在步驟D的P型摻雜后仍呈N型，厚度比步驟D的P 型摻雜薄。這樣，左側的VDMOS晶體管溝道為N型，將閾值電壓降為負值，形成耗盡 型晶體管。步驟B-H參見如圖8所示的制造工藝800。[0063]圖11示出了一個圖4A、圖4B和圖5中功率集成電路晶片的俯視平面布局圖 1100實施例。在該平面布局圖上，分別布局了連接MOSFET柵極的柵極金屬層G，連接 開關器件源極的第一源極金屬層Sl和連接漏電流器件源極的第二源極金屬層S2。在這 些金屬層上，可進一步制作焊盤。功率集成電路的漏極位于該晶片的背面。由于漏電流 器件只需向控制電路提供少量的能量，因此，通常漏電流器件單元數很少，占整個集成 電路晶片的面積比率較小。[0064]雖然上述的實施例描述的都為N型半導體器件，本實用新型也可用于P型半導 體器件，僅需將上述實施例的N型改為P型，P型改為N型即可實現。[0065]上述描述僅針對個別具體實施例，本實用新型也包含通過可替換的常規(guī)手段得 到的實施例。如該集成有漏電流器件和開關的集成電路也可用于其它類型的電源變換器 或其它類型的電路中，其中漏電流器件用于從較高電壓的直流電產生較低電壓，如為低 電壓控制器提供電源等。VDMOS的制造工藝可進一步包含其它的公知工藝，或減少某些步驟，如取消步驟E中的第二次同型摻雜等。在一個實施例中，在功率集成電路上， 還可包含其它類型的結構和部件，如其它類型的功率器件等。在另一個實施例中，形成 開關器件的多個晶體管參數略有不同，如閾值電壓，摻雜濃度等由于工藝水平的限制而 略有不同；或形成漏電流器件的多個晶體管參數略有不同。通過上述的實施例可以看 到，漏電流器件通過僅改變掩膜的圖形或增加很少的步驟就可和VDMOS的工藝完全兼 容，成本和體積增加很少。[0066] 另外，本實用新型出現的“A與B短接”或“短接A或B”指通過金屬、多晶 硅等導電性高的物體接觸連接A和B，也可表示A或B為同一物體或部分的兩個不同的 稱謂?！斑B接”或“耦接”可表示直接連接，也可表示通過“電阻”、“寄生電容”、 “寄生電感”或其它部分的間接連接。
權利要求1.一種電源變換器，其特征在于，包含功率集成電路，所述功率集成電路包含開關器件和漏電流器件，且所述功率集成電 路還包含一個輸入端、一個第一輸出端和兩個第二輸出端；控制電路，含控制信號輸出端和電源輸入端；其中功率集成電路的輸入端和控制電路的控制信號輸出端連接，兩個輸出端之一和 控制電路的電源輸入端連接。
2.如權利要求1所述的電源變換器，其特征在于，輸入端為柵極端，第一輸出端為漏 極端，兩個第二輸出端分別為第一源極端和第二源極端。
3.如權利要求2所述的電源變換器，其特征在于，功率集成電路包含開關器件和漏電 流器件，開關器件的柵極短接柵極端，開關器件的漏極和漏電流器件的漏極短接并和漏 極端短接，開關器件的源極短接第一源極端，漏電流器件的源極短接第二源極端并和控 制電路的電源輸入端連接。
4.如權利要求3所述的電源變換器，其特征在于，開關器件為MOSFET，漏電流器件 為 JFET。
5.如權利要求4所述的電源變換器，其特征在于MOSFET與JFET的漏極短接，JFET 的柵極和源極短接。
6.如權利要求4所述的電源變換器，其特征在于，MOSFET與JFET的漏極短接， JFET的柵極浮置。
7.如權利要求3所述的電源變換器，其特征在于，開關器件為增強型M0SFET，漏電 流器件為耗盡型M0SFET，增強型MOSFET和耗盡型MOSFET的柵極和漏極分別短接。
8.如權利要求3-7之一所述的電源變換器，其特征在于，開關器件和漏電流器件為垂 直型器件。
9.如權利要求2-7之一所述的電源變換器，其特征在于，功率集成電路和含控制電路 的控制芯片被封裝在一個封裝體中。
10.如權利要求3所述的電源變換器，其特征在于，功率集成電路的半導體襯底比制 作控制電路的半導體襯底具有更高的電阻率。
11.如權利要求3所述的電源變換器進一步包含整流電路，含輸入端和輸出端；原邊繞組，耦合至整流電路的輸出端和功率集成電路的漏極端；副邊繞組，通過變壓器耦合至原邊繞組；整流管，耦合至副邊繞組；以及濾波電容，耦合至整流管。
12.—種功率集成電路，包含開關器件和漏電流器件，其特征在于，開關器件包含輸 入極、第一輸出極和第二輸出極，漏電流器件包含第一輸出極和第二輸出極，其中開關 器件和漏電流器件兩者的第一輸出極短接，開關器件和漏電流器件兩者的第二輸出極相互獨立。
13.如權利要求12所述的功率集成電路，其特征在于，開關器件和漏電流器件兩者的 第一輸出極都為漏極，開關器件和漏電流器件兩者的第二輸出極都為源極。
14.如權利要求12所述的功率集成電路，其特征在于，開關器件為MOSFET器件，漏電流器件為JFET器件。
15.如權利要求12所述的功率集成電路，其特征在于，開關器件為增強型MOSFET 器件，漏電流器件為耗盡型MOSFET器件。
專利摘要本實用新型公開了一種用于電源變換器，包含控制電路和功率集成電路，其中功率集成電路含一個柵極，一個漏極和兩個源極，其中功率集成電路的柵極和控制電路的控制信號輸出端連接，一個源極和控制電路的電源輸入端連接。
文檔編號H02M3/335GK201813317SQ20102019387
公開日2011年4月27日 申請日期2010年5月18日 優(yōu)先權日2009年5月28日
發(fā)明者奧格杰·米歷克, 李鐵生, 邢正人 申請人:成都芯源系統(tǒng)有限公司