專利名稱：半導(dǎo)體器件和電源器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件和使用該半導(dǎo)體器件的電源器件，并且涉及例如可有效應(yīng) 用于將高電壓轉(zhuǎn)換成低電壓的開關(guān)電源器件的技術(shù)。
背景技術(shù)：
例如在專利文獻(xiàn)1 (日本未審專利公開No. 2008-17620)(參照?qǐng)D1 (a)和圖1 (b) 以及圖2(a)和圖2(b))中已經(jīng)描述了如下的半導(dǎo)體器件，其中將功率M0SFET、用于驅(qū)動(dòng)該 功率MOSFET的驅(qū)動(dòng)電路以及用于向該驅(qū)動(dòng)電路傳送開關(guān)控制信號(hào)的控制電路安裝在一個(gè) 封裝中。該半導(dǎo)體器件能夠進(jìn)行多相操作(參照?qǐng)D15)。在專利文獻(xiàn)2 (日本未審專利公開No. 2006-50891)(參照?qǐng)D1(a)和圖1(b))中已 經(jīng)描述了如下的多相DC/DC轉(zhuǎn)換器器件，其使用多個(gè)轉(zhuǎn)換器控制IC將功率以彼此分別不同 的相位供給到負(fù)載。

發(fā)明內(nèi)容
例如均由例如個(gè)人計(jì)算機(jī)(以下描述為“PC”)所代表的各種類型的電子裝置和電 氣設(shè)備分別裝備有AC/DC轉(zhuǎn)換器(例如，ATX電源)，該AC/DC轉(zhuǎn)換器從用作商業(yè)電源的交 流電壓(例如100V等)生成希望的直流電壓(例如，12V、5V、3. 3V等)。筆記本尺寸的PC 等由電池供給有特定值的直流電壓。在PC等中采用的各種半導(dǎo)體部件需要穩(wěn)定的電源電 壓并且根據(jù)具體情況需要多個(gè)電源電壓值。因此，通過降壓非絕緣型DC/DC轉(zhuǎn)換器(降壓 轉(zhuǎn)換器)將AC/DC轉(zhuǎn)換器或電池生成的電壓轉(zhuǎn)換成預(yù)定電壓(例如1.0V等)和穩(wěn)定電壓， 再轉(zhuǎn)而將其供給到各種半導(dǎo)體部件。這些通常稱為POL(負(fù)載點(diǎn))轉(zhuǎn)換器等。在例如PC的 情況下，將其安裝在如母板或各種擴(kuò)展板(圖形板等)的PCB(印刷電路板)之上的各種電 路單元(CPU(中央處理單元)、GPU(圖形處理單元)、存儲(chǔ)器等)的附近。近來隨著各種半導(dǎo)體部件的電壓減小及其加速化，在這種降壓轉(zhuǎn)換器中對(duì)于電流 的增加、快速響應(yīng)以及穩(wěn)定化的需求日益增加。為了滿足這樣的需求，如在專利文獻(xiàn)1和專 利文獻(xiàn)2等中所示已經(jīng)使用用于以彼此分別不同的相位從多個(gè)電感器向公共電容器供給 電荷的多相技術(shù)。由于在使用多相技術(shù)的情況下隨著相數(shù)增加原則上紋波電壓降低，并且 負(fù)載電流量可以以分散形式從每個(gè)電感器供給，因此應(yīng)對(duì)電流的增加也變得容易。由于可 以使每個(gè)電感器的值低，所以也可以應(yīng)對(duì)快速響應(yīng)。然而問題在于，當(dāng)使用多相技術(shù)時(shí)，構(gòu)成降壓轉(zhuǎn)換器的部件的數(shù)目增加，并且隨著 這種增加，相應(yīng)部件之間的布線的數(shù)目增加。圖22(a)和圖22(b)示出了作為本發(fā)明前提討 論的電源器件，其中圖22(a)是示出了其構(gòu)造例子的示意圖，而圖22(b)是示出了圖22(a)中的驅(qū)動(dòng)單元DRIC’的內(nèi)部構(gòu)造例子的示意圖。圖22(a)中所示的電源器件包括PWM(脈 寬調(diào)制)控制單元PWMCTLU、多個(gè)(這里為六個(gè))驅(qū)動(dòng)單元DRIC，[1]至DRIC，W]、多個(gè)電 感器L[l]至U6]、電阻器R[l]至R[6]以及電容器C[l] MC[6]0P麗控制單元PWMCTLU向相應(yīng)的驅(qū)動(dòng)單元DRIC，[η]輸出P麗信號(hào)PWM[η]和使能 信號(hào)ΕΝ[η](其中η = 1至6)。這里，PWM信號(hào)P麗[η]和PWM[n+l]的相位彼此相差60°。 如圖22 (b)中所示，驅(qū)動(dòng)單元DRIC’ [η]包括控制邏輯LGCa、驅(qū)動(dòng)器DRVh和DRVl以及功率 晶體管QH和QL。這里功率晶體管QH和QL使用N型功率MOSFET (金屬氧化物半導(dǎo)體場效 應(yīng)晶體管)。功率晶體管QH分別具有耦合到輸入電源電壓VIN(例如12V等)的漏極、耦合 到驅(qū)動(dòng)器DRVh的柵極以及耦合到外部端子(輸出端子)PN2(SW[n])的源極。功率晶體管 QL分別具有耦合到外部端子PN2(SW[n])的漏極、耦合到驅(qū)動(dòng)器DRVl的柵極以及耦合到接 地電源電壓GND的源極?？刂七壿婰GCa響應(yīng)于對(duì)應(yīng)的PWM信號(hào)PWM [η]來經(jīng)由驅(qū)動(dòng)器DRVh 驅(qū)動(dòng)功率晶體管QH，并且根據(jù)PWM信號(hào)PWM[n]的互補(bǔ)信號(hào)來經(jīng)由驅(qū)動(dòng)器DRVl驅(qū)動(dòng)功率晶 體管QL。每個(gè)電感器L[n]的一端共同耦合到輸出電源節(jié)點(diǎn)V0，并且另一端耦合到用作 用于生成開關(guān)信號(hào)SW[n]的端子的外部端子(輸出端子)PN2。因此，相應(yīng)的驅(qū)動(dòng)單元 DRIC’ [η]根據(jù)PWM信號(hào)PWM[η]以彼此分別不同的相位向它們自己對(duì)應(yīng)的電感器L[n]供 給能量，并在其供給的情況下根據(jù)六個(gè)相位的PWM操作生成在輸出電源節(jié)點(diǎn)VO處的預(yù)定電 源(例如，IV的電壓)。對(duì)應(yīng)于各種電路單元的負(fù)載LOD由輸出電源節(jié)點(diǎn)VO的電源驅(qū)動(dòng)。 另一方面，流過每個(gè)電感器L[n]的電流通過串聯(lián)耦合在電感器L[n]兩端的電阻器R[n]和 電容器C[n]來檢測，并作為一對(duì)電流檢測信號(hào)CS[n] (+/-)反饋給PWM控制單元PWMCTLU。 PWM控制單元PWMCTLU接收該對(duì)電流檢測信號(hào)CS [η] (+/-)以及從輸出電源節(jié)點(diǎn)VO反饋的 輸出電壓檢測信號(hào)FB，并在考慮每個(gè)電感器L[n]處的電流平衡的情況下控制每個(gè)PWM信號(hào) PWM [η]的占空比。就功率轉(zhuǎn)換效率等而言，希望裝備有這種多相功能的電源器件以如下方式構(gòu)造， 即相數(shù)可以根據(jù)負(fù)載LOD上的功率消耗而改變。因此，PWM控制單元PWMCTLU向其對(duì)應(yīng)的 驅(qū)動(dòng)單元DRIC’ [η]輸出使能信號(hào)EN[n]以由此實(shí)現(xiàn)相數(shù)的設(shè)定。例如，當(dāng)使得使能信號(hào) EN[1]、EN[3]和EN[5]激活時(shí)，通過驅(qū)動(dòng)單元DRIC，[1]、DRIC，[3]和DRIC，[5]執(zhí)行三相 (0°、120°、240° )的 PWM 操作。當(dāng)這里使用如圖22(a)和圖22(b)中所示的電源器件時(shí)，如從圖22(a)所理解到 的那樣，每個(gè)相位需要四個(gè)(PWM[n]、EN[η]和CS[η] (+/-))布線。在例如6相(n = 6)的 情況中需要M個(gè)布線，而在8相(η = 8)的情況中需要32個(gè)布線。因此考慮使用通過示例 的方式在圖25(a)和圖25(b)中示出的電源器件來減少布線數(shù)目。圖25(a)和圖25(b)示 出了作為本發(fā)明前提討論的另一電源器件，其中圖25(a)是示出了其構(gòu)造例子的示意圖， 而圖25(b)是示出了圖25(a)中的裝備有PWM的驅(qū)動(dòng)單元PSIP’的內(nèi)部構(gòu)造例子的示意圖。圖25(a)中所示的電源器件包括微控制器單元MCU、模擬配套單元A⑶、多個(gè)(這 里為六個(gè))裝備有PWM的驅(qū)動(dòng)單元PSIP’ [1]至PSIP’ [6]以及多個(gè)電感器L[l]至U6]。 微控制器單元MCU向裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]輸出時(shí)鐘信號(hào)CLK[n]和使能信號(hào) EN[η](其中η = 1至6)。這里，時(shí)鐘信號(hào)CLK[n]和CLK[n+l]的相位彼此相差60°。模 擬配套單元A⑶裝備有誤差放大器EA，該誤差放大器EA通過誤差總線EB向相應(yīng)的裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]輸出公共誤差放大器信號(hào)Ε0。如圖25(b)中所示，每個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP，[η]包括P麗控制器PWM_ CTL、控制邏輯LGCb、驅(qū)動(dòng)器DRVh和DRVl以及功率晶體管QH和QL。PWM控制器PWM_CTL 根據(jù)峰值電流控制系統(tǒng)使用時(shí)鐘信號(hào)CLK[n]、誤差放大器信號(hào)EO以及其自己內(nèi)部所檢測 的電流信號(hào)來生成HVM信號(hào)PWM [η]?？刂七壿婰GCb以與圖22(a)和圖22(b)的控制邏輯 LGCa類似的方式使用PWM信號(hào)PWM[η]通過驅(qū)動(dòng)器DRVh和DRVl驅(qū)動(dòng)功率晶體管QH和QL， 并由此驅(qū)動(dòng)外部端子(輸出端子)PN2(SW[n])。因而，以與圖22(a)和圖22(b)類似的方 式，裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]根據(jù)PWM信號(hào)PWM[η]以不同的相位分別向它們自己 對(duì)應(yīng)的電感器L [η]供給能量，并分別通過與能量的供給相關(guān)聯(lián)的六相PWM操作在輸出電源 節(jié)點(diǎn)VO處生成預(yù)定電源。在輸出電源節(jié)點(diǎn)VO的電壓作為輸出電壓檢測信號(hào)FB反饋給模 擬配套單元ACU，該輸出電壓檢測信號(hào)FB通過誤差放大器EA反映到誤差放大器信號(hào)EO中。與圖22(a)和圖22(b)中所示的電源器件相比，當(dāng)使用如圖25(a)和圖25(b)中 所示的電源器件時(shí)，由于相應(yīng)的裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]檢測它們內(nèi)部的電流信號(hào) 并生成PWM信號(hào)PWM[η]，所以圖22(a)和圖22(b)中的電阻器R[η]、電容器C[η]和電流檢 測信號(hào)CS[n] (+/")變得不必要。然而，以與圖22(a)和圖22(b)類似的方式，仍然需要針 對(duì)每個(gè)相位設(shè)定的使能信號(hào)EN[n]。因此，在圖25(a)中所示的構(gòu)造中，需要每個(gè)相位兩個(gè) (CLK[η]和ΕΝ[η])布線以及除此之外的各相位共同的一個(gè)布線(誤差總線EB)。例如，在 六相(n = 6)的情況中需要十三個(gè)布線，并且在八相(n = 8)的情況中需要十七個(gè)布線。與圖22(a)和圖22(b)相比，以此方式使用如圖25(a)和圖25(b)中所示的這種 電源器件使得布線數(shù)目可以在某種程度上減少。然而，由用作負(fù)載的電路單元所消耗或者 用掉的功率往往隨著速度的提高增加得越來越多。另一方面，印刷電路板(PCB)等的安裝 面積往往隨著電氣設(shè)備(特別是筆記本尺寸的PC、各種移動(dòng)設(shè)備等)的小型化減少得越來 越多。盡管相數(shù)的增加然后可以應(yīng)對(duì)功率消耗的增加，但PCB上的布局由此變得日益困難。 因此，即使如圖25(a)和圖25(b)中所示的電源器件也無法充分地滿足對(duì)于布線數(shù)目的需 求。具體而言，假設(shè)在印刷電路板(PCB)上分配給電源器件的安裝面積受到限制，例 如出現(xiàn)以下問題。首先，布線圖案的本身布局隨著布線數(shù)目的增加變得困難。其次，PCB上 功率平面(例如，接地電源電壓GND和輸出電源節(jié)點(diǎn)V0)的面積隨著布線數(shù)目的增加受到 限制。由于在這種情況下每個(gè)功率平面(典型地為Cu布線)的電阻值增加，所以出現(xiàn)功率 轉(zhuǎn)換效率的降低。此外，由于使每個(gè)輻射圖案的面積變小，所以出現(xiàn)所生成的熱的增加。第 三，由于多個(gè)布線圖案在PCB上彼此并行延伸很長，所以生成諸如布線相互串?dāng)_等的噪聲。因此，特別對(duì)于多相電源器件很重要的是，盡可能地減少每個(gè)相位的布線數(shù)目。除 了這種安裝問題的角度之外，即使從器件成本的角度而言，特別是對(duì)于需要與相數(shù)對(duì)應(yīng)數(shù) 目的驅(qū)動(dòng)單元DRIC’ [η]和裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]，也期望減少在封裝中采用的 管腳的數(shù)目。因此，本發(fā)明的一個(gè)目的在于使用多相系統(tǒng)實(shí)現(xiàn)電源器件的小型化。順便提及，從 本說明書和附圖的描述中，本發(fā)明的上述、其他目的和新穎特征將變得顯而易見。本申請(qǐng)中公開的發(fā)明的示例性實(shí)施例的概要將簡要說明如下根據(jù)本實(shí)施例的電源器件包括公共控制單元和以多相形式向相應(yīng)電感器供給能量的多個(gè)驅(qū)動(dòng)單元。該公共控制單元將以彼此分別不同的相位轉(zhuǎn)變的控制信號(hào)輸出到驅(qū)動(dòng) 單元。每個(gè)驅(qū)動(dòng)單元包括向其對(duì)應(yīng)的電感器供給能量的功率晶體管、對(duì)該功率晶體管進(jìn)行 PWM控制的PWM控制電路以及檢測電路。該檢測電路響應(yīng)于控制信號(hào)確定從公共控制單元 輸出的控制信號(hào)的電壓狀態(tài)并由此生成內(nèi)部控制信號(hào)和使能信號(hào)?？梢韵Ｍ妷籂顟B(tài)為例 如高阻抗?fàn)顟B(tài)。在一些情況中，電壓狀態(tài)可以為高電平固定或低電平固定。例如當(dāng)通過檢 測電路檢測到高阻抗?fàn)顟B(tài)時(shí)，檢測電路去激活使能信號(hào)并將內(nèi)部控制信號(hào)固定到高電平或 低電平。當(dāng)去激活使能信號(hào)時(shí)，PWM控制電路將功率晶體管固定為截止。當(dāng)激活使能信號(hào) 時(shí)，PWM控制電路根據(jù)內(nèi)部控制信號(hào)對(duì)功率晶體管進(jìn)行PWM控制。使用這種構(gòu)造使得使能信號(hào)與變?yōu)镻WM控制基礎(chǔ)的信號(hào)(例如，根據(jù)具體情況的 時(shí)鐘信號(hào)或PWM信號(hào))可以一起通過一個(gè)控制信號(hào)傳送。也就是，在其中已經(jīng)去激活使能 信號(hào)的每個(gè)驅(qū)動(dòng)單元能夠任意地改變多相中的相數(shù)來停止PWM控制操作的同時(shí)，可以通過 較少數(shù)目的布線來實(shí)現(xiàn)在公共控制單元與每個(gè)驅(qū)動(dòng)單元之間傳導(dǎo)的功能。因而可以實(shí)現(xiàn)電 源器件的小型化。在根據(jù)本實(shí)施例的電源器件中，公共控制單元裝備有誤差放大器電路。從誤差放 大器電路輸出的誤差放大器信號(hào)通過公共總線供給到每個(gè)驅(qū)動(dòng)單元。各驅(qū)動(dòng)單元基于誤 差放大器信號(hào)確定PWM控制的占空比。驅(qū)動(dòng)單元也裝備有電壓檢測電路，其檢測供給到每 個(gè)功率晶體管的電源電壓是否已經(jīng)達(dá)到預(yù)定電壓。這里在啟動(dòng)電源電壓的操作時(shí)，如果用 于公共控制單元的電源電壓在供給到每個(gè)驅(qū)動(dòng)單元的電源電壓之前上升，則公共控制單元 以如下方式控制驅(qū)動(dòng)單元，即，使驅(qū)動(dòng)單元通過誤差放大器電路執(zhí)行所謂的軟啟動(dòng)操作。然 而，當(dāng)供給到每個(gè)驅(qū)動(dòng)單元的電源電壓在該階段不上升時(shí)，軟啟動(dòng)操作不起作用。因此，使 用公共總線構(gòu)建連線邏輯電路，該連線邏輯電路輸入來自位于每個(gè)驅(qū)動(dòng)單元中的電壓檢測 電路的電壓檢測信號(hào)。因而，公共控制單元在用于所有驅(qū)動(dòng)單元的電源電壓已經(jīng)上升時(shí)可以啟動(dòng)軟啟動(dòng) 操作。順便提及，例如當(dāng)不使用這樣的連線邏輯電路時(shí)，需要通過它們對(duì)應(yīng)的布線上拉或引 出電壓檢測信號(hào)，因而造成布線數(shù)目的增加。然而，使用連線邏輯電路使得這種情況可以避 免。因而可以實(shí)現(xiàn)電源器件的小型化。將簡要說明本申請(qǐng)中公開的發(fā)明的示例性實(shí)施例所獲得的有益效果?？梢愿纳剖?用多相系統(tǒng)的電源器件和半導(dǎo)體器件的特性，并且特別是可以實(shí)現(xiàn)其小型化。


圖1(a)和圖1(b)示出了根據(jù)本發(fā)明第一實(shí)施例的電源器件，其中圖1(a)是圖示 了其構(gòu)造例子的示意圖，而圖1(b)是描繪了圖1(a)中的裝備有PWM的驅(qū)動(dòng)單元的內(nèi)部構(gòu) 造例子的示意圖；圖2(a)和圖2(b)分別是示出了圖1(a)和圖1(b)中所示的使能檢測器的各自不 同構(gòu)造例子的圖；圖3是示出了圖1 (a)和圖1 (b)的每一個(gè)中所示的使能檢測器的詳細(xì)構(gòu)造例子的 電路圖；圖4是示出了圖3中所示的高阻抗檢測器的操作例子的波形圖；圖5是圖示了根據(jù)本發(fā)明第二實(shí)施例的電源器件中包括的使能檢測器(高阻抗檢測器)的構(gòu)造例子的電路圖；圖6是示出了圖5中所示的高阻抗檢測器的操作例子的波形圖；圖7是圖示了根據(jù)本發(fā)明第三實(shí)施例的電源器件的構(gòu)造的一個(gè)例子的示意圖；圖8是描繪了圖7的操作例子的波形圖；圖9(a)和圖9(b)是示出了作為圖7的前提討論的彼此分別不同的構(gòu)造例子的 圖；圖10是用于說明在使用圖9(a)的構(gòu)造例子的情況下的第一問題的圖；圖11是用于說明在使用圖9(a)的構(gòu)造例子的情況下的第二問題的圖；圖12是示出了根據(jù)本發(fā)明第四實(shí)施例的電源器件的構(gòu)造的一個(gè)例子的示意圖；圖13是圖示了根據(jù)本發(fā)明第五實(shí)施例的電源器件的構(gòu)造的一個(gè)例子的示意圖；圖14是描繪了圖13中所示的裝備有PWM的驅(qū)動(dòng)單元的詳細(xì)構(gòu)造例子的框圖；圖15是示出了在其中使用圖13和圖14的構(gòu)造例子的通常情況下的示意性操作 例子的波形圖；圖16是圖示了圖14中所示的裝備有PWM的驅(qū)動(dòng)單元的外形例子的平面圖；圖17(a)是示出了在圖16的Yl和Y1’之間所取的結(jié)構(gòu)的例子的橫截面圖，且圖 17(b)是示出了在圖16的Xl和ΧΓ之間所取的結(jié)構(gòu)的例子的橫截面圖；圖18是示出了圖14中的形成有高側(cè)功率晶體管的半導(dǎo)體芯片的器件結(jié)構(gòu)例子的 橫截面圖；圖19(a)和圖19(b)示出了在圖13的電源器件安裝在印刷電路板之上的情況下 所取的構(gòu)造例子，其中圖19(a)是示出了在印刷電路板處的布線層部分的橫截面圖，而圖 19(b)是示出了圖19(a)中所示相應(yīng)布線層的布局例子的平面圖；圖20(a)和圖20(b)示出了在圖13的電源器件安裝在印刷電路板之上的情況下 所取的構(gòu)造例子，其中圖20(a)是示出了在印刷電路板處的布線層部分的橫截面圖，而圖 20(b)是示出了圖20(a)中所示相應(yīng)布線層的布局例子的平面圖；圖21(a)和圖21(b)是用于分別補(bǔ)充圖7和圖12的電路圖；圖22(a)和圖22(b)示出了作為本發(fā)明前提討論的電源器件，其中圖22 (a)是示 出了其構(gòu)造例子的示意圖，且圖22(b)是示出了圖22(a)中所示驅(qū)動(dòng)單元的內(nèi)部構(gòu)造例子 的示意圖；圖23(a)和圖23(b)作為圖19(a)和圖19(b)的比較例子示出了在使用圖22(a) 的構(gòu)造例子的情況下印刷電路板的構(gòu)造例子；圖24(a)和圖24(b)作為圖20(a)和圖20(b)的比較例子示出了在使用圖22(a) 的構(gòu)造例子的情況下印刷電路板的構(gòu)造例子；圖25(a)和圖25(b)示出了作為本發(fā)明前提討論的另一電源器件，其中圖25 (a) 是示出了其構(gòu)造例子的示意圖，且圖25(b)是示出了圖25(a)中所示裝備有PWM的驅(qū)動(dòng)單 元的內(nèi)部構(gòu)造例子的示意圖；圖26(a)和圖26(b)作為圖19(a)和圖19(b)的比較例子示出了在使用圖25(a) 的構(gòu)造例子的情況下印刷電路板的構(gòu)造例子；以及圖27(a)和圖27(b)作為圖20(a)和圖20(b)的比較例子示出了在使用圖25(a) 的構(gòu)造例子的情況下印刷電路板的構(gòu)造例子。
具體實(shí)施例方式在以下實(shí)施例中，為方便起見，在情況需要時(shí)通過劃分成多個(gè)部分或者實(shí)施例來 描述主題。然而，除非另外特別指出，否則這多個(gè)部分或者實(shí)施例彼此并非不相關(guān)。其中一 個(gè)部分或者實(shí)施例必然是其他部分或者實(shí)施例中的一些或者全部部分或者實(shí)施例的修改、 細(xì)節(jié)、補(bǔ)充說明等。在以下實(shí)施例中，當(dāng)涉及到元件數(shù)目等(包括件數(shù)、數(shù)值、數(shù)量、范圍等) 時(shí)，其數(shù)目不限于特定數(shù)目，而是可以大于或者小于或者等于特定數(shù)目，除非另外特別指出 且原則上認(rèn)為明確限于該特定數(shù)目。而且不必說，在以下實(shí)施例中采用的組件(包括元件或者因素步驟等)并不總是 必需的，除非另外特別指出并且原則上認(rèn)為明確必需。類似地，在以下實(shí)施例中，當(dāng)涉及到 組件等的形狀、位置關(guān)系等時(shí)，它們將包括與其形狀等基本相似或類似的形狀等，除非另外 特別指出并且原則上認(rèn)為不明確如此。這類似地也適用于上述數(shù)值和范圍。構(gòu)成實(shí)施例的相應(yīng)功能塊的電路元件并不受特別地限制，但通過CMOS (互補(bǔ)MOS 晶體管)等的IC技術(shù)形成在如單晶硅的半導(dǎo)體襯底之上。順便提及，當(dāng)電路元件描述為 MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)(或簡稱為MOS晶體管)時(shí)，非氧化物膜將不被 排除作為柵極絕緣膜。以下將基于附圖詳細(xì)地描述本發(fā)明的優(yōu)選實(shí)施例。原則上，在用于描述實(shí)施例的 所有附圖中，相同參考標(biāo)號(hào)分別附屬于相同組件或者部件，并且它們的重復(fù)描述將省略。第一實(shí)施例圖1(a)和圖1(b)示出了根據(jù)本發(fā)明第一實(shí)施例的電源器件，其中圖1(a)是示出 了其構(gòu)造例子的示意圖，而圖1(b)是示出了圖1(a)中的裝備有PWM的驅(qū)動(dòng)單元PSIP[η] 的內(nèi)部構(gòu)造例子的示意圖。圖1(a)中所示的電源器件包括微控制器單元MCU、模擬配套單 元A⑶、多個(gè)(這里為六個(gè))裝備有PWM的驅(qū)動(dòng)單元PSIP[1]至PSIPW]以及多個(gè)電感器 L[l]至 U6]。裝備有PWM的驅(qū)動(dòng)單元PSIP[1]至PSIP[6]例如分別通過分立的半導(dǎo)體封裝實(shí) 現(xiàn)。微控制器單元MCU和模擬配套單元ACU還可以分別通過分立的半導(dǎo)體封裝實(shí)現(xiàn)或者通 過一個(gè)半導(dǎo)體封裝實(shí)現(xiàn)為公共控制單元CCTLU。當(dāng)微控制器單元MCU和模擬配套單元ACU 通過一個(gè)半導(dǎo)體封裝實(shí)現(xiàn)時(shí)，它們也可以通過分立的半導(dǎo)體芯片形成并且之后通過所謂的 SiP(系統(tǒng)級(jí)封裝)技術(shù)安裝在一個(gè)半導(dǎo)體封裝中或者也可以通過一個(gè)半導(dǎo)體芯片形成以 使其在一個(gè)封裝中。這些半導(dǎo)體封裝在諸如母板、各種擴(kuò)展板(圖形板等)的印刷電路板 (PCB)之上安裝于均用作負(fù)載LOD的各種電路單元(諸如CPU、GPU、存儲(chǔ)器等)附近。微控制器單元MCU向裝備有PWM的驅(qū)動(dòng)單元PSIP [η]輸出時(shí)鐘信號(hào)CLK [η](其中 η = 1至6)。這里，時(shí)鐘信號(hào)CLK[n]和CLK[n+l]彼此在相位上相差60°。模擬配套單元 ACU裝備有誤差放大器EA，該誤差放大器EA通過誤差總線EB輸出為相應(yīng)的裝備有PWM的 驅(qū)動(dòng)單元PSIP[n]所共用的誤差放大器信號(hào)E0。如圖1(b)中所示，每個(gè)PSIP[n]包括使能 檢測器ENDET、PWM控制器PWM_CTL、控制邏輯LGC、驅(qū)動(dòng)器DRVh和DRVl以及晶體管(功率 晶體管)QH和QL。晶體管QH和QL分別對(duì)應(yīng)于DC/DC轉(zhuǎn)換器的高側(cè)晶體管和低側(cè)晶體管。因此這里 使用N溝道MOSFET (功率M0SFET)。晶體管QH分別具有耦合到輸入電源電壓VIN (例如，12V等)的漏極、耦合到驅(qū)動(dòng)器DRVh的柵極以及耦合到用作用來生成開關(guān)信號(hào)SW[n]的端子的 外部端子(輸出端子)PN2的源極。晶體管QL分別具有耦合到外部端子PN2(SW[n])的漏 極、耦合到驅(qū)動(dòng)器DRVl的柵極以及耦合到接地電源電壓GND的源極。這里，耦合到高電壓電 源側(cè)的晶體管定義為高側(cè)晶體管，而耦合到低電壓電源側(cè)的晶體管定義為低側(cè)晶體管。盡 管稍后詳細(xì)描述，但每個(gè)使能檢測器ENDET從微控制器單元MCU接收時(shí)鐘信號(hào)CLK[n]，根據(jù) 該時(shí)鐘信號(hào)CLK[n]的狀態(tài)生成使能信號(hào)EN[n]，并生成內(nèi)部時(shí)鐘信號(hào)CLK_S[n]。每個(gè)PWM 控制器PWM_CTL根據(jù)峰值電流控制系統(tǒng)使用內(nèi)部時(shí)鐘信號(hào)CLK_S[n]、誤差放大器信號(hào)EO以 及其本身內(nèi)部檢測的電流信號(hào)來生成PWM信號(hào)PWM [η]。控制邏輯LGC使用PWM信號(hào)PWM [η] 通過驅(qū)動(dòng)器DRVh驅(qū)動(dòng)晶體管QH，并根據(jù)PWM信號(hào)PWM [η]的互補(bǔ)信號(hào)通過驅(qū)動(dòng)器DRVl驅(qū)動(dòng) 晶體管QL。這里，PWM控制器PWM_CTL在使能信號(hào)EN [η]處于激活狀態(tài)時(shí)向控制邏輯LGC供給 PWM信號(hào)PWM[n]，并且在使能信號(hào)EN[n]處于非激活狀態(tài)時(shí)停止向控制邏輯LGC供給PWM 信號(hào)PWM[n]。控制邏輯LGC在使能信號(hào)EN[η]處于激活狀態(tài)時(shí)向晶體管QH和QL的每一 個(gè)供給與PWM信號(hào)PWM[η]對(duì)應(yīng)的開關(guān)信號(hào)，并且在使能信號(hào)ΕΝ[η]處于非激活狀態(tài)時(shí)控制 晶體管QH和QL 二者都截止。此外，更希望PWM控制器PWM_CTL和控制邏輯LGC中的每一 個(gè)都設(shè)置有在使能信號(hào)EN[η]處于非激活狀態(tài)時(shí)將其本身轉(zhuǎn)變?yōu)楣?jié)電模式的功能。具體而 言，例如提到有停止供給到其自己的內(nèi)部電路的偏置電流的一部分或者全部以由此僅操作 所需最少的電路的功能等。每個(gè)電感器L[n]的一端共同耦合到輸出電源節(jié)點(diǎn)V0，而另一端耦合到外部端子 (輸出端子)PN2 (Sff [n])。因而，相應(yīng)的裝備有PWM的驅(qū)動(dòng)單元PSIP [η]根據(jù)PWM信號(hào)PWM[η] 以彼此分別不同的相位向它們自己對(duì)應(yīng)的電感器L[n]供給能量，并且與能量的供給相關(guān) 聯(lián)地通過最大六個(gè)相位的PWM操作在輸出電源節(jié)點(diǎn)VO處生成預(yù)定電源(例如，IV的電壓)。 用作各種電路單元(諸如CPU、GPU、存儲(chǔ)器等)的負(fù)載LOD耦合到輸出電源節(jié)點(diǎn)V0。負(fù)載 LOD以輸出電源節(jié)點(diǎn)VO作為電源來操作。輸出電源節(jié)點(diǎn)VO處的電壓作為輸出電壓檢測信 號(hào)FB反饋給模擬配套單元ACU，而該輸出電壓檢測信號(hào)FB通過誤差放大器EA反映在誤差 放大器信號(hào)EO中。圖2 (a)和圖2 (b)是示出了圖1 (a)和圖1 (b)中所示的使能檢測器ENDET的各自 不同構(gòu)造例子的概念圖。圖2(a)中所示的使能檢測器ENDETl包括中間電平(高阻抗)檢 測電路MJGE和控制緩沖器CTBUFl。中間電平檢測電路MJGE在時(shí)鐘信號(hào)CLK [η]的電壓電 平位于低(“L”)電平判決電壓VTHl和高(“H”)電平判決電壓VTHh之間時(shí)將使能信號(hào) EN[η]置于“L”電平(非激活狀態(tài))，而在其它時(shí)間將使能信號(hào)ΕΝ[η]置于“H”電平(激活 狀態(tài))。中間電平檢測電路MJGE例如可以使用兩個(gè)比較器等來實(shí)現(xiàn)?？刂凭彌_器CTBUFl 在使能信號(hào)ΕΝ[η]處于“H”電平時(shí)輸出時(shí)鐘信號(hào)CLK[n]作為內(nèi)部時(shí)鐘信號(hào)CLK_S[η]，并且 在使能信號(hào)ΕΝ[η]處于“L”電平時(shí)將內(nèi)部時(shí)鐘信號(hào)CLK_S[n]固定為“L”電平(或者“H” 電平)。另一方面，圖2(b)中所示的使能檢測器ENDET2包括定時(shí)器TMRl和控制緩沖器 CTBUFl0定時(shí)器TMRl例如在時(shí)鐘信號(hào)CLK[η]在預(yù)定周期(大于時(shí)鐘信號(hào)CLK[n]的周期) 期間持續(xù)處于“H”或者“L”電平時(shí)將使能信號(hào)EN[n]設(shè)定為“L”電平(非激活狀態(tài))，而在 其它時(shí)間將使能信號(hào)EN[n]設(shè)定為“H”電平(激活狀態(tài))。定時(shí)器TMRl例如可以通過模擬集成電路和用于確定其輸出電壓的比較器或者用于數(shù)字化地對(duì)“H”或者“L”電平周期進(jìn)行 計(jì)數(shù)的計(jì)數(shù)器等實(shí)現(xiàn)?？刂凭彌_器CTBUFl在使能信號(hào)EN[η]處于“H”電平時(shí)輸出時(shí)鐘信號(hào) CLK[η]作為內(nèi)部時(shí)鐘信號(hào)CLK_S[n]，并且在使能信號(hào)EN[n]處于“L”電平時(shí)將內(nèi)部時(shí)鐘信 號(hào)CLK_S[n]固定為“L”電平(或者“H”電平)。順便提及，與圖2(b)的構(gòu)造例子相比，圖 2(a)的構(gòu)造例子的優(yōu)點(diǎn)在于，不需要提供相對(duì)長周期的集成電路或者用于計(jì)數(shù)器的振蕩器 電路等。這種使能檢測器ENDET的設(shè)置對(duì)于圖1 (a)和圖1 (b)中每個(gè)相位的時(shí)鐘信號(hào)的供 給以及每個(gè)相位的使能信號(hào)的供給能夠?qū)崿F(xiàn)單一時(shí)鐘信號(hào)CLK[n]的共享。作為例子，考 慮其中例如使用圖2(a)中所示的使能檢測器ENDETl的情況。當(dāng)圖1(a)的微控制器單元 MCU在特定周期期間向時(shí)鐘信號(hào)CLK[2]、CLK[4]和CLK[6]輸出中間電平時(shí)，通過使能檢測 器ENDETl將使能信號(hào)EN[2]、EN[4]和EN[6]在該周期期間分別置于非激活狀態(tài)。在這種 情況下，對(duì)應(yīng)的裝備有PWM的驅(qū)動(dòng)單元PSIP [2]、PSIP [4]和PSIP [6]分別停止PWM開關(guān)操 作，并且由此對(duì)應(yīng)的裝備有PWM的驅(qū)動(dòng)單元PSIP[1]、PSIP[3]和PSIP[5]分別執(zhí)行三個(gè)相 位(0°、120°和)的PWM開關(guān)操作。在三相操作周期期間將裝備有PWM的驅(qū)動(dòng)單元 PSIP[2]、PSIP[4]和PSIP[6]設(shè)定為節(jié)電模式能夠?qū)崿F(xiàn)整個(gè)電源器件的功率消耗的減少。與上述在圖25(a)和圖25 (b)中所示的構(gòu)造例子相比，通過使用如上所述在圖 1(a)和圖1(b)中所示的電源器件，可以進(jìn)一步減少布線的數(shù)目。也就是，在圖1(a)和圖 1(b)中所示的電源器件中，可以每個(gè)相位地提供一個(gè)布線(CLK[n])，并且除此之外，可以 在相應(yīng)相位之間共同地提供一個(gè)布線(誤差總線EB)。例如，對(duì)于六個(gè)相位(η = 6)的情況 七個(gè)布線是足夠的，而對(duì)于八個(gè)相位(η = 8)的情況九個(gè)布線是足夠的。因此，從例如以下 觀點(diǎn)而言，印刷電路板(PCB)上的布局變得容易。第一，布線圖案的布局隨著布線數(shù)目的減少而變得容易。第二，由于能充分確保 PCB上每個(gè)功率平面(例如，接地電源電壓GND或者輸出電源節(jié)點(diǎn)V0，通常為Cu布線)的面 積，所以可以減小其電阻值并提高功率轉(zhuǎn)換效率。由于還能充分確保每個(gè)輻射圖案的面積， 所以能夠抑制所生成的熱的增加。第三，可以減少PCB上諸如布線互相串?dāng)_等的噪聲的生 成。這些有益效果使得可以有利于相位數(shù)目的增加并且容易應(yīng)對(duì)負(fù)載LOD上電流的增加、 電氣設(shè)備尺寸的減小等。此外，由于除了這種安裝問題的角度之外即使從設(shè)備成本的角度 也可以減少用于封裝的管腳的數(shù)目，所以能夠?qū)崿F(xiàn)成本的降低。圖3是示出了在圖1 (a)和圖1 (b)的每一個(gè)中所示的使能檢測器ENDET的詳細(xì)構(gòu) 造例子的電路圖。圖3示出了包括在微控制器單元MCU中的時(shí)鐘緩沖器CKBUFl的電路例子 和包括在每個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP[η]中的圖2(a)中所示使能檢測器ENDETl的更 具體實(shí)施的高阻抗檢測器HZDETl的電路例子。微控制器單元MCU的時(shí)鐘緩沖器CKBUFl用 作所謂的鐘控反相器電路，該鐘控反相器電路包括PMOS晶體管MPl和MP2、NM0S晶體管MNl 和麗2以及反相器IVl和IV2。PMOS晶體管MPl和MP2具有串聯(lián)耦合在電源電壓VCC (例如 5V)和用于對(duì)應(yīng)時(shí)鐘信號(hào)CLK[η]的輸出節(jié)點(diǎn)之間的源極-漏極通路。NMOS晶體管麗1和 ΜΝ2具有串聯(lián)耦合在接地電源電壓GND和用于時(shí)鐘信號(hào)CLK[n]的輸出節(jié)點(diǎn)之間的源極-漏 極通路。主時(shí)鐘信號(hào)CLK_M[n]和主時(shí)鐘控制信號(hào)0FF_M[n]輸入到時(shí)鐘緩沖器CKBUFl。主 時(shí)鐘信號(hào)CLK_M[n]經(jīng)由反相器IVl施加到晶體管MP2和麗2的柵極，而主時(shí)鐘控制信號(hào)0FF_M[n]施加到PMOS晶體管MPl的柵極并經(jīng)由反相器IV2施加到匪OS晶體管麗1的柵 極。因此，當(dāng)主時(shí)鐘控制信號(hào)0FF_M[n]處于“L”電平時(shí)，從輸出節(jié)點(diǎn)獲得的時(shí)鐘信號(hào)CLK[n] 成為與主時(shí)鐘信號(hào)CLK_M[n]對(duì)應(yīng)的信號(hào)。當(dāng)主時(shí)鐘控制信號(hào)0FF_M[n]處于“H”電平時(shí)， 時(shí)鐘信號(hào)CLK[n]成為高阻抗電平。時(shí)鐘信號(hào)CLK[n]的頻率范圍例如為從約IOOkHz到約 IMHz。另一方面，每個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP [η]中的高阻抗檢測器HZDETl包括電 阻器Rl和R2、比較器CMPh和CMP1、與(AND)電路AD1、定時(shí)器TMR2以及置位/復(fù)位鎖存 器LTel和LTcl。電阻器Rl設(shè)置在用于來自微控制器單元MCU的時(shí)鐘信號(hào)CLK[n]的輸入 的節(jié)點(diǎn)與電源電壓VDD(例如5V)之間。電阻器R2設(shè)置在該輸入節(jié)點(diǎn)與接地電源電壓GND 之間。電阻器Rl和R2用來確定在時(shí)鐘信號(hào)CLK[n]為高阻抗時(shí)的電壓電平。盡管未特別 限制，但Rl = R2 =約IOOkQ。希望電阻器Rl和R2的電阻值可以為高以降低功率消耗。 此外，就輸入容限而言，希望它們可以為Rl = R2以將高阻抗電平設(shè)定為約1/2 -VDD的值。 盡管未特別限制，但電阻器Rl和R2可以通過例如形成在半導(dǎo)體芯片內(nèi)的多晶硅等實(shí)現(xiàn)。比較器CMPh具有“H”電平判決電壓VTHh (例如4V)施加到的⑴輸入節(jié)點(diǎn)和用于 CLK[η]的輸入節(jié)點(diǎn)耦合到的㈠輸入節(jié)點(diǎn)。比較器CMPl具有“L”電平判決電壓VTHl (例 如IV)施加到的㈠輸入節(jié)點(diǎn)和用于CLK[n]的輸入節(jié)點(diǎn)耦合到的⑴輸入節(jié)點(diǎn)。與電路 ADl響應(yīng)于比較器CMPh的輸出以及CMPl的輸出來執(zhí)行與操作。在從與電路ADl輸出的“H” 電平在周期Tw期間持續(xù)的情況下，定時(shí)器TMR2輸出“H”電平。周期Tw例如為大約50ns， 并且對(duì)應(yīng)于用于辨別輸出確實(shí)為高阻抗電平(例如2.5V)的周期。也就是，它表示其間消 除了正常操作時(shí)的時(shí)鐘信號(hào)CLK[n]的切換周期(用于從“H”電平轉(zhuǎn)變?yōu)椤癓”電平或者從 “L”電平轉(zhuǎn)變?yōu)椤癏”電平的周期)的周期。置位/復(fù)位鎖存器LTel響應(yīng)于來自定時(shí)器TMR2的“H”電平的輸出而執(zhí)行置位 操作，并響應(yīng)于來自比較器CMPh的“L”電平的輸出而執(zhí)行復(fù)位操作。置位/復(fù)位鎖存器 LTel在完成置位操作時(shí)向使能信號(hào)EN[n]輸出“L”電平，并且在完成復(fù)位操作時(shí)向使能信 號(hào)EN[n]輸出“H”電平。另一方面，置位/復(fù)位鎖存器LTcl響應(yīng)于來自比較器CMPh的“L” 電平的輸出而執(zhí)行置位操作，并響應(yīng)于來自比較器CMPl的“L”電平的輸出而執(zhí)行復(fù)位操 作。置位/復(fù)位鎖存器LTcl在執(zhí)行置位操作的情況下向內(nèi)部時(shí)鐘信號(hào)CLK_S[n]輸出“H” 電平，并且在執(zhí)行復(fù)位操作的情況下向內(nèi)部時(shí)鐘信號(hào)CLK_S[n]輸出“L”電平。圖4是示出了圖3中所示高阻抗檢測器HZDETl的操作例子的波形圖。在圖3和 圖4中，其間置位/復(fù)位鎖存器LTcl的置位輸入⑶變?yōu)椤癏”電平(/S:“L”電平)的周 期對(duì)應(yīng)于其間時(shí)鐘信號(hào)CLK[n]的電壓電平超過“H”電平判決電壓VTHh的周期，而其間置 位/復(fù)位鎖存器LTcl的復(fù)位輸入(R)變?yōu)椤癏”電平(/R :“L”電平)的周期對(duì)應(yīng)于其間時(shí) 鐘信號(hào)CLK[n]的電壓電平低于“L”電平判決電壓VTHl的周期。對(duì)于其間時(shí)鐘信號(hào)CLK[n] 的電壓電平處于中間電平并且在預(yù)定周期(Tw)期間持續(xù)的周期，置位/復(fù)位鎖存器LTel 的置位輸入⑶變?yōu)椤癏”電平。其間置位/復(fù)位鎖存器LTel的復(fù)位輸入(R)變?yōu)椤癏”電 平(/R:“L”電平)的周期對(duì)應(yīng)于其間時(shí)鐘信號(hào)CLK[n]的電壓電平超過“H”電平判決電壓 VTHh的周期。因而，當(dāng)如圖4中S401標(biāo)明的那樣，針對(duì)其間主時(shí)鐘控制信號(hào)0FF_M[n]處于“L” 電平的周期輸入與主時(shí)鐘信號(hào)CLK_M[n]對(duì)應(yīng)的時(shí)鐘信號(hào)CLK[n]時(shí)，在時(shí)鐘信號(hào)CLK[n]的電壓電平隨著時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)椤癏”電平而超過“L”電平判決電壓VTHl的情況下， 從比較器CMPl輸出“H”電平。響應(yīng)于此，置位/復(fù)位鎖存器LTcl的復(fù)位輸入返回到“L” 電平。此外，當(dāng)時(shí)鐘信號(hào)CLK[η]的電壓電平超過“H”電平判決電壓VTHh時(shí)，從比較器CMPh 輸出“L”電平。響應(yīng)于此，置位/復(fù)位鎖存器LTcl執(zhí)行置位操作并且置位/復(fù)位鎖存器 LTel執(zhí)行復(fù)位操作。之后，當(dāng)其電壓電平隨著時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)椤癓”電平而低于“H” 電平判決電壓VTHh時(shí)，從比較器CMPh輸出“H”電平，并且置位/復(fù)位鎖存器LTcl的置位 輸入響應(yīng)于此而返回到“L”電平。此外，當(dāng)時(shí)鐘信號(hào)CLK[η]的電壓電平低于“L”電平判決 電壓VTHl時(shí)，從比較器CMPl輸出“L”電平，并且置位/復(fù)位鎖存器LTcl響應(yīng)于此而執(zhí)行 復(fù)位操作。因而，時(shí)鐘脈沖輸出到內(nèi)部時(shí)鐘信號(hào)CLK_S[n]，并且“H”電平輸出到使能信號(hào) EN[n](保持“H”電平)。接下來，當(dāng)如圖4的S402所標(biāo)明的那樣，主時(shí)鐘控制信號(hào)0FF_M[n]轉(zhuǎn)變?yōu)椤癏”電 平并且高阻抗電平(中間電平Vm)輸入到時(shí)鐘信號(hào)CLK[n]時(shí)，在時(shí)鐘信號(hào)CLK[n]的電壓 電平隨著時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)橹虚g電平Vm而超過“L”電平判決電壓VTHl的情況下，從 比較器CMPl輸出“H”電平，從而置位/復(fù)位鎖存器LTcl的復(fù)位輸入返回到“L”電平。由 于除非時(shí)鐘信號(hào)CLK[η]的電壓電平超過“H”電平判決電壓VTHh否則比較器CMPh輸出“H” 電平，所以置位/復(fù)位鎖存器LTel在從比較器CMPl轉(zhuǎn)變?yōu)椤癏”電平起經(jīng)由與電路ADl和 定時(shí)器TMR2過去周期Tw時(shí)執(zhí)行置位操作。因此，使能信號(hào)ΕΝ[η]轉(zhuǎn)變?yōu)椤癓”電平。置位 /復(fù)位鎖存器LTcl在比較器CMPh輸出“H”電平的情況下不輸出時(shí)鐘脈沖。隨后，當(dāng)如圖4的S403標(biāo)明的那樣，主時(shí)鐘控制信號(hào)0FF_M[n]轉(zhuǎn)變?yōu)椤癓”電平 時(shí)，在時(shí)鐘信號(hào)CLK[n]的電壓電平隨著時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)椤癓”電平而低于“L”電平 判決電壓VTHl的情況下，從比較器CMPl輸出“L”電平。響應(yīng)于此，置位/復(fù)位鎖存器LTcl 執(zhí)行復(fù)位操作(保持復(fù)位狀態(tài))，并且經(jīng)由與電路ADl和定時(shí)器TMR2使置位/復(fù)位鎖存器 LTel的置位輸入返回到“L”電平。之后，當(dāng)如圖4中S404標(biāo)明的那樣，針對(duì)其間主時(shí)鐘控制信號(hào)0FF_M[n]為“L”電 平的周期輸入與主時(shí)鐘信號(hào)CLK_M[n]對(duì)應(yīng)的時(shí)鐘信號(hào)CLK[n]時(shí)，在時(shí)鐘信號(hào)CLK[n]的電 壓電平隨著時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)椤癏”電平而超過“L”電平判決電壓VTHl的情況下，從比 較器CMPl輸出“H”電平。響應(yīng)于此，置位/復(fù)位鎖存器LTcl的置位輸入返回到“L”電平。 此夕卜，當(dāng)時(shí)鐘信號(hào)CLK[n]的電壓電平超過“H”電平判決電壓VTHh時(shí)，從比較器CMPh輸出 “L”電平。響應(yīng)于此，置位/復(fù)位鎖存器LTcl執(zhí)行置位操作，并且置位/復(fù)位鎖存器LTel 執(zhí)行復(fù)位操作。之后，在時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)椤癓”電平的情況下執(zhí)行與上述在S401處類 似的操作。因此，時(shí)鐘脈沖輸出到內(nèi)部時(shí)鐘信號(hào)CLK_S[n]，并且在置位/復(fù)位鎖存器LTel 的復(fù)位操作情況下使能信號(hào)EN[n]轉(zhuǎn)變?yōu)椤癏”電平。以這種方式使用圖3的高阻抗檢測器HZDETl使得可以通過使用時(shí)鐘信號(hào)CLK [η] 的高阻抗?fàn)顟B(tài)生成使能信號(hào)ΕΝ[η]。通過如圖4中所示的在使能信號(hào)ΕΝ[η]處于“L”電平 的同時(shí)將內(nèi)部時(shí)鐘信號(hào)CLK_S[n]固定于“L”電平(或“H”電平)，圖1(b)中所示的PWM控 制器PWM_CTL不會(huì)造成其內(nèi)部電路的信號(hào)轉(zhuǎn)變并且提供功率節(jié)省。順便提及，圖3中所示 的電路例子當(dāng)然不限于此，而是可以按照各種方式進(jìn)行修改。例如，比較器CPMh和CMPl可 以用閾值電壓適當(dāng)調(diào)整的反相器來替代。此外，置位/復(fù)位鎖存器LTel和LTcl可以適當(dāng) 地修改，包含它們的輸入/輸出極性以及鎖存器的種類。
如上所述使用根據(jù)第一實(shí)施例的電源器件典型地能夠?qū)崿F(xiàn)在減少布線數(shù)目的情 況下使用多相系統(tǒng)來實(shí)現(xiàn)電源器件的小型化。第二實(shí)施例第二實(shí)施例將說明圖3中所示高阻抗檢測器HZDETl的修改。圖5是示出了根據(jù) 本發(fā)明第二實(shí)施例的電源器件中包括的使能檢測器(高阻抗檢測器)的構(gòu)造例子的電路 圖。圖5中所示的高阻抗檢測器HZDET2包括電阻器Rl和R2、閾值設(shè)定反相器IV_VTh和 IV_VT1、反相器IVll至IV13、與電路AD11、或(OR)電路0R11、與非(NAND)電路ND11、定時(shí) 器TMR3、置位/復(fù)位鎖存器LTe2和LTc2以及NMOS晶體管麗12。電阻器Rl設(shè)置在用于來自微控制器單元MCU的時(shí)鐘信號(hào)CLK[n]的輸入的節(jié)點(diǎn)與 電源電壓VDD(例如5V)之間。電阻器R2的一端耦合到時(shí)鐘信號(hào)CLK[n]的輸入節(jié)點(diǎn)，而另 一端耦合到NMOS晶體管麗12的漏極。NMOS晶體管麗12具有耦合到接地電源電壓GND的 源極和由使能信號(hào)EN[n]控制的柵極。閾值設(shè)定反相器IV_VTh具有圖3中所示的“H”電 平判決電壓VTHh的閾值，并且響應(yīng)于時(shí)鐘信號(hào)CLK[n]執(zhí)行反相操作。閾值設(shè)定反相器IV_ VTl具有圖3中所示的“L”電平判決電壓VTHl的閾值，并且響應(yīng)于時(shí)鐘信號(hào)CLK[n]執(zhí)行反 相操作。與電路ADll和或電路ORll 二者都分別具有如下兩個(gè)輸入一個(gè)是經(jīng)由反相器 IVll輸入有閾值設(shè)定反相器IV_VTh的輸出，而另一個(gè)是經(jīng)由反相器IV12輸入有閾值設(shè)定 反相器IV_VT1的輸出。與非電路NDll的兩個(gè)輸入中的一個(gè)是經(jīng)由反相器IVll輸入有閾 值設(shè)定反相器IV_VTh的輸出，另一個(gè)是經(jīng)由反相器IV12輸入有閾值設(shè)定反相器IV_VT1的 輸出。定時(shí)器TMR3包括PMOS晶體管MP11、NM0S晶體管MNl 1、電阻器R3、反相器IV14和 IV15、電容器Cl以及單穩(wěn)態(tài)脈沖電路(IPLS)。PMOS晶體管MPll分別具有耦合到電源電壓 VDD的源極、耦合到與非電路NDll的輸出的柵極以及耦合到電阻器R3的一端的漏極。NMOS 晶體管麗11分別具有耦合到接地電源電壓GND的源極、耦合到與非電路NDll的輸出的柵 極以及耦合到電阻器R3的另一端的漏極。電容器Cl耦合在電阻器R3的另一端與接地電 源電壓GND之間。從電阻器R3的另一端獲得的信號(hào)經(jīng)由反相器IV14和IV15輸入到單穩(wěn) 態(tài)脈沖電路1PLS。單穩(wěn)態(tài)脈沖電路IPLS在其檢測到IV15的輸出處的上升沿時(shí)一次輸出具 有預(yù)定時(shí)間(例如，20ns)的脈沖寬度的“H”脈沖。盡管這里沒有特別限制，但例如電阻器R3為MkQ，電容器Cl為2pF。在這種情 況下，在NDll的輸出保持在“L”電平的同時(shí)，反相器IV14的輸入節(jié)點(diǎn)的電壓以R3XC1 (這 里為150ns)的時(shí)間常數(shù)逐漸上升到電源電壓VDD。當(dāng)電壓達(dá)到反相器IV14的閾值電壓時(shí)， 在反相器IV15的輸出節(jié)點(diǎn)處出現(xiàn)上升沿。順便提及，由于在時(shí)鐘信號(hào)CLK[n]的電壓電平 變?yōu)榇笥凇癓”電平判決電壓VTHl且小于“H”電平判決電壓VTHh的中間電平的情況下與非 電路NDll的輸出變?yōu)椤癓”電平，所以僅當(dāng)在特定周期期間中間電平持續(xù)時(shí)，定時(shí)器TMR3輸 出單穩(wěn)態(tài)“H”脈沖。置位/復(fù)位鎖存器LTc2響應(yīng)于從與電路ADll輸出的“H”電平而執(zhí)行置位操作， 并響應(yīng)于從或電路ORll輸出的“L”電平而執(zhí)行復(fù)位操作。置位/復(fù)位鎖存器LTc2當(dāng)其執(zhí) 行了置位操作時(shí)向內(nèi)部時(shí)鐘信號(hào)CLK_S[n]輸出“H”電平，并當(dāng)其執(zhí)行了復(fù)位操作時(shí)向內(nèi)部 時(shí)鐘信號(hào)CLK_S[n]輸出“L”電平。另一方面，置位/復(fù)位鎖存器電路LTe2響應(yīng)于從定時(shí)器TMR3輸出的“H”電平而執(zhí)行置位操作，并響應(yīng)于從或電路ORll輸出的“L”電平而執(zhí)行 復(fù)位操作。置位/復(fù)位鎖存器LTe2當(dāng)其執(zhí)行了置位操作時(shí)向使能信號(hào)EN[n]輸出“L”電 平，并當(dāng)其執(zhí)行了復(fù)位操作時(shí)向使能信號(hào)EN[n]輸出“H”電平。圖6是示出了圖5中所示的高阻抗檢測器HZDET2的操作例子的波形圖。首先，在 圖5中，其間置位/復(fù)位鎖存器LTc2的置位輸入(S)變?yōu)椤癏”電平的周期對(duì)應(yīng)于其間時(shí)鐘 信號(hào)CLK [η]的電壓電平超過“H”電平判決電壓VTHh的周期，而其間置位/復(fù)位鎖存器LTc2 的復(fù)位輸入(R)變?yōu)椤癏”電平(/R:“L”電平)的周期對(duì)應(yīng)于其間時(shí)鐘信號(hào)CLK[n]的電壓 電平低于“L”電平判決電壓VTHl的周期。其間置位/復(fù)位鎖存器LTe2的置位輸入⑶變 為“H”電平的周期對(duì)應(yīng)于其間時(shí)鐘信號(hào)CLK[n]的電壓電平處于中間電平并且在其持續(xù)預(yù) 定周期之后所取得的單穩(wěn)態(tài)脈沖周期。其間置位/復(fù)位鎖存器LTe2的復(fù)位輸入(R)變?yōu)?“H”電平(/R:“L”電平)的周期對(duì)應(yīng)于其間時(shí)鐘信號(hào)CLK[n]的電壓電平低于“L”電平判 決電壓VTHl的周期。因而，當(dāng)如圖6中S601標(biāo)明的那樣，針對(duì)其間主時(shí)鐘控制信號(hào)0FF_M[n]處于“L” 電平的周期輸入與主時(shí)鐘信號(hào)CLK_M[n]對(duì)應(yīng)的時(shí)鐘信號(hào)CLK[n]時(shí)，在時(shí)鐘信號(hào)CLK[n]的 電壓電平隨著時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)椤癏”電平而超過“L”電平判決電壓VTHl的情況下，置 位/復(fù)位鎖存器LTc2和LTe2的復(fù)位輸入分別返回到“L”電平。此外，當(dāng)時(shí)鐘信號(hào)CLK[n] 的電壓電平超過“H”電平判決電壓VTHh時(shí)，置位/復(fù)位鎖存器LTc2執(zhí)行置位操作。之后，當(dāng) 時(shí)鐘信號(hào)CLK[n]的電壓電平隨著時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)椤癓”電平而低于“H”電平判決電 壓VTHh時(shí)，置位/復(fù)位鎖存器LTc2的置位輸入返回到“L”電平。此外，當(dāng)時(shí)鐘信號(hào)CLK[n] 的電壓電平低于“L”電平判決電壓VTHl時(shí)，LTc2和LTe2分別執(zhí)行復(fù)位操作。因而，時(shí)鐘脈 沖輸入到內(nèi)部時(shí)鐘信號(hào)CLK_S[n]，并且“H”電平輸出到使能信號(hào)EN[n](保持“H”電平)。接下來，當(dāng)如圖6中S602標(biāo)明的那樣，主時(shí)鐘控制信號(hào)0FF_M[n]轉(zhuǎn)變?yōu)椤癏”電平 并且高阻抗電平(中間電平Vm)輸入到時(shí)鐘信號(hào)CLK[n]時(shí)，在時(shí)鐘信號(hào)CLK[n]的電壓電 平隨著時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)橹虚g電平Vm而超過“L”電平判決電壓VTHl的情況下，置位 /復(fù)位鎖存器LTc2和LTe2的復(fù)位輸入返回到“L”電平。由于除非時(shí)鐘信號(hào)CLK[n]的電壓 電平處于不超過“H”電平判決電壓VTHh的中間電平否則與非電路NDll輸出“L”電平，所 以在中間電平在與上述C1XR3對(duì)應(yīng)的預(yù)定周期(Tw)期間持續(xù)的情況下從定時(shí)器TMR3輸 出單穩(wěn)態(tài)脈沖，從而置位/復(fù)位鎖存器LTe2響應(yīng)于該單穩(wěn)態(tài)脈沖執(zhí)行置位操作。當(dāng)執(zhí)行該 置位操作時(shí)，使能信號(hào)EN[n]轉(zhuǎn)變?yōu)椤癓”電平并且NMOS晶體管麗12響應(yīng)于此而驅(qū)動(dòng)為截 止。因此，通過電阻器Rl和R2的電流截?cái)唷Ａ硪环矫?，?dāng)NMOS晶體管麗12驅(qū)動(dòng)為截止時(shí)，時(shí)鐘信號(hào)CLK[n]的輸入節(jié)點(diǎn)上升 到“H”電平。當(dāng)隨著該上升時(shí)鐘信號(hào)CLK[n]的電壓超過“H”電平判決電壓VTHh時(shí)，LTc2 執(zhí)行置位操作，從而內(nèi)部時(shí)鐘信號(hào)CLK_S[n]轉(zhuǎn)變?yōu)椤癏”電平。隨后，內(nèi)部時(shí)鐘信號(hào)CLK_S[n] 固定為“H”電平，除非時(shí)鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)椤癓”電平。之后，當(dāng)如圖6的S603標(biāo)明的那 樣，主時(shí)鐘信號(hào)CLK_M[n]處于“L”電平狀態(tài)并且主時(shí)鐘控制信號(hào)0FF_M[n]轉(zhuǎn)變?yōu)椤癓”電 平時(shí)，CLK[n]的電壓電平也相應(yīng)地降低為“L”電平。當(dāng)時(shí)鐘信號(hào)CLK[n]的電壓電平隨著時(shí) 鐘信號(hào)CLK[n]轉(zhuǎn)變?yōu)椤癓”電平而低于“H”電平判決電壓VTHh時(shí)，置位/復(fù)位鎖存器LTc2 的置位輸入返回到“L”電平。此外，當(dāng)時(shí)鐘信號(hào)CLK[η]的電壓電平低于“L”電平判決電壓 VTHl時(shí)，置位/復(fù)位鎖存器LTc2和LTe2分別執(zhí)行復(fù)位操作。因此，內(nèi)部時(shí)鐘信號(hào)CLK_S[η]轉(zhuǎn)變?yōu)椤癓”電平，并且使能信號(hào)EN[η]轉(zhuǎn)變?yōu)椤癏”電平。當(dāng)使能信號(hào)EN[η]轉(zhuǎn)變?yōu)椤癏”電 平時(shí)，NMOS晶體管麗12再次導(dǎo)通。之后，在圖6的S604執(zhí)行與在S601類似的操作。因而，與圖3的高阻抗檢測器HZDETl相比，圖5中所示的高阻抗檢測器HZDET2在 原理上不同于以下幾點(diǎn)。第一個(gè)不同原理點(diǎn)在于，將圖3中所示的比較器CMW1和CMPl改變 為閾值設(shè)定反相器IV_VTh和IV_VT1。因而可以減小電路面積。第二個(gè)不同原理點(diǎn)在于，附 加地提供了用于切斷穩(wěn)定或靜止電流的NMOS晶體管MN12。因而可以降低在使能信號(hào)EN[n] 處于非激活狀態(tài)(“L”電平)的情況下的電流消耗。如上所述使用根據(jù)第二實(shí)施例的電源器件典型地能夠以與第一實(shí)施例類似的方 式實(shí)現(xiàn)在減少布線數(shù)目的情況下使用多相系統(tǒng)實(shí)現(xiàn)電源器件的尺寸減小。與第一實(shí)施例相 比，還可以實(shí)現(xiàn)電源器件的功率消耗的進(jìn)一步減小。順便提及，圖5的構(gòu)造例子當(dāng)然不限于 此，而是可以適當(dāng)?shù)匦薷?。例如，代替如圖5中所示的在GND側(cè)上設(shè)置用作電流切斷開關(guān)的 NMOS晶體管麗12，可以在VDD側(cè)上設(shè)置用作電流切斷開關(guān)的PMOS晶體管。第三實(shí)施例圖7是圖示了根據(jù)本發(fā)明第三實(shí)施例的電源器件的構(gòu)造的一個(gè)例子的示意圖。在 圖7中圖示了與圖1(a)和圖1(b)中所示的誤差總線EB有關(guān)的構(gòu)造例子。圖7中所示的 電源器件包括模擬配套單元ACU、多個(gè)(這里為兩個(gè))裝備有PWM的驅(qū)動(dòng)單元PSIP[1]和 PSIP[2]以及電感器L[l]和L[2]。模擬配套單元A⑶包括誤差放大器EA、低通濾波器LPF、比較器CMP21、與電路 AD21和輸入電壓檢測電路UVL0C_M。除了輸入晶體管Qe之外，誤差放大器EA作為其等效 電路還包括偏置電流源IBl和電壓值調(diào)整電阻器Rol，偏置電流源IBl的一端耦合到電源電 壓VCC，電壓值調(diào)整電阻器Rol設(shè)置在偏置電流源IBl的另一端與輸入晶體管Qe的漏極之 間，輸入晶體管Qe的源極耦合到接地電源電壓GND。誤差放大器EA從偏置電流源IBl和電 壓值調(diào)整電阻器Rol的耦合節(jié)點(diǎn)生成誤差放大器信號(hào)E0，并將其輸出到誤差總線EB。順便 提及，盡管這里示出等效電路，但實(shí)際電路是設(shè)置有差分晶體管對(duì)的差分放大器電路。低通濾波器LPF使誤差總線EB上的電壓電平平滑。比較器CMP21以從低通濾波 器LPF輸出的電壓電平作為(+)輸入并以比較電壓VTH作為(-)輸入來確定誤差總線EB上 的電壓電平。當(dāng)電源電壓VCC(例如，5V等)高于預(yù)定電壓(例如，4V等)時(shí)，輸入電壓檢 測電路UVL0C_M向輸入電壓檢測信號(hào)UVLOm輸出“H”電平。與電路AD21以從比較器CMP21 輸出的比較結(jié)果和輸入電壓檢測信號(hào)UVLOm作為輸入執(zhí)行與操作，并根據(jù)其與操作的結(jié)果 來控制A⑶使能信號(hào)和MCU使能信號(hào)EN_MCU的“H”電平(激活狀態(tài))和“L”電平 (非激活狀態(tài))。響應(yīng)于ACU使能信號(hào)EN_ACU的“H”電平，使得模擬配套單元ACU中的其它 內(nèi)部電路(未示出)操作有效。順便提及，MCU使能信號(hào)EN_MCU輸出到微控制器單元MCU。另一方面，每個(gè)單獨(dú)的裝備有PWM的驅(qū)動(dòng)單元PSIP [η](其中η = 1和2)包括PWM 控制器PWM_CTL[n]、控制邏輯LGC[n]和驅(qū)動(dòng)器DRV[n]、晶體管(功率晶體管)QH[n]和 91^[11]、輸入電壓檢測電路而11)(_5[11]、反相器1￥20[11]以及晶體管Ql[n]。這里功率晶體 管QH[n]和QL[n]使用N溝道MOSFET (功率M0SFET)。功率晶體管QH[n]分別具有耦合到 輸入電源電壓VIN(例如，12V等)的漏極和耦合到用作用于生成開關(guān)信號(hào)SW[n]的端子的 外部端子(輸出端子)PN2[n]的源極。功率晶體管QL[n]分別具有耦合到外部端子PN2[η] (Sff[η])的漏極和耦合到接地電源電壓GND的源極。功率晶體管QH[n]和QL[η]的柵極由驅(qū)動(dòng)器DRV [η]控制。PWM控制器PWM_CTL [η]通過峰值電流控制系統(tǒng)使用從微控制器單元MCU輸入的時(shí) 鐘信號(hào)CLK [η]、從模擬配套單元ACU輸入的誤差放大器信號(hào)EO和其本身內(nèi)部檢測的電流信 號(hào)生成PWM信號(hào)PWM[η]?？刂七壿婰GC [η]使用PWM信號(hào)PWM[η]通過驅(qū)動(dòng)器DRV [η]驅(qū)動(dòng) 功率晶體管QH[n]，并使用PWM信號(hào)PWM[n]的互補(bǔ)信號(hào)通過驅(qū)動(dòng)器DRV[η]驅(qū)動(dòng)功率晶體管 QL [η]。當(dāng)輸入電源電壓VIN(例如12V等)高于預(yù)定電壓(例如8V等)時(shí)，輸入電壓檢 測電路UVL0C_S[n]向?qū)?yīng)的輸入電壓檢測信號(hào)UVL0[n]輸出“H”電平。晶體管Ql[n]例 如為NMOS晶體管，其具有耦合到外部端子PN8[n]的漏極和耦合到接地電源電壓GND的源 極，其中誤差放大器信號(hào)EO輸入到該外部端子PN8 [η]。反相器IV20[n]在以輸入電壓檢 測信號(hào)UVL0[n]作為輸入的情況下根據(jù)輸入電壓檢測信號(hào)UVL0[n]的反相信號(hào)驅(qū)動(dòng)晶體管 Ql [η]的柵極。當(dāng)輸入電壓檢測信號(hào)UVLO[η]處于“L”電平時(shí)，控制邏輯LGC[n]通過驅(qū)動(dòng) 器DRV[n]將功率晶體管QH[n]和QL[n]都驅(qū)動(dòng)為截止。每個(gè)電感器L[n]的一端共同耦合到輸出電源節(jié)點(diǎn)V0，而另一端耦合到外部端子 PN2[n] (SW[n])。因而，相應(yīng)的裝備有PWM的驅(qū)動(dòng)單元PSIP [η]根據(jù)PWM信號(hào)PWM[n]以彼 此分別不同的相位向它們自己對(duì)應(yīng)的電感器L[n]供給能量，并通過與能量供給相關(guān)聯(lián)的 多相PWM操作來在輸出電源節(jié)點(diǎn)VO處生成預(yù)定電源(例如，IV的電壓)。在輸出電源節(jié)點(diǎn) VO處的電壓作為輸出電壓檢測信號(hào)ra反饋給模擬配套單元ACU，該輸出電壓檢測信號(hào)ra 通過誤差放大器EA反映在誤差放大器信號(hào)EO中。誤差放大器EA將用于設(shè)定輸出電源節(jié) 點(diǎn)VO的電壓的電壓VR與輸出電壓檢測信號(hào)FB進(jìn)行比較。誤差放大器EA在輸出電壓檢測 信號(hào)FB低于設(shè)定電壓VR時(shí)提高誤差放大器信號(hào)EO的電壓電平，并且在輸出電壓檢測信號(hào) FB高于設(shè)定電壓VR時(shí)降低誤差放大器信號(hào)EO的電壓電平。在描述圖7中所示的構(gòu)造例子的詳細(xì)操作之前，這里將說明作為本發(fā)明前提的由 本發(fā)明人等發(fā)現(xiàn)的問題。圖9(a)和圖9(b)是示出了作為圖7的前提討論的各自不同構(gòu)造 例子的示意圖。圖10是用于說明其中使用圖9(a)的構(gòu)造例子的情況下的第一問題的圖。 圖11(a)和圖11(b)是用于描述第二問題的圖。首先，考慮其中如圖9(a)所示將包括如圖7中所示那樣的輸入電壓檢測電路 UVL0C_S[n]的多個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]與包括輸入電壓檢測電路UVL0C_M的 模擬配套單元ACU通過誤差總線EB耦合的構(gòu)造。現(xiàn)在假設(shè)如圖10所示在電源器件的操 作開始時(shí)模擬配套單元ACU的電源電壓VCC (例如5V)在每個(gè)PSIP’ [η]的輸入電源電壓 VIN(例如12V)之前上升。在這種情況下，模擬配套單元A⑶中的輸入電壓檢測電路UVL0C_ M檢測到電源電壓VCC已上升并且通過對(duì)應(yīng)的輸入電壓檢測信號(hào)UVLOm告知軟啟動(dòng)控制器 SSCTL0響應(yīng)于此，軟啟動(dòng)控制器SSCTL將這樣逐漸上升的電壓施加到誤差放大器EA。相應(yīng) 地，從誤差放大器EA輸出的誤差放大器信號(hào)EO在例如大約2ms的周期上也逐漸上升。之后，當(dāng)每個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]的輸入電源電壓VIN上升時(shí)， PSIP' [η]中的輸入電壓檢測電路UVL0C_S[n]檢測到輸入電源電壓VIN已上升(例如已達(dá) 到8V)并經(jīng)由對(duì)應(yīng)的輸入電壓檢測信號(hào)UVL0[n]使能其自己的內(nèi)部電路或者使之有效。然 而這時(shí)，軟啟動(dòng)周期已經(jīng)完成并且誤差放大器信號(hào)EO的電壓電平變得充分高。因此，裝備 有PWM的驅(qū)動(dòng)單元PSIP’ [η]以最大占空比驅(qū)動(dòng)內(nèi)部晶體管(功率晶體管)以快速提升輸出電源節(jié)點(diǎn)VO的電壓。在這種情況下，大電流突然供給到耦合到輸出電源節(jié)點(diǎn)VO的對(duì)應(yīng) 負(fù)載。因此這造成負(fù)載的擊穿等或者產(chǎn)生輸出電源節(jié)點(diǎn)VO的電壓的過沖，從而造成不穩(wěn)定 的操作(例如振蕩等)。順便提及，當(dāng)軟啟動(dòng)正常運(yùn)行時(shí)，隨著誤差放大器信號(hào)EO的電壓電 平的平緩上升，將晶體管(功率晶體管)控制在例如不變?yōu)樽畲笳伎毡鹊姆秶鷥?nèi)。除了如圖11 (a)中所示的其中每個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]的輸入電源 電壓VIN快速上升(下降)的情況之外，作為另一問題，例如考慮如圖11(b)中所示的每個(gè) 裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]的輸入電源電壓VIN慢速上升(下降)的情況。在這種 情況中，當(dāng)每個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]中包括的輸入電壓檢測電路UVL0C_S[n] 的判決電壓電平存在波動(dòng)時(shí)，針對(duì)每個(gè)PSIP’ [η]設(shè)置用于使其本身有效的定時(shí)變得彼此 不同。在圖11(b)中所示的例子中，首先利用其對(duì)應(yīng)的輸入電壓檢測信號(hào)UVL0[3]使能裝 備有PWM的驅(qū)動(dòng)單元PSIP’ [3]或者使之有效。接下來，利用其對(duì)應(yīng)的輸入電壓檢測信號(hào) UVL0[1]使裝備有PWM的驅(qū)動(dòng)單元PSIP’ [1]有效。隨后，利用其對(duì)應(yīng)的輸入電壓檢測信號(hào) UVLO[2]使裝備有PWM的驅(qū)動(dòng)單元PSIP’ [2]有效。在這樣的情況下，例如，在只有裝備有PWM的驅(qū)動(dòng)單元PSIP’ [3]有效之時(shí)執(zhí)行1 相(例如，0° )的PWM操作。在裝備有PWM的驅(qū)動(dòng)單元PSIP’ [3]和PSIP’ [1]有效之時(shí) 執(zhí)行兩相(例如，0°和對(duì)0° )的PWM操作。然而在執(zhí)行1相的PWM操作之時(shí)，過量的電流 負(fù)載可能會(huì)添加到裝備有PWM的驅(qū)動(dòng)單元PSIP’ [3]中的每個(gè)晶體管，從而造成對(duì)晶體管的 擊穿的擔(dān)心。在執(zhí)行兩相的PWM操作之時(shí)，除了晶體管的擊穿之外，在非均勻的多相操作中 可能出現(xiàn)不穩(wěn)定的操作(諸如振蕩、大輸出波動(dòng)等)。即，盡管在兩個(gè)穩(wěn)定操作時(shí)需要0° 和180°的相位，但在本情況中使用0°和對(duì)0°作為相位。因此想到為了解決這樣的問題而使用如圖9(b)中所示那樣的構(gòu)造例子。圖9(b) 示出了其中從每個(gè)單獨(dú)的裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]中包括的輸入電壓檢測電路 UVL0_S[n]輸出的輸入電壓檢測信號(hào)UVLO[η]反饋給對(duì)應(yīng)的模擬配套單元ACU的構(gòu)造例子。 模擬配套單元A⑶通過與電路AD61對(duì)從其自己的輸入電壓檢測電路UVL0_M輸出的輸入電 壓檢測信號(hào)UVLOm和輸入電壓檢測信號(hào)UVL0[n]進(jìn)行算術(shù)運(yùn)算。當(dāng)所有都是“H”電平時(shí)， 模擬配套單元ACU啟動(dòng)其軟啟動(dòng)控制器SSCTL的操作。因而，由于可以根據(jù)從每個(gè)模擬配套單元ACU和每個(gè)裝備有PWM的驅(qū)動(dòng)單元 PSIP’ [η]最新輸出的輸入電壓檢測信號(hào)UVLOm和UVLO[η]的定時(shí)來啟動(dòng)軟啟動(dòng)，所以可以 解決如圖10中所描述的問題。此外，即使在相應(yīng)裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]處的輸 入電壓檢測信號(hào)UVL0[n]的定時(shí)之間出現(xiàn)差異，誤差放大器信號(hào)EO的電壓也保持在約0V， 除非來自模擬配套單元ACU和裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]的輸入電壓檢測信號(hào)UVLOm 和UVL0[n]都被激活，由此使得可以解決如圖11(b)中所涉及的那樣的問題。也就是，由于 除非誤差放大器信號(hào)EO的電壓在約OV否則各PSIP’ [η]不執(zhí)行PWM操作，所以即使其本身 實(shí)際有效，也不會(huì)出現(xiàn)1相和2相操作的周期。然而，由于當(dāng)使用如圖9(b)中所示那樣的構(gòu)造例子時(shí)需要從相應(yīng)裝備有PWM的驅(qū) 動(dòng)單元PSIP’[n]延伸到模擬配套單元ACU的用于輸入電壓檢測信號(hào)UVL0[n]的布線，所以 出現(xiàn)這樣的問題布線數(shù)目以類似于第一實(shí)施例等的方式增加。因此使用如圖7中所示那 樣的構(gòu)造例子是有益的。在圖7中，使用誤差總線EB執(zhí)行對(duì)每個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP [η]處的輸入電壓檢測信號(hào)UVL0[n]的連線邏輯操作。也就是，除非所有輸入電壓檢測信號(hào)UVLO[η]都 置于“H”電平(激活狀態(tài))，否則誤差總線EB的電壓電平通過任何晶體管Ql [η]變?yōu)榻拥?電壓GND(OV)。另一方面，當(dāng)相應(yīng)輸入電壓檢測信號(hào)UVL0[n]都置于“H”電平時(shí)，誤差總線 EB的電壓電平與每個(gè)輸入電壓檢測信號(hào)UVLO[η]相關(guān)聯(lián)地變?yōu)楦咦杩埂Ｏ鄳?yīng)地，誤差總線 EB的高阻抗的電壓電平可以通過模擬配套單元ACU中對(duì)應(yīng)的誤差放大器EA確定。從而誤差放大器EA可以生成至少不為OV的電壓以使得可以檢測高阻抗。因此， 圖7中所示的誤差放大器EA設(shè)置有電阻器Rol。例如，當(dāng)偏置電流源IBl的電流值為200 μ A時(shí)，電阻器Rol的電阻值設(shè)定為500 Ω 等。在這種情況下，由誤差放大器EA產(chǎn)生的最小輸出電壓值變?yōu)?. IV ( = 200 μ AX 500 Ω )， 并因此高阻抗的誤差總線EB的電壓電平也變?yōu)?. IV。因此，如果通過低通濾波器LPF使誤 差總線EB的電壓電平平滑，并且在以范圍在OV和0. IV之間的比較電壓VTH (例如，50mV) 作為參考的情況下通過比較器CMP21確定該平滑的電壓，則可以辨別誤差總線EB是否是與 每個(gè)輸入電壓檢測信號(hào)UVLO[η]相關(guān)聯(lián)的高阻抗(可以確定是否所有的UVL0[n]都是“H” 電平)。此外，與電路AD21在比較器CMP21的比較結(jié)果和對(duì)應(yīng)的輸入電壓檢測信號(hào)UVLOm 之間執(zhí)行與操作。因此，在輸入電壓檢測信號(hào)UVLOm和UVLO[η]都激活的定時(shí)，用于模擬配 套單元ACU的使能信號(hào)EN_ACU和用于微控制器單元MCU的使能信號(hào)EN_MCU激活。模擬 配套單元ACU響應(yīng)于使能信號(hào)EN_ACU的激活而啟動(dòng)上述軟啟動(dòng)(在圖7中省略)。順便 提及，由于在如上所述輸入電壓檢測信號(hào)UVL0[n]都已激活之后誤差總線EB達(dá)到與每個(gè) UVLO[η]相關(guān)聯(lián)的高阻抗，所以特別在隨后的使用誤差放大器信號(hào)EO的正常操作期間不會(huì) 發(fā)生故障。盡管誤差放大器信號(hào)EO的最小輸出電壓值變?yōu)?. IV等，但在該最小電壓電平 程度的情況下，特別在使用誤差放大器信號(hào)EO的正常操作期間不會(huì)發(fā)生故障。順便提及， 電阻器Rol并不特別地限制，但可以通過例如擴(kuò)散層、多晶硅層等實(shí)現(xiàn)。圖8是示出了圖7的操作例子的波形圖。如從以上描述中理解到的那樣，當(dāng)使用 圖7的構(gòu)造例子時(shí)，以輸入電壓檢測信號(hào)UVLOm和UVL0[n]的最新激活的信號(hào)定時(shí)作為起 始點(diǎn)，誤差總線EB的電壓電平例如上升到0. IV，從而在電壓電平超過比較電壓VTH的階段 激活用于模擬配套單元ACU的使能信號(hào)EN_ACU。響應(yīng)于使能信號(hào)EN_ACU的激活，啟動(dòng)軟啟 動(dòng)操作。因此，輸出電源節(jié)點(diǎn)VO的電壓慢慢上升。如上所述使用根據(jù)第三實(shí)施例的電源器件典型地能夠?qū)崿F(xiàn)在不增加布線數(shù)目的 情況下實(shí)現(xiàn)在電源器件操作開始時(shí)(或者在其操作完成時(shí))的穩(wěn)定(安全)操作。因而可 以提高電源器件的可靠性并以與第一實(shí)施例類似的方式使用多相系統(tǒng)來實(shí)現(xiàn)電源器件的 尺寸減小。順便提及，圖7的構(gòu)造例子當(dāng)然不限于此，而是可以適當(dāng)?shù)匦薷?。盡管例如圖7 的誤差放大器EA采用其中電阻器Rol添加到其原始最小輸出電壓值為OV的差分放大器電 路并且其電壓值上升這樣的配置，但在使用例如其原始最小輸出電壓值大于OV的差分放 大器電路的情況下并不是特別地需要添加電阻器。第四實(shí)施例第四實(shí)施例將說明上述第三實(shí)施例的修改。圖12是示出了根據(jù)本發(fā)明第四實(shí)施 例的電源器件的構(gòu)造的一個(gè)例子的示意圖。盡管圖7中所示的電源器件是基于如圖1(a) 和圖1(b)以及圖25(a)和圖25(b)中所示的通過誤差總線EB供給誤差放大器信號(hào)EO的前提，但如第三實(shí)施例中所述那樣的系統(tǒng)甚至可以應(yīng)用于例如圖22(a)和圖22(b)中所示 的沒有這種誤差總線的構(gòu)造。以類似于圖22(a)和圖22(b)的方式，圖12中所示的電源器件包括PWM控制單元 PWMCTLU、多個(gè)(這里為兩個(gè))驅(qū)動(dòng)單元DRIC[1]和DRIC[2]以及多個(gè)電感器L[l]和L[2]。 驅(qū)動(dòng)單元DRIC[1]和DRIC[2]分別響應(yīng)于從P麗控制單元P麗CTLU輸出的P麗信號(hào)P麗[1] 和PWMD]執(zhí)行多相操作。這里，每個(gè)驅(qū)動(dòng)單元DRIC[n](其中n = l和2)以類似于圖7的 方式包括輸入電壓檢測單元UVL0C_S[n]、反相器IV20[n]和晶體管Ql [η]。然而，晶體管 Ql [η]耦合到設(shè)置為專用的UVLO總線UVLOB而不是圖7中描述的誤差總線ΕΒ。另一方面，PWM控制單元PWMCTLU包括偏置電流源IBll、晶體管(NM0S晶體管)Qs、 反相器IV31至IV33以及輸入電壓檢測電路UVL0C_M。偏置電流源IBll的一端耦合到電源 電壓VCC而另一端耦合到UVLO總線UVL0B。晶體管Qs具有耦合到接地電源電壓GND的源 極和耦合到UVLO總線UVLOB的漏極。以類似于圖7的方式，輸入電壓檢測電路而11)(_1在 電源電壓VCC超過預(yù)定電壓時(shí)向輸入電壓檢測信號(hào)UVLOm輸出“H”電平。晶體管Qs的柵 極由輸入電壓檢測信號(hào)UVLOm通過反相器IV31的反相信號(hào)控制。UVLO總線UVLOB耦合到 反相器IV32的輸入。之后通過設(shè)置在反相器IV32隨后級(jí)中的反相器IV33輸出系統(tǒng)使能 信號(hào) EN_SYS。因而，除了圖7中在相應(yīng)輸入電壓檢測信號(hào)UVLO[η]之間的連線邏輯操作之外，圖 12中所示的電源器件執(zhí)行包括輸入電壓檢測信號(hào)UVLOm的UVLO總線UVLOB上的連線邏輯 操作。也就是，當(dāng)輸入電壓檢測信號(hào)UVLOm和UVLO[η]都置于“H”電平時(shí)，UVLO總線UVLOB 的電壓電平上升到電源電壓VCC，從而激活系統(tǒng)使能信號(hào)EN_SYS。另一方面，當(dāng)輸入電壓檢 測信號(hào)UVLOm和UVL0[n]中任一個(gè)處于“L”電平時(shí)，UVLO總線UVLOB的電壓電平固定到接 地電源電壓GND，從而去激活系統(tǒng)使能信號(hào)EN_SYS。如上所述使用根據(jù)第四實(shí)施例的電源器件典型地能夠?qū)崿F(xiàn)以類似于第三實(shí)施例 情況的方式在不增加布線數(shù)目的情況下實(shí)現(xiàn)在電源器件操作開始時(shí)(或者在其操作完成 時(shí))的穩(wěn)定(安全)操作。順便提及，圖12中所示的構(gòu)造例子當(dāng)然不限于此，而是可以適當(dāng)?shù)匦薷摹＠?，?為原則，圖12和圖7中所示的構(gòu)造例子的每一個(gè)都設(shè)置有如圖21 (a)中所示那樣的連線邏 輯電路。也就是，在圖21(a)中，總線BS的電壓在其中開關(guān)TSWl至TSWn都截止的情況下 通過高電阻器Rz變?yōu)椤癏”電平，而在其它時(shí)間其電壓通過開關(guān)TSWl至TSWn的任一個(gè)變?yōu)?“L”電平。當(dāng)如在圖7的構(gòu)造例子中那樣使用誤差總線EB時(shí)，由于對(duì)總線的電壓的限制通 常需要如圖21 (a)中所示的系統(tǒng)。然而，當(dāng)如圖12的構(gòu)造例子中那樣對(duì)總線的電壓沒有特 別限制時(shí)，如圖21(b)中所示也可以使用其邏輯被修改的原理。也就是，在圖21(b)中，總 線BS的電壓在其中開關(guān)TSWl至TSWn都截止的情況下通過高電阻器Rz變?yōu)椤癓”電平，并 在其它時(shí)間通過開關(guān)TSWl至TSWn的任一個(gè)變?yōu)椤癏”電平。第五實(shí)施例第五實(shí)施例將說明組合第一至第三實(shí)施例中描述的構(gòu)造的電源器件。圖13是圖 示了根據(jù)本發(fā)明第五實(shí)施例的電源器件的構(gòu)造的一個(gè)例子的示意圖。圖13中所示的電源 器件包括公共控制單元CCTLU、多個(gè)(η個(gè))裝備有PWM的驅(qū)動(dòng)單元PSIP[1]至PSIP[n]以 及多個(gè)(η個(gè))電感器L[l]至L[n]。電感器L[l]至L[n]分別具有耦合到輸出電源節(jié)點(diǎn)VO的一端。公共控制單元CCTLU包括微控制器單元MCU和模擬配套單元A⑶。微控制器單元 M⑶包括η個(gè)外部端子PNc [1]至PNc [η]以及兩個(gè)外部端子PNvl和ΡΝνο。外部端子PNvl 被供給有電源電壓VCC，并且分別從外部端子PNc [1]至PNc [η]輸出頻率相同但相位分別 不同的時(shí)鐘信號(hào)CLK[1]至CLK[n]。微控制器單元MCU設(shè)置有數(shù)模轉(zhuǎn)換器DAC，該數(shù)模轉(zhuǎn)換 器DAC被輸入有指示輸出電源節(jié)點(diǎn)VO的設(shè)定電壓的多位數(shù)字碼(稱為VID碼)并從外部 端子PNvo輸出與之對(duì)應(yīng)的模擬電壓。盡管未特別限制，但該設(shè)定電壓可以通過VID碼從例 如0. 8V到1. 8V等的電壓范圍內(nèi)以幾十mV等的跨度來選擇。模擬配套單元ACU包括五個(gè)外部端子PNv2、PNf, PNvi, PNss和PNeo。外部端子 PNv2被供給有電源電壓VCC，而PNvi被輸入有來自微控制器單元MCU中包括的數(shù)模轉(zhuǎn)換器 DAC的模擬電壓。輸出電源節(jié)點(diǎn)VO處的輸出電壓檢測信號(hào)FB由電阻器R41和R42來劃分， 之后其劃分的電壓輸入到外部端子PNfb。外部端子PNss是軟啟動(dòng)端子，其耦合到在外部端 子PNss與接地電源電壓GND之間耦合的外部電容器C41，并且耦合到在外部端子PNss與電 源電壓VCC之間耦合的外部電阻器R43。模擬配套單元A⑶包括誤差放大器EA、可變電壓源VR、輸入電壓檢測電路UVL0C_ Μ、比較器CMP41、與非電路ND41、晶體管(NM0S晶體管)Qlm和低通濾波器LPF。誤差放大 器EA具有一個(gè)(-)輸入和兩個(gè)(+)輸入，并且通過PNeo輸出誤差放大器信號(hào)Ε0。以兩個(gè) (+)輸入處的電壓中的任一個(gè)低電壓作為參考來放大(_)輸入處的電壓。誤差放大器EA的 (-)輸入耦合到外部端子PNfb，而(+)輸入中的一個(gè)耦合到可變電壓源VR并且其另一個(gè)耦 合到外部端子PNss?？勺冸妷涸碫R生成與來自外部端子PNvi的模擬電壓對(duì)應(yīng)的電壓。輸入電壓檢測電路UVL0C_M在電源電壓VCC的電壓超出預(yù)定電壓時(shí)向輸入電壓檢 測信號(hào)UVLOm輸出“H”電平。比較器CMP41經(jīng)由低通濾波器LPF接受外部端子PNeo的電 壓電平，并以比較電壓VTH作為參考確定它。與非電路ND41對(duì)輸入電壓檢測信號(hào)UVLOm和 比較器CMP41的輸出執(zhí)行與非操作，并由此控制晶體管Qlm的柵極。晶體管Qlm具有耦合 到接地電源電壓GND的源極和耦合到外部端子PNss的漏極。輸入電壓檢測電路UVL0C_M、低通濾波器LPF、比較器CMP41、與非電路ND41和晶 體管Qlm實(shí)現(xiàn)類似于圖7中描述的模擬配套單元ACU的功能。即，當(dāng)外部端子PNeo的電壓 電平達(dá)到與裝備有PWM的驅(qū)動(dòng)單元PSIP [1]至PSIP [η]中的輸入電壓檢測信號(hào)UVLO [1]至 UVLO[η]相關(guān)聯(lián)的高阻抗時(shí)，經(jīng)由比較器CMP41輸出“H”電平。當(dāng)除了這種狀態(tài)之外輸入電 壓檢測信號(hào)UVLOm也處于“H”電平時(shí)，與非電路AD41輸出“L”電平，從而將晶體管Qlm驅(qū) 動(dòng)為截止。在這種情況下，在外部端子PNss啟動(dòng)對(duì)電容器C41的充電，并將充電電壓輸入 到誤差放大器EA以啟動(dòng)或者發(fā)起軟啟動(dòng)。由于裝備有PWM的驅(qū)動(dòng)單元PSIP[1]至PSIP[n]分別設(shè)置有類似的構(gòu)造并且它們 的內(nèi)部構(gòu)造也分別與圖1(a)和圖1(b)以及圖7等中所示的構(gòu)造類似，所以為了避免重復(fù) 說明將簡要地說明與圖1 (a)和圖1 (b)以及圖7等中類似的部件。每個(gè)裝備有PWM的驅(qū)動(dòng) 單元PSIP [η](其中η = 1,2,……)裝備有五個(gè)外部端子PNl [η]、ΡΝ2 [η]、ΡΝ3 [η]、ΡΝ8 [η] 和ΡΝ9 [η]。外部端子Pm [η]被供給有輸入電源電壓VIN,并且外部端子ΡΝ3 [η]被供給有接 地電源電壓GND。從模擬配套單元A⑶輸出的誤差放大器信號(hào)EO輸入到外部端子ΡΝ8 [η]， 并且從微控制器單元MCU輸出的時(shí)鐘信號(hào)CLK[n]輸入到外部端子PN9[n]。在外部端子PN2[n]處生成開關(guān)信號(hào)SW[η]，并且電感器L [η]的另一端耦合到外部端子ΡΝ2 [η]。每個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP[η]還包括晶體管(功率晶體管)QH[n]和QL[n]、 驅(qū)動(dòng)器DRVh [η]和DRVl [η]、控制邏輯LGC [n]、PWM控制器PWM_CTL [η]和高阻抗檢測器 HZDET[n]。這些構(gòu)造與圖1(a)和圖1(b)中所示的類似。高阻抗檢測器HZDET[η]對(duì)應(yīng)于 圖1(a)和圖1(b)中每一個(gè)中所示的使能檢測器ENDET。其具體構(gòu)造例子對(duì)應(yīng)于圖3和圖 5中每一個(gè)中所示的構(gòu)造例子。每個(gè)使能檢測器HZDET[η]從外部端子ΡΝ9[η]輸入的時(shí)鐘 信號(hào)CLK[n]生成使能信號(hào)EN[n]和內(nèi)部時(shí)鐘信號(hào)CLK_S[η]。PWM控制器PWM_CTL[η]以時(shí) 鐘信號(hào)CLK_S [η]的邊沿為起點(diǎn)執(zhí)行PWM操作，根據(jù)誤差放大器信號(hào)EO與從流過對(duì)應(yīng)晶體 管QH[n]的電流檢測到的電流Idh’ [η]之間的比較結(jié)果確定占空比，并生成具有該占空比 的 PWM 信號(hào) PWM [η]。裝備有PWM的驅(qū)動(dòng)單元PSIP [η]還包括輸入電壓檢測電路UVL0C_S [η]、反相器 1乂20[11]和晶體管01[11]。這些構(gòu)造類似于圖7中所示的構(gòu)造。當(dāng)從裝備有PWM的驅(qū)動(dòng) 單元PSIP[1]至PSIP[n]的輸入電壓檢測電路生成的相應(yīng)輸入電壓檢測信號(hào)UVL0[1]至 UVLO[η]都置于激活狀態(tài)(“H”電平)時(shí)，共同耦合到外部端子ΡΝ8[1]至ΡΝ8[η]的誤差總 線EB變?yōu)榕c輸入電壓檢測信號(hào)相關(guān)聯(lián)的高阻抗。此外，每個(gè)裝備有PWM的驅(qū)動(dòng)單元PSIP [η]具有調(diào)節(jié)器VREG [η]和參考電流生成 器IREre[n]。調(diào)節(jié)器VREG[n]響應(yīng)于輸入電源電壓VIN(例如12V等)生成內(nèi)部電源電壓 VDD [η](例如5V等)。控制邏輯LGC [η]、PWM控制器PWM_CTL[n]、高阻抗檢測器HZDET[n]等 響應(yīng)于內(nèi)部電源電壓VDD [η]而操作。每個(gè)參考電流生成器IREre [η]響應(yīng)于內(nèi)部電源電壓 VDD [η]生成預(yù)定的多個(gè)參考電流IREF [η]。參考電流IREF [η]分別供給到PWM控制器PWM_ CTL[η]或者甚至除了 PWM控制器PWM_CTL[n]還供給到控制邏輯LGC[η]，并且成為這些內(nèi) 部電路所需的偏置電流。參考電流生成器IREre[η]響應(yīng)于來自高阻抗檢測器HZDET[η]的 使能信號(hào)ΕΝ[η]的去激活而停止多個(gè)參考電流IREF[η]中的一些或者所有電流。因此，使 每個(gè)PSIP [η]處于節(jié)電模式。圖14是示出了圖13中所示裝備有PWM的驅(qū)動(dòng)單元(PSIP)的詳細(xì)構(gòu)造例子的框 圖。如圖14中所示，用作半導(dǎo)體器件的裝備有PWM的驅(qū)動(dòng)單元(PSIP)大體上劃分成高側(cè) 晶體管(功率晶體管)QH和QH’、低側(cè)晶體管(功率晶體管)QL以及除此之外的電路組，并 且包括用于控制相應(yīng)晶體管的各種控制電路。晶體管QH、QH’和QL例如是η溝道M0SFET。 晶體管QH和QH’形成在高側(cè)半導(dǎo)體芯片HSCP內(nèi)，低側(cè)晶體管QL形成在低側(cè)半導(dǎo)體芯片 LSCP內(nèi)，并且除此之外的各種控制電路形成在控制半導(dǎo)體芯片CTLCP內(nèi)。如稍后所描述的， 這些半導(dǎo)體芯片例如安裝在一個(gè)半導(dǎo)體封裝中。二極管Dl形成在高側(cè)晶體管QH的源極和 漏極之間，并且肖特基二極管SBDl形成在低側(cè)晶體管QL的源極和漏極之間。該肖特基二 極管SBDl能夠降低在高側(cè)晶體管QH截止之后直到低側(cè)晶體管QL導(dǎo)通為止的死時(shí)間期間 在低側(cè)晶體管QL上的電流路徑中形成的電壓降。高側(cè)晶體管QH具有由其對(duì)應(yīng)的驅(qū)動(dòng)器DRVh驅(qū)動(dòng)的柵極、耦合到被供給有輸入電 源電壓ViN的外部端子Pm的漏極以及耦合到用作用于產(chǎn)生開關(guān)信號(hào)sw的端子的外部端 子(輸出端子)ΡΝ2的源極。低側(cè)晶體管QL具有由其對(duì)應(yīng)的驅(qū)動(dòng)器DRVl驅(qū)動(dòng)的柵極、耦合 到外部端子ΡΝ2 (SW)的漏極以及耦合到被供給有接地電源電壓PGND的外部端子ΡΝ3的源 極。外部端子ΡΝ3 (PGND)用作專用于晶體管QH和QL的端子。與用于各種控制電路等的接地電源電壓SGND隔離地設(shè)置外部端子PN3使得不對(duì)其他各種控制電路等產(chǎn)生開關(guān)噪聲。高 側(cè)晶體管QH’具有由驅(qū)動(dòng)器DRVh驅(qū)動(dòng)的柵極、耦合到外部端子PNl (VIN)的漏極以及耦合 到晶體管(PM0S晶體管)Q2的源極的源極。高側(cè)晶體管QH’形成為使得在高側(cè)半導(dǎo)體芯片 HSCP內(nèi)與高側(cè)晶體管QH構(gòu)造電流鏡電路，并且具有高側(cè)晶體管QH的1/18500的尺寸。這里，高側(cè)晶體管QH的源極(SW)和高側(cè)晶體管QH’的源極分別耦合到放大器 AMP2的兩個(gè)輸入節(jié)點(diǎn)。晶體管Q2的柵極由放大器AMP2的輸出節(jié)點(diǎn)驅(qū)動(dòng)。高側(cè)晶體管QH’ 是用于檢測流過高側(cè)晶體管QH的電流IL的元件。當(dāng)高側(cè)晶體管QH’和QH的源極處的電 壓彼此相等時(shí)，IL/18500的電流通過電流鏡構(gòu)造流過高側(cè)晶體管QH’。因此，放大器AMP2 和晶體管Q2設(shè)置成使高側(cè)晶體管QH’* QH的源極電壓相等并高精確度地檢測高側(cè)晶體管 QH的電流。偏置電流源IB耦合到晶體管Q2的源極。偏置電流源IB設(shè)置成即使在高側(cè)晶 體管QH的電流IL幾乎為零的情況下也能夠相等地控制高側(cè)晶體管QH和QH’的源極電壓。由高側(cè)晶體管QH’檢測到的電流經(jīng)由晶體管Q2輸入到消隱電路BK。消隱電路BK 設(shè)定各晶體管QH和QL的開關(guān)周期作為屏蔽周期(例如幾十ns)，并將高側(cè)晶體管QH’產(chǎn)生 的電流檢測信號(hào)CS供給到外部端子PN11。用于電流-電壓轉(zhuǎn)換的外部電阻器Rcs耦合到 外部端子PNll (CS)，由此電流檢測信號(hào)CS轉(zhuǎn)換為其對(duì)應(yīng)的電壓。順便提及，用于調(diào)整偏移 電壓以實(shí)現(xiàn)電壓穩(wěn)定化的偏置電流源IB2耦合到外部端子PNll (CS)。驅(qū)動(dòng)器DRVh基于來自對(duì)應(yīng)的控制邏輯LGC的控制來驅(qū)動(dòng)高側(cè)晶體管QH和QH’。驅(qū) 動(dòng)器DRVl基于來自控制邏輯LGC的控制來驅(qū)動(dòng)低側(cè)晶體管QL。來自外部端子Pm的輸入 電源電壓VIN (例如12V等)供給到其對(duì)應(yīng)的輸入電壓檢測電路UVL0C_S以及調(diào)節(jié)器VREGl 和VREG2。輸入電壓檢測電路UVL0C_S檢測到輸入電源電壓VIN大于或等于預(yù)定電壓(例 如8V等)。在這種情況下，輸入電壓檢測電路UVL0C_S通過輸入電壓檢測信號(hào)UVLO使調(diào)節(jié) 器VREGl和VREG2的操作有效。調(diào)節(jié)器VREGl和VREG2響應(yīng)于輸入電源電壓VIN分別生成 如大約5V的內(nèi)部電源電壓。調(diào)節(jié)器VREGl將所生成的內(nèi)部電源電壓VDDl供給到各種控制 電路并將其輸出到外部端子PN6。調(diào)節(jié)器VREG2將所生成的內(nèi)部電源電壓VDD2供給到驅(qū)動(dòng) 器DRVh和DRVl等并將其輸出到外部端子PN5。用于電壓穩(wěn)定化的電容器CM和C55分別 耦合到外部端子PN6 (VDDl)和PN5 (VDD2)。由于驅(qū)動(dòng)器DRVh和DRVl這里分別驅(qū)動(dòng)晶體管QH、QH’和QL，所以需要相對(duì)大的 電流并且生成大量噪聲。另一方面，由于其他各種控制電路在其內(nèi)部包括諸如放大器的許 多模擬電路，所以需要降低電源噪聲。因此，它們的電源由兩個(gè)調(diào)節(jié)器VREGl和VREG2單獨(dú) 生成。調(diào)節(jié)器電壓監(jiān)視電路SV監(jiān)視由調(diào)節(jié)器VREGl和VREG2生成的內(nèi)部電源電壓并在它 落入預(yù)定范圍的情況下輸出內(nèi)部電源使能信號(hào)REGGD。遞升或升壓電壓BOOT在外部端子PN4處生成并作為用于驅(qū)動(dòng)器DRVh的電源電壓 供給。外部端子PM(BOOT)經(jīng)由肖特基二極管SBD2耦合到外部端子PN5(VDD2)并通過升 壓外部電容器Cb和外部電阻器Rb耦合到外部端子(輸出端子)PN2(SW)。當(dāng)高側(cè)晶體管 QH截止時(shí)，內(nèi)部電源電壓VDDl經(jīng)由肖特基二極管SBD2和外部端子PM(BOOT)施加到升壓 外部電容器Cb。之后，當(dāng)高側(cè)晶體管QH導(dǎo)通時(shí)，傳送到外部端子SW的輸入電源電壓VIN通 過升壓外部電容器Cb升壓，其轉(zhuǎn)而供給到驅(qū)動(dòng)器DRVh。因此，驅(qū)動(dòng)器DRVh能夠生成大于或 等于高側(cè)晶體管QH的閾值的電壓?？刂七壿婰GC響應(yīng)于內(nèi)部電源使能信號(hào)REGGD、輸入電壓檢測信號(hào)UVL0、PWM信號(hào)(PWM)、使能信號(hào)EN和過電流檢測信號(hào)OCP來執(zhí)行操作。內(nèi)部電源使能信號(hào)REGGD從調(diào)節(jié) 器電壓監(jiān)視電路SV生成，輸入電壓檢測信號(hào)UVLO從輸入電壓檢測電路UVL0C_S生成，PWM 信號(hào)(PWM)從PWM控制器PWM_CTL生成，使能信號(hào)EN從高阻抗檢測器HZDET生成，而過電 流檢測信號(hào)OCP從過電流檢測電路OCPC生成。過電流檢測電路OCPC響應(yīng)于放大器AMP3 的輸出執(zhí)行操作。放大器AMP3將外部端子PNlI(CS)的電壓與比較電壓VR2進(jìn)行比較并將 其間的比較結(jié)果輸出到過電流檢測電路0CPC。過電流檢測電路OCPC在CS的電壓過量的情 況下(即，當(dāng)過電流流過高側(cè)晶體管QH時(shí))根據(jù)比較結(jié)果將過電流檢測信號(hào)OCP去激活。在相應(yīng)信號(hào)REGGD、UVLO、EN和OCP —起激活的情況下，控制邏輯LGC使用PWM信 號(hào)(PWM)控制驅(qū)動(dòng)器DRVh和DRVl。另一方面，當(dāng)這些信號(hào)中的任何信號(hào)去激活時(shí)，控制邏 輯LGC控制驅(qū)動(dòng)器DRVh和DRVl —起截止。這里，內(nèi)部電源使能信號(hào)REGGD的激活意味著 充分生成每個(gè)內(nèi)部電源電壓，而輸入電壓檢測信號(hào)UVLO的激活意味著輸入電源電壓VIN是 充分的電壓。使能信號(hào)EN的激活意味著從外部輸入使器件有效的命令，而過電流檢測信號(hào) OCP的激活意味著沒有過電流流過高側(cè)晶體管QH。時(shí)鐘信號(hào)CLK輸入到外部端子PN9。時(shí) 鐘信號(hào)CLK輸入到如上所述的高阻抗檢測器HZDET。因此，高阻抗檢測器HZDET生成使能信 號(hào)EN和內(nèi)部時(shí)鐘信號(hào)CLK_S。PWM控制器PWM_CTL包括電阻器R51和R52、放大器AMP1、觸發(fā)器FFp以及軟啟動(dòng) 控制器SSCTL_S。電阻器R51和R52劃分從外部端子PN8輸入的誤差放大器信號(hào)EO并將 劃分的電壓施加到放大器AMPl的(-)輸入節(jié)點(diǎn)。通過將偏移電壓(這里為0. IV)施加到 從外部端子PNll獲得的電流檢測信號(hào)CD所得到的信號(hào)施加到放大器AMPl的一個(gè)(+)輸 入節(jié)點(diǎn)。從軟啟動(dòng)控制器SSCTL_S輸出的信號(hào)施加到放大器AMPl的另一個(gè)(+)輸入節(jié)點(diǎn)。 放大器AMPl以兩個(gè)⑴輸入節(jié)點(diǎn)的電壓中任一個(gè)低電壓作為參考來放大㈠輸入節(jié)點(diǎn)的 電壓。軟啟動(dòng)控制器SSCTL_S&括用于檢測使能信號(hào)EN的上升沿的上升沿檢測器 TRDET。當(dāng)完成該檢測時(shí)，軟啟動(dòng)控制器3501_5生成逐漸上升的電壓。在多相操作過程中 根據(jù)負(fù)載LOD的電流消耗狀態(tài)通過使能信號(hào)EN使一些相無效并且之后又使其有效的情況 下使用軟啟動(dòng)控制器SSCTL_S。也就是，由于在使時(shí)能信號(hào)EN有效時(shí)來自外部端子PN8的 誤差放大器信號(hào)EO的電壓變高，所以使用軟啟動(dòng)控制器5501_5通過軟啟動(dòng)執(zhí)行復(fù)位操 作。觸發(fā)器Fi^p根據(jù)放大器AMPl的輸出來執(zhí)行置位操作并根據(jù)內(nèi)部時(shí)鐘信號(hào)CLK_S來執(zhí) 行復(fù)位操作。然后，將來自觸發(fā)器Fi^p的反相輸出信號(hào)(/Q)作為PWM信號(hào)(PWM)輸出到控 制邏輯LGC。參考電流生成器IREre根據(jù)內(nèi)部電源電壓VDDl操作并根據(jù)耦合到外部端子PN7 的參考電流設(shè)定電阻器Rir生成多個(gè)參考電流IREF。將例如包括放大器AMPl至AMP3的操 作電流在內(nèi)的參考電流IREF供給到各種控制電路。當(dāng)去激活使能信號(hào)EN時(shí)，參考電流生 成器IREre停止生成多個(gè)參考電流IREF中的一些或者所有電流并由此進(jìn)入節(jié)電模式。如上所述，晶體管(NM0S晶體管)Ql在外部端子PN8和接地電源電壓SGND之間耦 合到外部端子PNS(EO)。晶體管Ql的柵極由從輸入電壓檢測電路而11)(_5生成的輸入電壓 檢測信號(hào)UVLO (這里是經(jīng)由反相器IV20反相的信號(hào))控制。順便提及，接地電源電壓SGND 從外部端子PNlO供給。圖15是示出了在其中使用圖13和圖14的構(gòu)造例子的情況下通常時(shí)的示意性操作例子的波形圖。這里將作為例子描述其中使來自圖13中所示裝備有PWM的驅(qū)動(dòng)單元 PSIP [1]至PSIP [η]之內(nèi)的裝備有PWM的驅(qū)動(dòng)單元PSIP [1]和PSIP [m]通過它們對(duì)應(yīng)的使 能信號(hào)EN[1]和EN[m](其中m彡η)而有效并執(zhí)行兩相操作的情況。首先，裝備有PWM的驅(qū) 動(dòng)單元PSIP[1]響應(yīng)于時(shí)鐘信號(hào)CLK[1]的上升沿通過預(yù)定延遲時(shí)間將高側(cè)晶體管QH驅(qū)動(dòng) 為“H”電平(即，導(dǎo)通)，并將低側(cè)晶體管QL驅(qū)動(dòng)為“L”電平(即，截止)。順便提及，盡管 必須實(shí)際提供具有死時(shí)間的用以執(zhí)行高側(cè)晶體管QH和低側(cè)晶體管QL之間的切換的定時(shí)， 但這里將其省略。當(dāng)高側(cè)晶體管QH驅(qū)動(dòng)為導(dǎo)通時(shí)，開關(guān)信號(hào)SW[1]的電壓變?yōu)檩斎腚娫措?JiVIN0由于開關(guān)信號(hào)SW[1]的電壓施加到其對(duì)應(yīng)的電感器L[l]，所以按預(yù)定趨勢(shì)上升的 波紋狀電流流過高側(cè)晶體管QH。該電流由圖14中所示的高側(cè)晶體管QH’檢測并通過外部 端子PNll轉(zhuǎn)換成電壓，之后其變?yōu)殡娏鳈z測信號(hào)CS[1]。盡管這里通過圖14的消隱電路 BK提供從高側(cè)晶體管QH的導(dǎo)通直到電流檢測信號(hào)CS[1]中出現(xiàn)電壓為止的預(yù)定屏蔽時(shí)間， 但這樣做是為了防止由于檢測到切換中的尖峰電流所致的故障。盡管未在圖中示出，但尖 峰電流伴隨耦合到低側(cè)晶體管QL的體二極管的恢復(fù)電流。當(dāng)電流檢測信號(hào)CS [1]的電壓達(dá)到從外部端子PN8輸入的誤差放大器信號(hào)EO (其 中伴隨電阻器R51和R52的常數(shù)k反映在圖14中所示的例子中)時(shí)，裝備有PWM的驅(qū)動(dòng)單 元PSIP[1]將高側(cè)晶體管QH驅(qū)動(dòng)為“L”電平(即，截止)，并將低側(cè)晶體管QL驅(qū)動(dòng)為“H” 電平(即，導(dǎo)通)。當(dāng)?shù)蛡?cè)晶體管QL導(dǎo)通(高側(cè)晶體管QH截止)時(shí)，由于在電感器L[l]中 積累的能量，電流沿著經(jīng)由低側(cè)晶體管QL延伸的路徑繼續(xù)流過電感器L[l]。作為結(jié)果，流 過電感器L[l]的電流IL[1]在高側(cè)晶體管QH導(dǎo)通(低側(cè)晶體管QL截止)之時(shí)以預(yù)定趨 勢(shì)上升或增加，并且在低側(cè)晶體管QL導(dǎo)通(高側(cè)晶體管QH截止)之時(shí)以預(yù)定趨勢(shì)減小。當(dāng)通過與時(shí)鐘信號(hào)CLK[1]的180°的相位差輸入CLK[m]時(shí)，對(duì)應(yīng)的裝備有PWM的 驅(qū)動(dòng)單元PSIP[m]響應(yīng)于時(shí)鐘信號(hào)CLK[m]的上升沿而執(zhí)行類似于裝備有PWM的驅(qū)動(dòng)單元 PSIP[1]的操作。作為結(jié)果，電感器L[2]的電流IL[2]以從電感器L[l]的電流IL[1]延遲 半個(gè)周期的形式生成。當(dāng)電流IL[1]和IL[2]中的電荷供給到電容器Cld時(shí)在輸出電源節(jié) 點(diǎn)VO處生成預(yù)定的輸出電源電壓。負(fù)載LOD根據(jù)輸出電源電壓執(zhí)行希望的操作。盡管未 特別限制，但輸入電源電壓VIN為12V，輸出電源電壓為1.0V，并且電流IL[1]和IL[2]分 別為幾十A等。圖16是圖示了圖14中所示的裝備有PWM的驅(qū)動(dòng)單元(PSIP)的外形例子的平面 圖。圖17(a)是示出了在圖16中的Yl和ΥΓ之間所取的結(jié)構(gòu)的例子的橫截面圖，并且圖 17(b)是示出了在圖16中的Xl和ΧΓ之間所取的結(jié)構(gòu)的例子的橫截面圖。圖16中所示的裝備有PWM的驅(qū)動(dòng)單元(PSIP)例如具有QFN(方形扁平無引線封 裝)型表面安裝半導(dǎo)體封裝(密封體)PA。用于QFN型表面安裝半導(dǎo)體封裝PA的材料例如 為環(huán)氧樹脂等。QFN型表面安裝半導(dǎo)體封裝PA包括其上分別安裝有半導(dǎo)體芯片的三個(gè)管芯 焊盤DP_HS、DP_LS和DP_CT、引出線LDB以及用作外部端子的多個(gè)引線LD。管芯焊盤DP_ HS和DP_CT布置在通過將QFN型表面安裝半導(dǎo)體封裝PA中的平面或平面區(qū)域切割成兩半 所獲得的區(qū)域之一中，并且管芯焊盤DP_LS和引出線LDB布置在其另一區(qū)域中。管芯焊盤 DP.HS和DP_CT均具有大致為矩形的平面形狀并且彼此相鄰布置。管芯焊盤DP_LS具有大 致為矩形的平面形狀，而引出線LDB具有L形的平面形狀。引出線LDB布置在管芯焊盤DP_LS中的兩個(gè)正交邊與QFN型表面安裝半導(dǎo)體封裝PA中的兩個(gè)正交邊之間。鍍層9a、9b和9d分別形成在管芯焊盤DP_HS、DP_LS和DP_CT的上表面之上。半 導(dǎo)體芯片HSCP、LSCP和CTLCP經(jīng)由鍍層9a、9b和9d安裝。如圖14中所描述的，半導(dǎo)體芯 片HSCP形成有高側(cè)晶體管(功率晶體管)QH和QH’，半導(dǎo)體芯片LSCP形成有低側(cè)晶體管 (功率晶體管)QL，并且半導(dǎo)體芯片CTLCP形成有除上述之外的各種控制電路。這里，半導(dǎo) 體芯片LSCP的區(qū)域設(shè)計(jì)成半導(dǎo)體芯片HSCP的區(qū)域的大約兩倍大。當(dāng)12V的輸入電源電壓 VIN轉(zhuǎn)換成例如1. OV的輸出電源電壓時(shí)，其間低側(cè)晶體管QL導(dǎo)通的時(shí)間變?yōu)槠溟g高側(cè)晶 體管QH導(dǎo)通的時(shí)間的十倍那么長。因此，半導(dǎo)體芯片LSCP的區(qū)域的增加使得可以降低導(dǎo) 通電阻并提高電源器件的功率效率。管芯焊盤DP_HS、DP_LS和DP_CT中的每一個(gè)均具有從 QFN型表面安裝半導(dǎo)體封裝PA的背表面暴露的下表面。其中，管芯焊盤DP_LS的暴露區(qū)域 最大，并且管芯焊盤DP_HS的暴露區(qū)域次之。因此，還可以降低低側(cè)晶體管QL的導(dǎo)通電阻 并提高其熱輻射。鍍層9c也形成在管芯焊盤DP_LS的上表面之上。此外，鍍層9el和9e2形成在引 出線LDB的上表面之上，并且鍍層9f形成在每個(gè)引線LD的上表面之上。相應(yīng)的管芯焊盤 DP_HS、DP_LS、DP_CT、引出線LDB和引線LD例如由諸如銅(Cu)的金屬作為主要材料形成。 相應(yīng)的鍍層9a、9b、9C、9d、9el、9e2和9f例如為銀(Ag)鍍層或金(Au)鍍層等。半導(dǎo)體芯片HSCP設(shè)置有在其背表面的漏極電極并且設(shè)置有在其表面的多個(gè)源極 電極Slh至S4h和柵極電極(ih。因而，漏極電極電耦合到管芯焊盤DP_HS。源極電極Slh 至S4h分別通過半導(dǎo)體芯片HSCP的內(nèi)部布線耦合。半導(dǎo)體芯片LSCP設(shè)置有在其背表面的 漏極電極并且設(shè)置有在其表面的多個(gè)源極電極Sll至S41和柵極電極G1。漏極電極電耦合 到管芯焊盤DP_LS。源極電極Sll至S41分別通過半導(dǎo)體芯片LSCP的內(nèi)部布線耦合。半導(dǎo) 體芯片CTLCP在其表面設(shè)置有包括電極PDlh、PD2h、PD21和PDll的多個(gè)電極。半導(dǎo)體芯片 CTLCP的背表面電耦合到管芯焊盤DP_CT。用于輸入電源電壓VIN的多個(gè)(這里為七個(gè))引線(外部端子)LD和用于開關(guān)信 號(hào)SW的引線LD布置在管芯焊盤DP_HS周圍。其中，用于輸入電源電壓VIN的引線LD與管 芯焊盤DP_HS —體形成。因此，半導(dǎo)體芯片HSCP的漏極電極經(jīng)由管芯焊盤DP_HS電耦合到 用于輸入電源電壓VIN的引線LD。用于SW的多個(gè)(這里為八個(gè))引線LD布置在管芯焊盤 DP_LS周圍。用于SW的引線LD與管芯焊盤DP_LS—體形成。因此，半導(dǎo)體芯片LSCP的漏 極電極經(jīng)由管芯焊盤DP_LS電耦合到用于SW的引線LD。用于接地電源電壓PGND的多個(gè) (這里為十三個(gè))引線LD布置在引出線LDB周圍。用于PGND的引線LD與引出線LDB—體 形成。用于接地電源電壓SGND的多個(gè)(這里為兩個(gè))引線LD布置在管芯焊盤DP_CT周 圍。用于SGND的引線LD與管芯焊盤DP_CT—體形成。因此，半導(dǎo)體芯片CTLCP的背表面 經(jīng)由管芯焊盤DP_CT電耦合到用于SGND的引線LD。此外，用于時(shí)鐘信號(hào)CLK、電流檢測信 號(hào)CS、內(nèi)部電源電壓VDD2、誤差放大器信號(hào)E0、參考電流IREF、內(nèi)部電源電壓VDDl和升壓 電壓BOOT的引線LD分別布置在管芯焊盤DP_CT周圍。這些引線LD分別經(jīng)由鍍層9f和鍵 合導(dǎo)線BW耦合到設(shè)置在半導(dǎo)體芯片CTLCP表面的電極。圖16中所示的封裝PA還具有兩個(gè)金屬板(導(dǎo)電板)MBl和MB2。金屬板MBl和 MB2由例如銅(Cu)所代表的導(dǎo)電率和導(dǎo)熱率高的金屬形成。金屬板MBl將設(shè)置在半導(dǎo)體芯片HSCP之上的源極電極Slh和S2h與形成在管芯焊盤DP_LS上的鍍層9c耦合。因此， 半導(dǎo)體芯片HSCP中的晶體管QH的源極耦合到其對(duì)應(yīng)的用于開關(guān)信號(hào)SW的引線LD。金屬 板MB2將設(shè)置在半導(dǎo)體芯片LSCP之上的源極電極Sll和S31與形成在引出線LDB之上的 兩個(gè)點(diǎn)處的鍍層9el和9e2分別耦合。因此，半導(dǎo)體芯片LSCP中的晶體管QL的源極耦合 到其對(duì)應(yīng)的用于接地電源電壓PGND的引線LD。設(shè)置在半導(dǎo)體芯片HSCP之上的源極電極S4h經(jīng)由鍍層9f通過鍵合導(dǎo)線BW耦合 到布置于管芯焊盤DP_HS周圍的用于SW的引線LD。設(shè)置在半導(dǎo)體芯片HSCP之上的柵極 電極( 和源極電極S!3h經(jīng)由鍵合導(dǎo)線BW分別耦合到設(shè)置于半導(dǎo)體芯片CTLCP之上的電極 PDlh和PD !。設(shè)置在半導(dǎo)體芯片LSCP之上的柵極電極Gl和源極電極S41經(jīng)由鍵合導(dǎo)線 Bff分別耦合到設(shè)置于半導(dǎo)體芯片CTLCP之上的電極PDll和PD21。電極PDlh和PD^i對(duì)應(yīng) 于圖14中驅(qū)動(dòng)器DRVh的輸出節(jié)點(diǎn)和參考電壓節(jié)點(diǎn)。電極PDll和PD21對(duì)應(yīng)于圖14中驅(qū) 動(dòng)器DRVl的輸出節(jié)點(diǎn)和參考電壓節(jié)點(diǎn)。如圖17(a)和圖17(b)中所示，鍍層10形成在封裝PA背表面之上暴露的引線LD 的下表面以及管芯焊盤DP_HS、DP_LS和DP_CT的下表面之上。鍍層10對(duì)應(yīng)于焊料鍍層并且 是在封裝PA形成之后形成的鍍層。鍍層10設(shè)置用于當(dāng)對(duì)應(yīng)的裝備有PWM的驅(qū)動(dòng)單元PSIP 安裝在印刷電路板(PCB)之上時(shí)促進(jìn)與PCB的焊料耦合。半導(dǎo)體芯片HSCP、LSCP和CTLCP 經(jīng)由粘合或鍵合層Ila分別耦合到鍍層9a、9b和9d，并且半導(dǎo)體芯片HSCP和LSCP經(jīng)由粘 合層lib分別耦合到金屬板MBl和MB2。金屬板MBl通過粘合層lib耦合到鍍層9c，而金 屬板MB2通過粘合層Ilc耦合到鍍層9e2(9el)。粘合層Ila至lie由焊料形成。從半導(dǎo)體 芯片CTLCP延伸的每個(gè)鍵合導(dǎo)線BW耦合到其對(duì)應(yīng)的鍍層9f。以這一方式將多個(gè)半導(dǎo)體芯片封裝在一個(gè)半導(dǎo)體封裝中，除了實(shí)現(xiàn)電源器件的尺 寸減小之外，能夠?qū)崿F(xiàn)布線寄生電感的降低。因此，也可以實(shí)現(xiàn)高頻性能和效率的增加。每 個(gè)電極的電阻減小和其熱輻射的改善可以通過從封裝PA的背表面暴露作為電極的管芯焊 盤DP_HS、DP_LS和DP_CT的各下表面來實(shí)現(xiàn)。此外，與使用鍵合導(dǎo)線BW的情況相比，使用 兩個(gè)金屬板(導(dǎo)體板)MB1和MB2的耦合能夠?qū)崿F(xiàn)對(duì)應(yīng)耦合部分的電阻降低以及其熱輻射 的改善。圖18是示出了圖14中形成有高側(cè)晶體管(功率晶體管)的半導(dǎo)體芯片HSCP的 器件結(jié)構(gòu)例子的橫截面圖。盡管這里通過示例的方式圖示了高側(cè)晶體管QH和QH’，但是低 側(cè)晶體管QL也可以采用類似的結(jié)構(gòu)。高側(cè)晶體管QH和QH’形成在半導(dǎo)體襯底21的主表 面中，該半導(dǎo)體襯底21具有包括η+型單晶硅等的襯底主體21a和包括η—型單晶硅等的外 延層21b。包括例如氧化硅的場絕緣膜(器件隔離區(qū)域)22形成在外延層21b的主表面之 上。構(gòu)成晶體管QH和QH’的多個(gè)單位晶體管單元形成在有源區(qū)域中，該有源區(qū)域由場 絕緣膜22以及位于其之下的ρ型阱PWLl包圍。通過將這些單位晶體管單元并聯(lián)耦合來形 成晶體管QH。另一方面，通過將并聯(lián)耦合的單位晶體管單元的數(shù)目設(shè)定為用于晶體管QH的 單位晶體管單元的數(shù)目的1/18500等來形成晶體管QH’。每個(gè)單位晶體管單元例如通過具 有溝槽柵極結(jié)構(gòu)的η溝道功率MOS晶體管形成。襯底主體21a和外延層21b具有作為上述每個(gè)單位晶體管單元的漏極區(qū)域的作 用。用于漏極電極的背電極BE形成在半導(dǎo)體襯底21的背表面之上。背電極BE通過例如從半導(dǎo)體襯底21的背表面依次疊置鈦(Ti)層、鎳(Ni)層和金(Au)層來形成。在圖17(a) 和圖17 (b)中所示的裝備有PWM的驅(qū)動(dòng)單元PSIP中，背電極BE經(jīng)由粘合層Ila鍵合到管 芯焊盤DP_HS (鍍層9a)上并與之電耦合。形成在外延層21b中的每個(gè)ρ型半導(dǎo)體區(qū)域23具有作為單位晶體管單元的溝道 形成區(qū)域的作用。此外，形成在P型半導(dǎo)體區(qū)域23之上的每個(gè)η.型半導(dǎo)體區(qū)域M具有作 為單位晶體管單元的源極區(qū)域的作用。在半導(dǎo)體襯底21的厚度方向上從其主表面延伸的 各溝槽25形成在半導(dǎo)體襯底21中。每個(gè)溝槽25形成為使得從η+型半導(dǎo)體區(qū)域M的上 表面延伸通過η.型半導(dǎo)體區(qū)域M和ρ型半導(dǎo)體區(qū)域23并在位于其下方的外延層21b內(nèi) 終止。包括例如氧化硅的柵極絕緣膜沈形成在各溝槽25的底表面和側(cè)表面之上。柵極電極27通過柵極絕緣膜沈嵌入在溝槽25內(nèi)。柵極電極27例如包括添加有 η型雜質(zhì)的多晶硅膜。柵極電極27具有作為單位晶體管單元的柵極電極的作用。包括與 柵極電極27相同層的導(dǎo)電膜的柵極引出布線部分27a甚至形成在位于場絕緣膜22之上的 部分處。柵極電極27和柵極引出布線部分27a彼此一體形成并且彼此電耦合。順便提及， 各柵極電極27和柵極引出布線部分27a在圖18的橫截面圖中未示出的區(qū)域中彼此一體耦 合。柵極引出布線部分27a通過覆蓋柵極引出布線部分27a的絕緣膜觀中限定的接觸孔 29a來電耦合到其對(duì)應(yīng)的柵極布線30G。另一方面，源極布線30S通過絕緣膜觀中形成的各接觸孔29b來電耦合到用于源 極的n+型半導(dǎo)體區(qū)域M。源極布線30S電耦合到ρ型半導(dǎo)體區(qū)域31并且通過其電耦合到 形成溝道的P型半導(dǎo)體區(qū)域23，其中每個(gè)ρ型半導(dǎo)體區(qū)域31位于ρ型半導(dǎo)體區(qū)域23之上 并形成在相鄰的η.型半導(dǎo)體區(qū)域M之間?？梢酝ㄟ^在形成有其中限定的接觸孔^a和^b 的絕緣膜觀之上形成金屬膜(例如鋁膜)使之掩埋接觸孔29a和^b以及對(duì)該金屬膜進(jìn) 行構(gòu)圖來形成柵極布線30G和源極布線30S。柵極布線30G和源極布線30S覆蓋有包括聚酰亞胺樹脂等的保護(hù)膜(絕緣膜)32。 保護(hù)膜32為半導(dǎo)體芯片HSCP的頂層膜(絕緣膜)。在保護(hù)膜32的部分中形成用以暴露 位于保護(hù)膜32下方的柵極布線30G和/或源極布線30S中一些布線的開口 33。從開口 33 暴露的柵極布線30G的部分對(duì)應(yīng)于上述的柵極電極( ,并且從開口 33暴露的源極布線30S 的部分對(duì)應(yīng)于上述的源極電極Slh至S4h。在源極電極Slh至S4h以這一方式通過頂層的 保護(hù)膜32隔離的同時(shí)，它們通過源極布線30S相互電耦合。在電極( 和Slh至S4h的表面中(即，在開口 33的底部暴露的柵極布線30G部 分和源極布線30S部分之上)，通過鍍覆方法等形成金屬層34。金屬層34由柵極布線30G 和源極布線30S之上形成的金屬層3 和其上形成的金屬層34b的層疊或疊置膜形成。下 金屬層3 例如包括鎳(Ni)并且具有主要抑制或防止下層?xùn)艠O布線30G和源極布線30S 的鋁的氧化的作用。上金屬層34b例如包括金(Au)并且具有主要抑制或防止下層金屬層 34a的鎳的氧化的作用。用于這樣的高側(cè)功率MOS晶體管QH和QH’的單位晶體管單元的操作電流在漏極 外延層21b和源極η+型半導(dǎo)體區(qū)域M之間沿著柵極電極27的側(cè)表面(即，溝槽25的側(cè) 表面)在襯底21的厚度方向上流動(dòng)。也就是，沿著半導(dǎo)體芯片HSCP的厚度方向形成溝道。 因而，半導(dǎo)體芯片HSCP為其中形成均具有溝槽型柵極結(jié)構(gòu)的垂直MOSFET (功率M0SFET)的 半導(dǎo)體芯片。這里，垂直MOSFET對(duì)應(yīng)于其中源極至漏極電流在半導(dǎo)體襯底(襯底21)的厚度方向(與半導(dǎo)體襯底的主表面大致垂直的方向)上流動(dòng)的M0SFET。圖19(a)和圖19(b)以及圖20(a)和圖20(b)分別示出了其中圖13中所示的電 源器件安裝在印刷電路板(PCB)之上的構(gòu)造例子，其中圖19(a)和圖20(a)分別是均示出 了印刷電路板處布線層部分的橫截面圖，并且圖19(b)和圖20(b)分別是均示出了在各圖 19(a)和圖20(a)中的各布線層的布局例子的平面圖。例如，圖19 (a)中示出了設(shè)置有多個(gè) 布線層的印刷電路板(PCB)處的三個(gè)層。在圖19(a)中，朝著下層設(shè)置第一布線層LY1、第 二布線層LY2和第三布線層LY3。絕緣層IS1、IS2和IS3分別設(shè)置在第一布線層LYl和第 二布線層LY2之間、第二布線層LY2和第三布線層LY3之間以及第三布線層LY3之下。這 里，假設(shè)第二布線層LY2為接地電壓GND層。盡管未特別限制，但利用例如銅(Cu)作為材 料形成每個(gè)布線層。如圖19(b)中所示，在第一布線層LYl中安裝多個(gè)(這里為六個(gè))裝備有PWM的 驅(qū)動(dòng)單元PSIP[1]至PSIPW]、諸如CPU等的負(fù)載L0D、公共控制單元CCTLU以及多個(gè)(這 里為六個(gè))電感器L[l]至L[6]。這里，假設(shè)裝備有PWM的驅(qū)動(dòng)單元PSIP[1]至PSIP[6]和 公共控制單元CCTLU具有分立的半導(dǎo)體封裝。如在X方向上所見的，在負(fù)載LOD附近形成 具有大面積的大致為矩形的功率平面MS_V01。功率平面MS_V01的大致為矩形的一邊耦合 到負(fù)載LOD的電源端子。在功率平面MS_V01處，沿著與LOD邊相對(duì)的大致為矩形的一邊在 Y方向上依次形成六個(gè)耦合節(jié)點(diǎn)。六個(gè)電感器L[l]至L[6]的一端分別耦合到所述耦合節(jié) 點(diǎn)ο另一方面，在與負(fù)載LOD相對(duì)的區(qū)域中在Y方向上依次安裝裝備有PWM的驅(qū)動(dòng)單 元PSIP [1]至PSIP [6]，其中如在X方向所見的，功率平面MX_V01插入在負(fù)載LOD和該區(qū)域 之間。如圖16等中所描述的，相應(yīng)的裝備有PWM的驅(qū)動(dòng)單元PSIP[n]在背表面分別設(shè)置有 從中輸出開關(guān)信號(hào)SW[n]的外部端子。因而，相應(yīng)的外部端子(SW[1]至SW[n])依次布置 在Y方向上，并且開關(guān)信號(hào)布線MS_SW[1]至MS_SW[6]形成為在其中存在MS_V01的X方向 上從相應(yīng)外部端子延伸。六個(gè)電感器L[l]至L[6]的另一端分別耦合到開關(guān)信號(hào)布線MS_ Sff[l]至MS_SW[6]的端部。順便提及，公共控制單元CCTLU安裝到在Y方向上與用于負(fù)載 LOD的位置不同的位置。另一方面，如圖20 (b)中所示，在第三布線層LY3中形成誤差總線布線MS_EB，其 共同耦合相應(yīng)裝備有PWM的驅(qū)動(dòng)單元PSIP [η]處的用于誤差放大器信號(hào)EO的外部端子并 在Y方向上延伸。在第三布線層LTO中形成六個(gè)時(shí)鐘信號(hào)布線MS_CLK[1]至MS_CLKW]，其 耦合到相應(yīng)裝備有PWM的驅(qū)動(dòng)單元PSIP[η]處的用于時(shí)鐘信號(hào)CLK[n]的外部端子并分別 在Y方向上延伸。這七個(gè)布線(MS_EB以及MS_CLK[1]至MS_CLKW])延伸到公共控制單元 CCTLU。在第三布線層LY3中還形成以與第一布線層LYl類似的方式具有大面積的大致為 矩形的功率平面MS_V02。通過以此方式充分確保功率平面MS_V01和MS_V02的面積，可以實(shí)現(xiàn)在負(fù)載等處 的電源電壓的穩(wěn)定和熱輻射的改善。充分確保從相應(yīng)PSIP[η]通過電感器L[n]到功率平 面MS_V01延伸的布線路徑(MS_SW[n])的面積能夠?qū)崿F(xiàn)大電流流動(dòng)所沿的布線路徑的電阻 的減小、其熱輻射的改善等。順便提及，以此方式確保充分面積是可行的，因?yàn)槿鐖D20(b) 中所示信號(hào)布線的數(shù)目小。由于信號(hào)布線的數(shù)目小，所以也可以減少諸如布線相互串?dāng)_等 的噪聲。
圖23 (a)和圖23 (b)作為圖19 (a)和圖19 (b)的比較例子示出了其中使用圖22 (a) 和圖22(b)中所示構(gòu)造例子的印刷電路板的構(gòu)造例子。圖M作為圖20(a)和圖20(b)中 所示的比較例子示出了其中使用圖22(a)和圖22(b)中所示構(gòu)造例子的印刷電路板的構(gòu)造 例子。當(dāng)使用圖22(a)和圖22(b)中所示構(gòu)造例子時(shí)，如圖23(b)中所示，需要十二個(gè)從電 感器L [η]的兩端向P麗控制單元PWMCTLU延伸的電流檢測信號(hào)布線MS_CS [η] (+/-)。因此 可以充分確保功率平面MS_V01與電感器L[n]之間的布線路徑以及驅(qū)動(dòng)單元DRIC’ [η]的 輸出(對(duì)應(yīng)于SW[n])與電感器L[n]之間的布線路徑。當(dāng)使用圖22(a)和圖22(b)中所示的構(gòu)造例子時(shí)，如圖M(b)中所示需要從相應(yīng) DRIC，[η]延伸到PWM控制單元PWMCTLU的六個(gè)PWM信號(hào)布線MS_PWM[1]至MS_PWMR]以 及六個(gè)使能信號(hào)布線MS_EN[1]至MS_EN[n]。因此，通過這些布線(總共二十四個(gè))也能限 制功率平面MS_V01和MS_V02的面積。這導(dǎo)致需要使用布線層的進(jìn)一步的布線以及出現(xiàn)電 源器件尺寸的按比例增加、其成本的增加等。圖26 (a)和圖沈(b)作為圖19的比較例子示出了其中使用圖25 (a)和圖25 (b)中 所示構(gòu)造例子的印刷電路板的構(gòu)造例子，并且圖27 (a)和圖27 (b)作為圖20 (a)和圖20 (b) 中所示的比較例子示出了其中使用圖25(a)和圖25(b)中所示構(gòu)造例子的印刷電路板的構(gòu) 造例子。當(dāng)使用圖25(a)和圖25(b)中所示的構(gòu)造例子時(shí)，如圖^(b)中所示，可以在第 一布線層LYl實(shí)現(xiàn)與圖19(b)中的類似的構(gòu)造。然而，如圖27(b)中所示，對(duì)于第三布線層 LY3，從相應(yīng)裝備有PWM的驅(qū)動(dòng)單元PSIP’ [η]到微控制器單元MCU和模擬配套單元A⑶需 總數(shù)等于十三的布線。這十三個(gè)布線對(duì)應(yīng)于六個(gè)時(shí)鐘信號(hào)布線MS_CLK[1]至MS_CLKW]、六 個(gè)使能信號(hào)布線MS_EN[1]至MS_EN[6]以及一個(gè)誤差總線布線MS_EB。因此，功率平面MS_ V02的面積受這些布線的限制，從而變得難以實(shí)現(xiàn)電源電壓的穩(wěn)定、熱輻射的改善等。順便提及，盡管在圖23 (a)和圖23 (b)、圖24 (a)和圖24 (b)、圖26 (a)和圖26 (b) 以及圖27 (a)和圖27(b)中所示的構(gòu)造例子中省略，但存在一種擔(dān)心，即對(duì)于其中沒有使用 如在第三實(shí)施例(圖7等)中所描述的系統(tǒng)的這些構(gòu)造例子，還進(jìn)一步增加用于相應(yīng)輸入 電壓檢測信號(hào)UVLO [η]的布線。如上使用根據(jù)第五實(shí)施例的電源器件，可以使得兼容第一實(shí)施例等中減少所用布 線數(shù)目的效果以及第三實(shí)施例中減少所用布線數(shù)目的效果等，因而使得可以進(jìn)一步減少電 源器件的尺寸。盡管已經(jīng)基于優(yōu)選實(shí)施例具體描述了本發(fā)明人所作出的上述本發(fā)明，但本發(fā)明不 限于上述的實(shí)施例。在不脫離其精神實(shí)質(zhì)的范圍內(nèi)可以對(duì)其進(jìn)行各種改變。例如，在第一實(shí)施例等中描述的對(duì)于每個(gè)時(shí)鐘信號(hào)共享使能信號(hào)的這種系統(tǒng)也可 以應(yīng)用于如圖22(a)和圖22(b)中所示那樣的構(gòu)造例子。甚至在這種情況下以與上述類似 的方式，也可以使PWM信號(hào)PWM[1]至PWM[6]處于例如高阻抗以由此傳送使能信號(hào)。在圖 1(a)和圖1(b)中每個(gè)單元(MCU、A⑶或PSIP[n])和半導(dǎo)體封裝的組合可以適當(dāng)?shù)匦薷摹?例如，在將實(shí)現(xiàn)的相數(shù)較小的情況下，可以使用SiP技術(shù)等將兩個(gè)PSIP安裝在一個(gè)半導(dǎo)體 封裝中或者也可以將所有單元安裝在一個(gè)半導(dǎo)體封裝中。由于通過使用根據(jù)本實(shí)施例的 電源器件可以減小半導(dǎo)體封裝中其間將耦合的半導(dǎo)體芯片的數(shù)目，所以這種情況也變得有 用。盡管在圖3和圖5中所示的構(gòu)造例子中在每個(gè)PSIP[n]側(cè)上設(shè)置電阻器Rl和R2以由 此生成中間電平，但也可以在MCU側(cè)上設(shè)置該電阻器以生成對(duì)應(yīng)的中間電平。
權(quán)利要求
1.一種半導(dǎo)體器件，包括第一晶體管和第二晶體管，其分別構(gòu)成DC/DC轉(zhuǎn)換器的高側(cè)晶體管和低側(cè)晶體管； 第一檢測電路，其接收具有第一頻率和第一相位的第一控制信號(hào)，確定所述第一控制 信號(hào)的電壓狀態(tài)，并根據(jù)確定結(jié)果生成第一內(nèi)部控制信號(hào)和第一使能信號(hào)；以及PWM控制電路，其在所述第一使能信號(hào)處于激活狀態(tài)時(shí)根據(jù)所述第一內(nèi)部控制信號(hào)通 過PWM控制來驅(qū)動(dòng)所述第一晶體管和第二晶體管，并且在所述第一使能信號(hào)處于非激活狀 態(tài)時(shí)將所述第一晶體管和第二晶體管固定為一起截止。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中布置在所述半導(dǎo)體器件外部的電感器電耦合到所述DC/DC轉(zhuǎn)換器的輸出端子。
3.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件， 其中所述第一檢測電路包括第一電平設(shè)定電路，其將所述第一控制信號(hào)處于高阻抗?fàn)顟B(tài)時(shí)的電壓電平設(shè)定為在高 電平和低電平之間所取的中間電平；第一比較器電路，其檢測所述中間電平；以及第一緩沖器電路，其根據(jù)所述第一比較器電路的輸出來輸出所述第一內(nèi)部控制信號(hào)， 其中當(dāng)通過所述第一比較器電路檢測到所述中間電平時(shí)去激活所述第一使能信號(hào)，以及其中所述第一緩沖器電路在所述第一使能信號(hào)處于非激活狀態(tài)時(shí)將所述第一內(nèi)部控 制信號(hào)固定到高電平或低電平，并在所述第一使能信號(hào)處于激活狀態(tài)時(shí)重新驅(qū)動(dòng)所述第一 控制信號(hào)以由此輸出所述第一內(nèi)部控制信號(hào)。
4.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件， 其中所述第一電平設(shè)定電路包括第一電阻分壓電路，其通過在小于第一電源電壓的第二電源電壓與接地電源電壓之間 的電阻分壓來設(shè)定所述中間電平；以及第一開關(guān)，其串聯(lián)插入在所述第一電阻分壓電路中，其中當(dāng)去激活所述第一使能信號(hào)時(shí)，將所述第一開關(guān)控制為截止。
5.根據(jù)權(quán)利要求3所述的半導(dǎo)體器件，還包括第一偏置電流生成電路，其生成包括所 述PWM控制電路的相應(yīng)內(nèi)部電路所需的偏置電流，其中當(dāng)去激活所述第一使能信號(hào)時(shí)，所述第一偏置電流生成電路停止所述偏置電流中 的一些或者所有電流的生成。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體器件，其中所述半導(dǎo)體器件通過一個(gè)半導(dǎo)體封裝來實(shí)現(xiàn)。
7.根據(jù)權(quán)利要求6所述的半導(dǎo)體器件，還包括第一外部端子，從外部對(duì)其輸入誤差放 大器信號(hào)，其中所述第一控制信號(hào)為時(shí)鐘信號(hào)，以及其中所述PWM控制電路檢測流過所述第一晶體管的電流作為第一電流檢測信號(hào)，并將 所述第一電流檢測信號(hào)與所述誤差放大器信號(hào)進(jìn)行比較，以由此確定所述PWM控制的占空 比。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體器件，還包括第一電壓檢測電路，其在所述第一電源電壓高于預(yù)定電壓時(shí)激活第一電壓檢測信號(hào)；以及第一開關(guān)，其在所述第一電壓檢測信號(hào)被去激活時(shí)通過被控制為導(dǎo)通而將所述第一外 部端子耦合到固定電壓，并且在所述第一電壓檢測信號(hào)被激活時(shí)通過被控制為截止而將所 述第一外部端子與所述固定電壓彼此去耦合，其中所述PWM控制電路在所述第一電壓檢測信號(hào)被激活時(shí)還根據(jù)所述第一控制信號(hào) 通過PWM控制來驅(qū)動(dòng)所述第一晶體管的導(dǎo)通/截止。
9.一種電源器件，包括公共控制單元，其輸出具有第一頻率和第一相位的第一控制信號(hào)以及具有所述第一頻 率和與所述第一相位不同的第二相位的第二控制信號(hào)；第一驅(qū)動(dòng)單元，其響應(yīng)于所述第一控制信號(hào)而操作；以及 第二驅(qū)動(dòng)單元，其響應(yīng)于所述第二控制信號(hào)而操作，其中所述公共控制單元具有用于將所述第一和第二控制信號(hào)的電壓狀態(tài)分別固定到 各自的預(yù)定狀態(tài)的功能，其中所述第一驅(qū)動(dòng)單元包括第一高側(cè)晶體管，在所述第一高側(cè)晶體管被控制為導(dǎo)通時(shí)，其向外部的第一電感器供 給能量，所述第一電感器的一端耦合到輸出電源節(jié)點(diǎn)；第一低側(cè)晶體管，在所述第一低側(cè)晶體管被控制為導(dǎo)通時(shí)，其形成從所述第一電感器 輸出的電流的路徑；第一檢測電路，其接收所述第一控制信號(hào)，確定所述第一控制信號(hào)的電壓狀態(tài)，并根據(jù) 確定結(jié)果生成第一內(nèi)部控制信號(hào)和第一使能信號(hào)；以及第一 PWM控制電路，其在所述第一使能信號(hào)處于激活狀態(tài)時(shí)根據(jù)所述第一內(nèi)部控制信 號(hào)通過PWM控制來驅(qū)動(dòng)所述第一高側(cè)晶體管和所述第一低側(cè)晶體管，并且在所述第一使能 信號(hào)處于非激活狀態(tài)時(shí)將所述第一高側(cè)晶體管和所述第一低側(cè)晶體管固定為一起截止， 其中所述第二驅(qū)動(dòng)單元包括第二高側(cè)晶體管，在所述第二高側(cè)晶體管被控制為導(dǎo)通時(shí)，其向外部的第二電感器供 給能量，所述第二電感器的一端耦合到所述輸出電源節(jié)點(diǎn)；第二低側(cè)晶體管，在所述第二低側(cè)晶體管被控制為導(dǎo)通時(shí)，其形成從所述第二電感器 輸出的電流的路徑；第二檢測電路，其接收所述第二控制信號(hào)，確定所述第二控制信號(hào)的電壓狀態(tài)，并根據(jù) 確定結(jié)果生成第二內(nèi)部控制信號(hào)和第二使能信號(hào)；以及第二 PWM控制電路，其在所述第二使能信號(hào)處于激活狀態(tài)時(shí)根據(jù)所述第二內(nèi)部控制信 號(hào)通過PWM控制來驅(qū)動(dòng)所述第二高側(cè)晶體管和所述第二低側(cè)晶體管，并且在所述第二使能 信號(hào)處于非激活狀態(tài)時(shí)將所述第二高側(cè)晶體管和所述第二低側(cè)晶體管固定為一起截止。
10.根據(jù)權(quán)利要求9所述的電源器件，其中所述公共控制單元具有用于將所述第一和第二控制信號(hào)的電壓狀態(tài)分別固定為 各自高阻抗?fàn)顟B(tài)的功能，其中所述第一檢測電路包括第一電平設(shè)定電路，其將所述第一控制信號(hào)為所述高阻抗?fàn)顟B(tài)時(shí)的電壓電平設(shè)定為在高電平和低電平之間所取的中間電平；第一比較器電路，其檢測所述中間電平；以及第一緩沖器電路，其根據(jù)所述第一比較器電路的輸出來輸出所述第一內(nèi)部控制信號(hào)， 其中所述第二檢測電路包括第二電平設(shè)定電路，其將所述第二控制信號(hào)為所述高阻抗?fàn)顟B(tài)時(shí)的電壓電平設(shè)定為所 述中間電平；第二比較器電路，其檢測所述中間電平；以及第二緩沖器電路，其根據(jù)所述第二比較器電路的輸出來輸出所述第二內(nèi)部控制信號(hào)， 其中當(dāng)通過所述第一比較器電路檢測到所述中間電平時(shí)去激活所述第一使能信號(hào)， 其中所述第一緩沖器電路在所述第一使能信號(hào)處于非激活狀態(tài)時(shí)將所述第一內(nèi)部控 制信號(hào)固定為高電平或低電平，并且在所述第一使能信號(hào)處于激活狀態(tài)時(shí)重新驅(qū)動(dòng)所述第 一控制信號(hào)，以由此輸出所述第一內(nèi)部控制信號(hào)，其中當(dāng)通過所述第二比較器電路檢測到所述中間電平時(shí)去激活所述第二使能信號(hào)，以及其中所述第二緩沖器電路在所述第二使能信號(hào)處于非激活狀態(tài)時(shí)將所述第二內(nèi)部控 制信號(hào)固定為高電平或低電平，并且在所述第二使能信號(hào)處于激活狀態(tài)時(shí)重新驅(qū)動(dòng)所述第 二控制信號(hào)，以由此輸出所述第二內(nèi)部控制信號(hào)。
11.根據(jù)權(quán)利要求10所述的電源器件， 其中所述第一電平設(shè)定電路包括第一電阻分壓電路，其通過在電源電壓與接地電源電壓之間的電阻分壓來設(shè)定所述中 間電平；以及第一開關(guān)，其串聯(lián)插入在所述第一電阻分壓電路中， 其中所述第二電平設(shè)定電路包括第二電阻分壓電路，其通過在所述電源電壓與所述接地電源電壓之間的電阻分壓來設(shè) 定所述中間電平；以及第二開關(guān)，其串聯(lián)插入在所述第二電阻分壓電路中， 其中當(dāng)去激活所述第一使能信號(hào)時(shí)，將所述第一開關(guān)控制為截止，以及 其中當(dāng)去激活所述第二使能信號(hào)時(shí)，將所述第二開關(guān)控制為截止。
12.根據(jù)權(quán)利要求9所述的電源器件，其中所述公共控制單元、所述第一驅(qū)動(dòng)單元和所述第二驅(qū)動(dòng)單元分別通過不同半導(dǎo)體 封裝來實(shí)現(xiàn)并安裝在同一印刷電路板之上。
13.根據(jù)權(quán)利要求12所述的電源器件，其中所述第一和第二控制信號(hào)分別為第一和第二時(shí)鐘信號(hào)，其中所述公共控制單元還包括誤差放大器電路，所述誤差放大器電路以預(yù)設(shè)電壓作為 參考來放大所述輸出電源節(jié)點(diǎn)的電壓，并將放大結(jié)果作為誤差放大器信號(hào)共同地輸出到所 述第一和第二驅(qū)動(dòng)單元，其中所述第一 PWM控制電路檢測流過所述第一高側(cè)晶體管的電流作為第一電流檢測 信號(hào)，并將所述第一電流檢測信號(hào)與所述誤差放大器信號(hào)進(jìn)行比較以由此確定所述PWM控 制的占空比，以及其中所述第二 PWM控制電路檢測流過所述第二高側(cè)晶體管的電流作為第二電流檢測 信號(hào)，并將所述第二電流檢測信號(hào)與所述誤差放大器信號(hào)進(jìn)行比較以由此確定所述PWM控 制的占空比。
14.根據(jù)權(quán)利要求9所述的電源器件，其中所述第一驅(qū)動(dòng)單元還包括第一偏置電流生成電路，所述第一偏置電流生成電路生 成包括所述第一 PWM控制電路的相應(yīng)內(nèi)部電路所需的偏置電流，其中當(dāng)去激活所述第一使能信號(hào)時(shí)，所述第一偏置電流生成電路停止所述偏置電流中 的一些或者所有電流的生成，其中所述第二驅(qū)動(dòng)單元還包括第二偏置電流生成電路，所述第二偏置電流生成電路生 成包括所述第二 PWM控制電路的相應(yīng)內(nèi)部電路所需的偏置電流，以及其中當(dāng)去激活所述第二使能信號(hào)時(shí)，所述第二偏置電流生成電路停止所述偏置電流中 的一些或者所有電流的生成。
15.一種電源器件，包括第一驅(qū)動(dòng)單元，對(duì)其輸入具有第一頻率和第一相位的第一控制信號(hào)； 第二驅(qū)動(dòng)單元，對(duì)其輸入具有所述第一頻率和與所述第一相位不同的第二相位的第二 控制信號(hào)；公共控制單元，其控制所述第一和第二驅(qū)動(dòng)單元；以及總線，其將所述第一驅(qū)動(dòng)單元、所述第二驅(qū)動(dòng)單元和所述公共控制單元共同耦合， 其中所述第一驅(qū)動(dòng)單元包括第一晶體管，當(dāng)所述第一晶體管被控制為導(dǎo)通時(shí)，其形成從外部輸入的第一電源電壓 與外部的第一電感器之間的電流路徑，所述第一電感器的一端耦合到輸出電源節(jié)點(diǎn)； 第一電壓檢測電路，其在所述第一電源電壓高于預(yù)定電壓時(shí)激活第一電壓檢測信號(hào)； 第一 PWM控制電路，其在所述第一電壓檢測信號(hào)被激活時(shí)根據(jù)所述第一控制信號(hào)來對(duì) 所述第一晶體管的導(dǎo)通/截止進(jìn)行PWM控制；以及第一開關(guān)，其在所述第一電壓檢測信號(hào)被去激活時(shí)通過被控制為導(dǎo)通來將所述總線耦 合到固定電壓，并在所述第一電壓檢測信號(hào)被激活時(shí)通過被控制為截止來將所述總線與所 述固定電壓彼此去耦合，其中所述第二驅(qū)動(dòng)單元包括第二晶體管，當(dāng)所述第二晶體管被控制為導(dǎo)通時(shí)，其形成從外部輸入的第一電源電壓 與外部的第二電感器之間的電流路徑，所述第二電感器的一端耦合到所述輸出電源節(jié)點(diǎn)； 第二電壓檢測電路，其在所述第一電源電壓高于預(yù)定電壓時(shí)激活第二電壓檢測信號(hào)； 第二 PWM控制電路，其在所述第二電壓檢測信號(hào)被激活時(shí)根據(jù)所述第二控制信號(hào)來對(duì) 所述第二晶體管的導(dǎo)通/截止進(jìn)行PWM控制；以及第二開關(guān)，其在所述第二電壓檢測信號(hào)被去激活時(shí)通過被控制為導(dǎo)通來將所述總線耦 合到所述固定電壓，并在所述第二電壓檢測信號(hào)被激活時(shí)通過被控制為截止來將所述總線 與所述固定電壓彼此去耦合，以及 其中所述公共控制單元包括電平設(shè)定電路，其將所述第一和第二開關(guān)截止時(shí)所述總線的電壓電平設(shè)定為與所述固 定電壓不同的總線設(shè)定電壓；以及總線確定電路，其以所述固定電壓和所述總線設(shè)定電壓之間的電壓值作為參考電壓來 確定所述總線的電壓電平是在所述固定電壓側(cè)還是在所述總線設(shè)定電壓側(cè)，并在確定所述 總線的電壓電平在所述總線設(shè)定電壓側(cè)時(shí)激活公共電壓檢測信號(hào)。
16.根據(jù)權(quán)利要求15所述的電源器件，其中所述公共控制單元包括誤差放大器電路，其通過第二電源電壓而操作，并且其以預(yù)設(shè)電壓作為參考進(jìn)一步放 大所述輸出電源節(jié)點(diǎn)的電壓并將放大結(jié)果作為誤差放大器信號(hào)輸出到所述總線；以及軟啟動(dòng)控制電路，其執(zhí)行用于允許所述誤差放大器信號(hào)的電壓電平慢慢上升的軟啟動(dòng) 控制，其中所述軟啟動(dòng)控制電路響應(yīng)于所述公共電壓檢測信號(hào)從去激活轉(zhuǎn)變?yōu)榧せ顏韱?dòng) 軟啟動(dòng)控制，其中所述固定電壓為接地電源電壓，以及其中通過使所述誤差放大器電路的最小輸出電壓高于所述接地電源電壓來實(shí)現(xiàn)所述 電平設(shè)定電路。
17.根據(jù)權(quán)利要求16所述的電源器件，其中所述誤差放大器電路包括偏置電流源，其設(shè)置在耦合到所述總線的第一節(jié)點(diǎn)與所述第二電源電壓之間的路徑 上；以及第一電阻器，其設(shè)置在所述第一節(jié)點(diǎn)與所述接地電源電壓之間的路徑上，并具有對(duì)應(yīng) 于所述總線設(shè)定電壓的電阻值。
18.根據(jù)權(quán)利要求16所述的電源器件，其中所述公共控制單元還包括第三電壓檢測電路，所述第三電壓檢測電路在所述第二 電源電壓高于預(yù)定電壓時(shí)激活第三電壓檢測信號(hào)，以及其中所述軟啟動(dòng)控制電路根據(jù)慢轉(zhuǎn)變定時(shí)啟動(dòng)軟啟動(dòng)控制，所述慢轉(zhuǎn)變定時(shí)對(duì)應(yīng)于設(shè) 置用于所述第三電壓檢測信號(hào)從去激活轉(zhuǎn)變?yōu)榧せ畹亩〞r(shí)和設(shè)置用于所述公共電壓檢測 信號(hào)從去激活轉(zhuǎn)變?yōu)榧せ畹亩〞r(shí)中的任一個(gè)定時(shí)。
19.根據(jù)權(quán)利要求16所述的電源器件，其中所述公共控制單元、所述第一驅(qū)動(dòng)單元和所述第二驅(qū)動(dòng)單元分別通過不同半導(dǎo)體 封裝實(shí)現(xiàn)并安裝在同一印刷電路板之上。
全文摘要
本發(fā)明涉及半導(dǎo)體器件和電源器件。使用多相系統(tǒng)實(shí)現(xiàn)電源器件的小型化。電源器件包括例如公共控制單元、多個(gè)裝備有PWM的驅(qū)動(dòng)單元以及多個(gè)電感器。公共控制單元向裝備有PWM的驅(qū)動(dòng)單元輸出相位分別不同的時(shí)鐘信號(hào)。時(shí)鐘信號(hào)的電壓狀態(tài)可分別單獨(dú)控制。例如，能夠使時(shí)鐘信號(hào)為高阻抗?fàn)顟B(tài)。在這種情況中，裝備有PWM的驅(qū)動(dòng)單元檢測到該高阻抗?fàn)顟B(tài)并停止其自己的操作。因而可以在不使用另一使能信號(hào)等的情況下任意地設(shè)定多相中的相數(shù)。
文檔編號(hào)H02M3/155GK102055329SQ20101053394
公開日2011年5月11日 申請(qǐng)日期2010年10月29日 優(yōu)先權(quán)日2009年10月30日
發(fā)明者工藤良太郎 申請(qǐng)人:瑞薩電子株式會(huì)社