專利名稱：橋式電路及其元件的制作方法
技術領域：
本發(fā)明涉及橋式電路及其組成元件。
背景技術：
橋式電路用于很廣泛的應用中。圖1示出了用于電機驅(qū)動的典型三相橋式電路。 電路10中的三個半橋15、25、35各自包括兩個開關(61-66)，所述開關能夠在一個方向上 阻擋電流，并且能夠在雙方向上傳導電流。由于通常用在電源電路中的晶體管(41-46)固 有地無法反向傳導電流，所以電路10中的開關61-66中的每一個包括反并聯(lián)到續(xù)流二極管 51-56的晶體管(41-46)。晶體管41-46各自能夠在其偏置為截止狀態(tài)時，阻擋至少與電路 10的高壓(HV)源一樣大的電壓，并且二極管51-56各自能夠在其反向偏置時，阻擋至少與 電路10的高壓(HV)源一樣大的電壓。理想地，二極管51-56具有良好的開關特性以最小 化開關過程中的瞬變電流，因此通常使用肖特基二極管。晶體管41-46可以是增強型(常 閉，Vth>0)，即E型，或者是耗盡型(常開，乂&<0)，即0型器件。在電源電路中，通常使 用增強型器件來防止意外導通，以避免對器件或其他電路元件造成損害。節(jié)點17、18和19 全部經(jīng)電感負載彼此耦接，即諸如電機線圈(圖1中未示出)的電感元件。圖2a示出圖1中的全3相電機驅(qū)動的半橋15，和節(jié)點17和18之間的電機繞組 (電感元件21)以及電機電流饋送到其中的開關64。對于電源的這一相，晶體管44持續(xù)導 通(Vgs44 > Vth)，晶體管42持續(xù)截止(Vgs42 < Vth，即，如果使用增強型晶體管，Vgs42 = 0V)， 而晶體管41則以脈寬調(diào)制(PWM)信號來調(diào)制以實現(xiàn)所需電機電流。圖2b是圖2a中示圖 的簡化版本，其示出了晶體管41偏置為導通期間電流路徑27。對于這一偏置，電機電流流 過晶體管41和44，而因為晶體管42偏置為截止并且二極管52反向偏置，所以沒有電流流 過開關62。參照圖2c，在晶體管41偏置為截止期間，沒有電流能夠流過晶體管41或二極 管51，因此電機電流流過二極管52。在這部分操作期間，電感元件21強制節(jié)點17處的電 壓為足夠負的值，以導致二極管52導電。目前，絕緣柵雙極型晶體管(IGBT)通常用在高功率橋式電路中，硅M0S晶體管 (也稱作M0SFET)用在低功率應用中。傳統(tǒng)的IGBT固有地僅在一個方向?qū)щ?，因此需要續(xù) 流二極管以便于帶有IGBT的開關正確操作。標準M0S晶體管固有地包含反并聯(lián)寄生二極 管。如從圖3a看到的，如果M0S器件50的柵極和源極偏置在相同的電壓，漏極偏置在較低 電壓，例如當晶體管41截止時晶體管42中所發(fā)生的(圖2c)，則寄生二極管60阻止本征 M0S晶體管71導通。因此，反向電流路徑37穿過寄生二極管60。由于寄生二極管60固有 地具有差的開關特性，所以當M0S器件50導通或截止時，寄生二極管60經(jīng)歷大的瞬變。為了徹底防止寄生二極管60導通，經(jīng)常采用圖3b所示的3元件解決方案。在圖 3b中，二極管69被添加到開關以防止任何電流流過寄生二極管60，并且添加肖特基二極管 68以在電流在圖3b所示方向流動(即，從M0S器件50的源極側(cè)流向漏極側(cè))期間輸送電 流。

發(fā)明內(nèi)容
描述了一種半橋，所述半橋包括至少一個晶體管，所述晶體管具有能夠處于第一 工作模式、第二工作模式和第三工作模式的溝道，所述第一工作模式在至少一個方向上阻 擋基本電壓，所述第二工作模式在所述至少一個方向上穿過溝道傳導基本電流，所述第三 工作模式在相反方向上穿過溝道傳導基本電流。描述了一種操作電路的方法，所述電路包括半橋電路級，所述半橋電路級包括第 一晶體管、第二晶體管和電感元件，其中所述電感元件耦接在第一晶體管和第二晶體管之 間，第一晶體管在電壓源與第二晶體管之間，第二晶體管在地與第一晶體管之間。第一晶體 管偏置為導通，第二晶體管偏置為截止，從而允許電流流過第一晶體管和電感元件、并且阻 擋了跨越第二晶體管的電壓。第一晶體管被改變?yōu)榻刂蛊?，從而允許電流流過第二晶體 管和電感元件、并且導致第二晶體管處于二極管模式。描述了一種操作電路的方法，所述電路包括電感元件和半橋，所述半橋包括第一 晶體管和第二晶體管，其中電感元件耦接在第一晶體管和第二晶體管之間，第一晶體管耦 接到電壓源，第二晶體管耦接到地。第一晶體管偏置為截止，第二晶體管偏置為導通，從而 允許電流流過電感元件并且流過第二晶體管，其中第一晶體管阻擋第一電壓。第二晶體管 被改變?yōu)榻刂蛊?，從而導致第一晶體管工作在二極管模式下以輸送續(xù)流電流、并且導致 第二晶體管阻擋第二電壓。本文所述的器件和方法的實施例可包括以下特征中的一個或多個。所述半橋可 包括至少兩個晶體管，并且每個晶體管都可被構造為用作開關晶體管以及用作反并聯(lián)二極 管。橋式電路可由本文所述半橋形成。柵極驅(qū)動電路可被構造為獨立地控制每個晶體管的 柵極電壓。所述晶體管可以是橋式元件的第一晶體管，所述橋式元件還可包括第二晶體管。 第一晶體管的柵極可電連接到第二晶體管的源極，并且第一晶體管的源極可電連接到第二 晶體管的漏極。第一晶體管可以是耗盡型器件，而第二晶體管可以是增強型器件。第一晶 體管可以是高壓器件，而第二晶體管可以是低壓器件。第一晶體管可被構造為阻擋至少等 于電路高壓的電壓。第二晶體管可被構造為阻擋至少等于第一晶體管的閾值電壓的電壓。 第二晶體管可被構造為阻擋大約為所述閾值電壓兩倍的電壓。第一晶體管可以是高壓耗 盡型晶體管，并且第二晶體管可以是低壓增強型晶體管。第一晶體管可以是III-N HEMT或 SiCJFET。第二晶體管可以是III-N HEMT。第二晶體管可以是氮面III-NHEMT。第二晶體管 可以是硅基或SiC基器件。第二晶體管可以是垂直硅M0SFET或SiC JFET或SiC M0SFET。 所述半橋可包括至少兩個橋式元件。第二晶體管可包括寄生二極管，并且所述半橋包括并 聯(lián)到所述寄生二極管的低壓二極管。所述低壓二極管可被構造為阻擋至少如第二晶體管一 樣的電壓。所述低壓二極管具有比所述寄生二極管的導通電壓低的導通電壓。所述半橋可 包括低壓二極管，其中所述低壓二極管被構造為阻擋比電路高壓低的最大電壓。所述半橋 可由兩個晶體管組成，其中所述晶體管各自為FET、HEMT、MESFET或JFET器件。所述兩個晶 體管可以是增強型晶體管。所述晶體管可以是增強型III-N晶體管或SiC JFET晶體管。所 述晶體管可以是氮面III-N HEMT。所述兩個晶體管可具有至少2V的閾值電壓。所述兩個 晶體管可具有從源極到漏極的0. 5至2eV的內(nèi)勢壘。所述兩個晶體管可具有小于5mohm-Cm2 的導通電阻以及至少600V的擊穿電壓。所述兩個晶體管可具有小于lOmohm-cm2的導通電 阻以及至少1200V的擊穿電壓。每個半橋的兩個晶體管之間可存在節(jié)點，每個節(jié)點都可經(jīng)由電感負載彼此耦接。本文所述的包括半橋的橋式電路可不含二極管。所述半橋可不含二 極管。在將第一晶體管改變?yōu)榻刂蛊弥?，第二晶體管可被改變?yōu)閷ㄆ?。將第一?體管改變?yōu)榻刂蛊玫牟襟E與將第二晶體管改變?yōu)閷ㄆ玫牟襟E之間的時間可足以防 止從高壓源至地的直通電流。將第二晶體管改變?yōu)榻刂蛊玫牟襟E與將第一晶體管改變?yōu)?導通偏置的步驟之間的時間可足以防止從高壓源至地的直通電流。本文所述的器件和方法可提供以下優(yōu)點中的一個或多個。開關可僅以單個晶體管 器件來形成。所述晶體管器件既可用作開關晶體管，也可用作二極管。晶體管執(zhí)行兩個角 色的能力可消除開關中對單獨的反并聯(lián)二極管的需求。僅包括單個晶體管的開關是比還需 要二極管來輸送續(xù)流電流的器件更簡單的器件。所述器件可以以將功率耗散降至最低的方 式工作。另外，晶體管的時序和偏置可使得由利用單個器件開關的半橋形成的裝置(例如， 電機)能夠以這樣的方式工作即減小總功耗且同時避免從高壓源至地的直通電流。


圖1是3相橋式電路的示意圖。圖2a至圖2c示出了當3相橋式電路通電時的示意圖和電流路徑。圖3a至圖3b示出了 M0S器件的示意圖及其電流路徑。圖4示出了帶有單個器件開關的橋式電路的示意圖。圖5a至圖5d示出了穿過單個晶體管開關的電流路徑的示意圖。圖6示出了柵極信號的時序圖。圖7至圖9示出了可用于圖4的橋式電路中的開關的示意圖。各個附圖中的相同附圖標記指代相同部件。
具體實施例方式圖4示出了橋式電路的示意圖，其中六個開關各自包括單個晶體管器件(81-86)。 晶體管81-86可以是閾值電壓Vth > 0的增強型器件，或者是閾值電壓Vth < 0的耗盡型器 件。在高功率應用中，期望使用具備以下特征的增強型器件，其閾值電壓盡可能大(諸如Vth > 2V或Vth > 3V)，在0偏置下從源極到漏極的高內(nèi)勢壘(諸如0. 5-2eV)，存取區(qū)域高傳導 率(諸如表面電阻< 750OhmS/Square)并伴有高擊穿電壓(600/1200V)和低導通電阻(對 于600/1200V，分別< 5或< lOmohm-cm2)。柵極電壓Vgs81_Vgs86各自獨立地受柵極驅(qū)動電路 的控制。器件81-86各自能夠在靠近地的端子處的電壓低于靠近DC高壓源的端子處的電 壓時阻擋電流流動。在一些實施例中，器件能夠在雙方向上阻擋電流。器件81-86還各自 能夠通過相同的傳導路徑/溝道在雙方向上傳導電流。節(jié)點17、18和19全部經(jīng)電感負載 彼此耦接，即諸如電機線圈(圖4中未示出)的電感元件。圖5a和圖5b示出了用于包括滿足上述要求的增強型器件的橋式電路的圖4中的 電路的三個半橋之一的操作。出于示例目的，假設器件的閾值電壓Vth=2V。諸如通過設置 vgsg4 > Vth(諸如，Vgs84 = 5V)來使器件84持續(xù)偏置為導通。諸如通過設置Vgs82 < Vth(諸 如，Vgs82 = 0V)來使器件82持續(xù)偏置為截止。如圖5a所示，在諸如通過設置Vgs81>Vth(諸 如，Vgs81 = 5V)來使器件81持續(xù)偏置為導通期間，電流沿著電流路徑27穿過器件81，穿過 電感元件(電機線圈)21，并穿過器件84流動。在此期間，節(jié)點17處的電壓高于器件82的源極處的電壓，但是決不會超過電路的高壓電源的高壓(HV)值。器件82偏置為截止，因此 阻擋了在其兩端的電壓^，其中Va是節(jié)點17處的電壓。如本文所用，“阻擋了電壓”指的是 當電壓施加到晶體管兩端時，晶體管阻止顯著的電流(諸如，大于常規(guī)傳導期間的工作電 流的0.001倍的電流)流過晶體管的能力。換言之，在晶體管阻擋施加在其兩端的電壓的 同時，穿過晶體管的總電流將不大于常規(guī)傳導期間的工作電流的0. 001倍。圖5b示出了在諸如通過設置Vgs81 < Vth (諸如，Vgs81 = 0V)而使器件81截止期間 的電流路徑27。在此期間，電機電流流過器件82的溝道，流過電感元件(電機線圈)21，并 流過器件84。由于器件82的柵極端和源極端均處于0V，所以當電流在該方向上流過器件 82時，器件82有效地起二極管的作用，被稱作處于“二極管模式”。即，即使當器件82的柵 極偏置到器件82的閾值電壓以下時，器件82也以圖5b所示方向傳導電流，因此其表現(xiàn)為 與配備有反向續(xù)流二極管的傳統(tǒng)晶體管相同。節(jié)點17處的電壓\在器件82的源極電壓 以下大約閾值電壓(Vth)的負值處，器件81現(xiàn)在必須阻擋電壓HV+Vth。需要注意的是，用同 一器件(82)實現(xiàn)了在一個方向阻擋電流/電壓以及相反方向的二極管作用。如圖5c和圖5d所示，器件82可以用作主動(actively)切換的器件，以實現(xiàn)電流 穿過電感元件(電機線圈)21沿相反方向的流動。當器件82導通時(圖5c)，電流27流過 器件82，器件81阻擋了電壓HV-Va，當器件82截止時(圖5d)，器件81工作在二極管模式 下以輸送續(xù)流電流，而器件82阻擋了電壓HV+Vth。因此，在全電路中，器件81-86執(zhí)行與帶 有反并聯(lián)續(xù)流二極管的傳統(tǒng)單向晶體管(圖1中的61-66)相同的功能。取決于電流水平以及器件81-86的閾值電壓(見圖4)，當工作在二極管模式下時， 器件中的功率耗散可能無法接受的高。在這種情況下，可通過施加圖6所示形式的柵極信 號來實現(xiàn)較低功率的工作模式。例如，當器件81如圖5a和圖5b所示切換時，在器件82傳 導續(xù)流電流期間(當器件81截止時)，器件82的柵極被驅(qū)動為高，允許器件82的漏極-源 極電壓僅僅是導通狀態(tài)電阻(Rds-on)乘以電機電流。為了避免從高壓電源(HV)到地的直 通電流，必須在器件81的截止與器件82的導通之間，以及在器件82的截止與器件81的導 通之間提供一些空載時間。在圖6中空載時間被標注為“A”。在這些空載時間期間，器件 82如上所述工作在二極管模式。由于這與整個切換循環(huán)相比是短時間，所以功率耗散不顯 著。時間“B”對于器件82提供了主要損耗因素，并且這對應于當器件82完全增強時的低 功率模式。再參照圖4，器件81-86的二極管工作模式總是為電感電流提供電流路徑。即使考 慮瞬變電流和實際阻抗，電路也將如期望地工作。如果(例如)器件81-86的柵極-漏極 電容和柵極驅(qū)動電路的源極電阻為非零，則在Va的下降時間期間，節(jié)點17處的高轉(zhuǎn)換速率 將強制器件82的柵極處的電勢低于地。結(jié)果將僅僅是Va被電感元件21驅(qū)動至甚至比理 想情況更低的電壓，但是器件82將導通。器件81-86可以是能夠通過相同的主溝道在雙方向傳導基本電流(諸如，至少與 其所用的電路的最大工作電流一樣大的電流)，并且能夠在至少一個方向上阻擋基本電壓 (諸如，大于電路DC高壓HV的電壓)的任何晶體管。每個器件必須能夠在至少一個方向 上阻擋電壓，所述電壓至少在0V至大于HV的電壓(諸如，HV+1V、HV+5V或HV+10V)之間。 HV的值以及由此器件必須能夠阻擋的電壓范圍取決于具體電路應用。例如，在一些低功率 應用中，HV可能是10V，器件各自至少能夠阻擋0V至10V之間的電壓、以及大于10V (諸如，
811V、20V或30V)的電壓。在一些高功率應用中，HV可能是1000V，因此器件各自至少能夠 阻擋0V至1000V之間的所有電壓、以及大于1000V(諸如1100V、1150V或1200V)的電壓。 因此，能夠阻擋足夠量電壓的合適晶體管的選擇可取決于電路的應用。能夠阻擋足夠量電 流的晶體管可允許一些少量的電流通過主溝道或除主溝道之外的器件的其他部分泄漏。然 而，晶體管可能能夠阻擋足夠量的電流，所述電流是常規(guī)操作期間穿過晶體管的最大電流 的相當大百分比，例如大于最大電流的90%、95%、99%或99. 9%。滿足這些標準的器件的實例是任何材料體系的金屬半導體場效應晶體管 (MESFET)、任何材料體系的結(jié)型場效應晶體管(JFET)以及任何材料體系的高電子遷移率 晶體管(HEMT或HFET)，包括諸如電流孔徑垂直電子晶體管(CAVET)的垂直型器件以及溝 道電荷具有3維分布的器件，諸如極化摻雜場效應晶體管(P0LFET)。用于HEMT和MESFET 的常見材料體系包括Ga/lylnmN/SnPhi或者諸如III-N材料、III-As材料和III-P材 料的III-V材料。用于JFET的常見材料包括III-V材料、SiC和Si (即，基本上不含碳的 硅)。在一些實施例中，器件是增強型器件(閾值電壓Vth>0)，而在其他實施例中，器件可 以是耗盡型器件(Vth < 0)。在一些實施例中，器件81-86由增強型III-氮化物(III-N)器件組成，所述器件 具備閾值電壓盡可能大(諸如Vth > 2V或Vth > 3V)，在0偏置下從源極到漏極的高內(nèi)勢 壘(諸如0. 5_2eV)，存取區(qū)域高傳導率(諸如表面電阻< 750OhmS/Square)并伴有高擊穿 電壓(至少600或1200V)和低導通電阻(對于600/1200V，分別< 5或< 10mohm-cm2)。在 一些實施例中，器件是氮面III-N HEMT，諸如在提交于2007年9月17日的美國專利申請 號11/856,687以及提交于2008年11月26日的美國專利申請?zhí)?2/324，574中所描述的， 所述兩項專利申請以引用方式并入本文。器件還可包括以下元件中的任何諸如SiN的表 面鈍化層、諸如傾斜場板的場板、以及柵極下絕緣體。在其他實施例中，器件由SiC JFET組 成。在一些實施例中，圖7所示的器件91代替圖4的器件81-86中的任何或全部用在 半橋或橋式電路中。器件91包括諸如III-N E型晶體管的低壓E型晶體管92，其如圖所 示連接到諸如III-N D型晶體管的高壓D型晶體管90。在一些實施例中，E型晶體管92是 氮面III-N器件，并且D型晶體管90是III面III-N器件。當E型晶體管92在任一方向 傳導電流時，基本上所有的電流均傳導過晶體管92的同一主器件溝道。D型晶體管90的 柵極電連接到E型晶體管92的源極，并且D型晶體管90的源極電連接到E型晶體管92的 漏極。在一些實施例中，D型晶體管90的柵極不直接連接到E型晶體管92的源極。相反， D型晶體管90的柵極和E型晶體管92的源極各自電連接到電容器的相對端。圖7中的器 件91可以與閾值電壓與E型晶體管92的閾值電壓相同的單個高壓E型晶體管類似地操 作。即，相對于節(jié)點97施加到節(jié)點96的輸入電壓信號可以在節(jié)點94處生成輸出信號，所 述輸出信號與輸入電壓信號相對于E型晶體管的源極施加到其柵極時E型晶體管的漏極端 處生成的輸出信號相同。與用于單個晶體管的三個端的術語相似，節(jié)點97、96和94由此分 別稱為器件91的源極、柵極和漏極。當器件處于阻擋模式時，大部分電壓被D型晶體管90 阻擋，而僅有少部分電壓被E型晶體管92阻擋，如以下所描述的。當器件91在任一方向上 傳導電流時，基本上所有的電流均傳導過E型晶體管92的溝道和D型晶體管90的溝道。圖7中的器件91如下操作。當節(jié)點94保持在比節(jié)點97高的電壓下時，在足夠正的電壓(即，大于E型晶體管92的閾值電壓的電壓)相對于節(jié)點97施加到節(jié)點96時，電 流從節(jié)點94流向節(jié)點97，所述電流流過E型晶體管92的溝道和D型晶體管90的溝道。當 節(jié)點96處相對于節(jié)點97的電壓被切換為小于E型晶體管92的閾值電壓的值，諸如0V時， 器件91處于阻擋模式，阻擋節(jié)點97與94之間的電壓，并且沒有基本電流流過器件91。如 果節(jié)點94處的電壓現(xiàn)在切換為比節(jié)點97和96處的電壓(兩處保持在相同的電壓下)小 的值，則器件91切換為二極管模式，所有基本電流均傳導穿過E型晶體管92的溝道和D型 晶體管90的溝道。當高壓(HV)相對于節(jié)點97施加到節(jié)點94，并且節(jié)點96相對于節(jié)點97 偏置在0V時，E型晶體管92阻擋大約等于|Vt_|或略大的電壓，其中|Vt_|是D型晶體 管90的閾值電壓的幅度。V_的值可以是約-5至-10V。因此，節(jié)點95處的電壓大約等于 |Vth90或略大，因此D型晶體管90處于截止狀態(tài)，阻擋大約等于HV減去|Vt_|的電壓，即 D型晶體管90阻擋基本電壓。當正電壓相對于節(jié)點97施加到節(jié)點94，并且節(jié)點96偏置在 比E型晶體管92的閾值電壓^,92大的電壓(諸如，2*Vth,92)時，電流穿過E型晶體管92的 溝道并穿過D型晶體管90的溝道從節(jié)點94流向節(jié)點97，E型晶體管92兩端的壓降VF遠 小于|Vth9(l|，例如小于約0. 2V。在這些條件下，節(jié)點95處相對于節(jié)點97的電壓為VF，D型 晶體管90的柵極-源極電壓VGS90大約為_VF。D型晶體管90可以是能夠阻擋大電壓(諸如，至少600V或至少1200V，或者電路 應用所需的其他合適的阻擋電壓)的高壓器件。如上所述，D型晶體管至少能夠在器件91 處于阻擋模式時阻擋基本電壓，諸如大于電路DC高壓HV的電壓。另外，D型晶體管90的閾 值電壓Vth9(l充分小于_VF，由此當組件處于ON狀態(tài)時，對于其所使用的電路應用，D型晶體 管90以足夠低的傳導損耗傳導從節(jié)點94流向節(jié)點97的電流。因此，D型晶體管90的柵 極-源極電壓充分大于Vth9(l，由此對于該電路應用而言，傳導損耗不是太大。例如，Vth9(l可 以小于-3V、-5V或-7V，并且當D型晶體管90的柵極-源極電壓大約為_VF時，D型晶體管 90能夠以小于7W的傳導損耗傳導10A或者更大的電流。E型晶體管92至少能夠阻擋大于|VtJ的電壓，其中|V_|是D型晶體管90的 閾值電壓的幅度。在一些實施例中，E型晶體管92可阻擋大約2*|Vth9(1|。諸如III-N HEMT 或SiC JFET的高壓D型III-N晶體管可用于D型晶體管90。由于高壓D型III-N晶體管 的典型閾值電壓大約為-5V至-10V，所以E型晶體管92可以能夠阻擋大約10-20V或更大。 在一些實施例中，E型晶體管92是III-N晶體管，諸如III-N HEMT。在其他實施例中，E型 晶體管92是SiC晶體管，諸如SiC JFET。當圖7中的器件91代替圖4的橋式電路中的器件81-86使用時，電路如下操作。 當器件91代替這些器件使用時，器件81-86將被稱作81’ -86’。在一些實施例中，所有器 件81’-86’彼此相同。即使器件不是完全相同，它們各自也具有大于0的閾值電壓。參照 圖5a和圖5b所示的切換順序，當器件81’和84’的柵極-源極電壓大于E型晶體管92的 閾值電壓，并且器件82’的柵極-源極電壓低于E型晶體管92的閾值電壓(諸如，0V)時， 電流穿過器件81’的兩個晶體管的溝道并穿過器件84’的兩個晶體管的溝道，從高壓源流 到地。器件82’阻擋電壓^，其中Va同樣是節(jié)點17處的電壓。參照圖5b，當器件81’切換 為截止時，電感元件21強制節(jié)點17處的電壓Va為負值，器件81’現(xiàn)在阻擋了電壓HV減去 Va。器件82’現(xiàn)在工作在二極管模式，電流穿過器件82’從地流向節(jié)點17?；旧纤写?過器件82’的電流均傳導穿過E型晶體管92的溝道和D型晶體管90的溝道。當橋式電路在圖5c所示的條件下工作時，S卩，當電流穿過電感元件從節(jié)點18流向節(jié)點17時，器件81’ 切換為截止，并且器件82’的柵極-源極電壓大于E型晶體管92的閾值電壓，電流穿過器 件82’從節(jié)點17流向地?；旧纤写┻^器件82’的電流均傳導穿過E型晶體管92的溝 道和D型晶體管90的溝道。因此，對于圖5a所示的工作模式，器件82’中的D型晶體管阻擋了基本電壓，對于 圖5b所示的操作模式，器件82’中的D型晶體管通過其溝道傳導從源極流向漏極的基本電 流，對于圖5c所示的操作模式，器件82’中的D型晶體管通過其溝道傳導從漏極流向源極 的基本電流。再參照圖7，當器件91工作在二極管模式下時，節(jié)點95處的電壓必須小于節(jié)點97 處的電壓。因此，D型晶體管90的柵極處于比D型晶體管90的源極高的電壓，并且D型 晶體管90的溝道被增強。然而，取決于電流水平以及E型晶體管92的閾值電壓，當器件 81’ -86’工作在二極管模式下時，E型晶體管92中的功率耗散可能無法接受的高。在這種 情況下，可通過施加圖6所示形式的柵極信號來實現(xiàn)較低功率的工作模式。例如，當器件 81’如圖5a和圖5b所示切換時，在器件82’傳導續(xù)流電流期間(當器件81’截止時)，器 件82’的柵極被驅(qū)動為高，允許器件82’的漏極-源極電壓僅僅是器件82’的有效導通狀 態(tài)電阻(Rds-on)乘以電機電流。為了避免從高壓電源(HV)到地的直通電流，必須在器件 81’的截止與器件82’的導通之間，以及在器件82’的截止與器件81’的導通之間提供一些 空載時間。在圖6中空載時間被標注為“A”。在這些空載時間期間，器件82’如上所述工 作在二極管模式。由于這與整個切換循環(huán)相比是短時間，所以功率耗散不顯著。時間“B” 對于器件82’提供了主要損耗因素，并且這對應于當E型晶體管92完全增強時的低功率模 式。在一些實施例中，圖8所示的器件111代替圖4的器件81-86中的任何或全部用 在半橋或橋式電路中。器件111與圖7的器件91類似，不同之處在于E型晶體管92被諸 如硅(Si)基垂直Si M0S場效應晶體管(FET)(本文將其稱作Si M0S晶體管103)的低壓E 型晶體管代替。在一些實施例中，低壓E型晶體管是SiC JFET或SiC MOSFET。Si M0S晶 體管103具有與圖7中的E型晶體管92相同的電壓阻擋要求。S卩，Si M0S晶體管103至 少能夠阻擋大于|VtJ的電壓，其中|V_|是D型晶體管90的閾值電壓的幅度。在一些 實施例中，Si M0S晶體管103可阻擋大約2*|Vth9(1|。高壓D型III-N晶體管可用于D型晶 體管90。由于高壓D型III-N晶體管的典型閾值電壓大約為-5V至-10V，所以Si M0S晶 體管103可能能夠阻擋大約10-20V或更大。Si M0S晶體管固有地包含反并聯(lián)到本征晶體管102的寄生二極管101，如圖8中 所示。當器件111處于阻擋模式時，并且在標準正向傳導模式期間(即，當電流從節(jié)點94 流向節(jié)點97時)，Si M0S晶體管103的工作模式與E型晶體管92相同。S卩，當高壓HV相 對于節(jié)點97施加到節(jié)點94，并且Si M0S晶體管103的柵極-源極電壓低于閾值，使得器件 111處于阻擋模式時，Si M0S晶體管103阻擋大約等于|Vt_|或略大的電壓，而剩余高壓被 D型晶體管90阻擋，即D型晶體管90阻擋基本電壓。當節(jié)點94處的電壓大于節(jié)點97處的 電壓，并且Si M0S晶體管103的柵極-源極電壓高于閾值時，器件111處于標準正向傳導 模式，使得電流從節(jié)點94流向節(jié)點97?；旧纤须娏骶鶄鲗Т┻^Si M0S晶體管103的 溝道以及D型晶體管90的溝道。節(jié)點95與節(jié)點97之間的壓差在0V至|Vth9(l|之間，其中Vth9Q是D型晶體管90的閾值電壓。在該工作模式下，寄生二極管101反向偏置并阻擋小于
Vth90的電壓。當器件111處于二極管模式時，Si M0S晶體管103的操作不同于E型晶體管92的 操作。當器件111工作在二極管模式下時，節(jié)點94處的電壓低于節(jié)點97處的電壓，Si M0S 晶體管103的柵極-源極電壓低于閾值，并且電流從節(jié)點97流向節(jié)點94。在這些條件下， 節(jié)點95處的電壓必須低于節(jié)點97處的電壓。正向偏置的寄生二極管101導通，并且阻止 本征晶體管102導通。因此，當器件111處于二極管模式下時，流過Si M0S晶體管103的 大部分電流流過寄生二極管102而非Si M0S晶體管103的溝道。然而，當器件111處于二 極管模式時，基本上全部電流仍傳導穿過D型晶體管90的溝道。當器件111工作在二極管模式下時，節(jié)點95處的電壓必須低于節(jié)點97處的電壓。 因此，D型晶體管90的柵極處于比D型晶體管90的源極高的電壓，并且D型晶體管90的溝 道被增強。取決于電流水平以及寄生二極管101的正向傳導特性，當器件111工作在二極 管模式下時，寄生二極管101中的功率耗散可能無法接受的高。在這種情況下，可通過施加 圖6所示形式的柵極信號來實現(xiàn)較低功率的工作模式。作為實例，考慮圖4的橋式電路，但 是用器件111代替各個器件81-86。在本實例中，橋式電路中的器件被稱作器件81”-86”。 當器件81”如圖5a和圖5b所示切換時，在器件82”傳導續(xù)流電流期間(當器件81”截止 時)，器件82”的柵極被驅(qū)動為高。這使得穿過器件82”的Si晶體管103的電流主要流過 增強的本征晶體管102而非寄生二極管101，從而Si晶體管103的漏極-源極電壓僅僅是 Si晶體管103的有效導通狀態(tài)電阻(Rds-on)乘以電流。為了避免從高壓電源(HV)到地 的直通電流，必須在器件81”的截止與器件82”的導通之間，以及在器件82”的截止與器件 81”的導通之間提供一些空載時間。在圖6中空載時間被標注為“A”。在這些空載時間期 間，器件82”如上所述工作在二極管模式，使得穿過Si晶體管103的電流主要流過寄生二 極管101。在一些實施例中，圖9所示器件112代替器件81-86中的任何或全部用在半橋或 橋式電路中。器件112與圖8的器件111類似，但是還包括并聯(lián)到寄生二極管101的低壓、 低導通電阻的二極管104。二極管104具有與Si M0S晶體管103相同的電壓阻擋要求。艮口， 二極管104至少能夠阻擋大于|Vt_|的電壓，其中|Vt_|是D型晶體管90的閾值電壓的 幅度。在一些實施例中，二極管104可以阻擋大約2*|Vt_|。高壓D型III-N晶體管可用 于D型晶體管90。由于高壓D型III-N晶體管的典型閾值電壓大約為_5至-10V，所以二 極管104可能能夠阻擋大約10-20V或更大。諸如低壓二極管或晶體管的低壓器件不能阻 擋在高壓電路中由DC電源施加的諸如600V或1200V的高壓。在一些實施例中，低壓二極 管或低壓晶體管所能阻擋的最大電壓大約為40V、30V、20V或10V。另外，二極管104具有比 寄生二極管101低的導通電壓。因此，當器件112偏置為二極管模式時，電流主要流過二極 管104，而非寄生二極管101?？捎糜诙O管104的諸如低壓肖特基二極管的二極管可具有 比寄生二極管101低的開關和傳導損耗。因此，對于器件112而言，器件工作期間的傳導和 開關損耗可以比器件111小。取決于電流水平以及二極管104的正向傳導特性，當器件112工作在二極管模式 下時，二極管104中的功率耗散可能無法接受的高。同樣，可通過施加圖6所示形式的柵極 信號來實現(xiàn)較低功率的工作模式。當器件112的柵極被驅(qū)動為高，而器件112傳導續(xù)流電
12流時，電流主要流過增強的本征晶體管102，而非二極管104，使得Si M0S晶體管103的漏 極-源極電壓僅僅是Si M0S晶體管103的有效導通狀態(tài)電阻(Rds-on)乘以電流。盡管圖9中的器件112包含二極管，但是二極管不需要能夠阻擋全部電路DC電壓 HV，其只需要阻擋略大于|Vt_|的電壓。因此，可使用低壓二極管。這可比使用橋式電路中 所通常包括的高壓二極管更合適，因為低壓二極管可具有比高壓二極管低的開關和傳導損 耗。因此，與使用了高壓二極管的半橋和橋式電路相比，本電路中的功耗可減小。已經(jīng)描述了本發(fā)明的若干實施例。然而應該理解的是，在不脫離本發(fā)明的精神和 保護范圍的情況下，可進行各種修改。例如，半橋可包括使用單個晶體管、但不使用二極管 的一個開關以及帶有晶體管和二極管的第二開關。在一些實施例中，半橋由兩個晶體管組 成，并且不包括任何二極管。在一些實施例，代替使電流從一個半橋穿過電感流到另一半橋 的晶體管上，流到電感之外的電流流向諸如電容器的另一電子元件，或者直接流向接地端 或DC電源。因此，其他實施例在所附權利要求的保護范圍內(nèi)。
權利要求
一種半橋，所述半橋包括至少一個晶體管，所述至少一個晶體管具有能夠處于第一工作模式、第二工作模式和第三工作模式的溝道，所述第一工作模式在至少一個方向上阻擋基本電壓，所述第二工作模式在所述至少一個方向上通過所述溝道傳導基本電流，所述第三工作模式在相反方向上通過所述溝道傳導基本電流。
2.根據(jù)權利要求1所述的半橋，其中所述半橋包括至少兩個晶體管，并且每個晶體管 都被構造為用作開關晶體管以及用作反并聯(lián)二極管。
3.一種包括多個根據(jù)權利要求1所述的半橋的橋式電路。
4.根據(jù)權利要求3所述的橋式電路，還包括柵極驅(qū)動電路，所述柵極驅(qū)動電路被構造 為獨立地控制每個所述晶體管的柵極電壓。
5.根據(jù)權利要求1所述的半橋，其中所述晶體管是元件的第一晶體管，所述元件還包 括第二晶體管。
6.根據(jù)權利要求5所述的半橋，其中所述第一晶體管的柵極電連接到所述第二晶體管 的源極，而所述第一晶體管的源極電連接到所述第二晶體管的漏極。
7.根據(jù)權利要求5所述的半橋，其中所述第一晶體管是耗盡型器件，而所述第二晶體 管是增強型器件。
8.根據(jù)權利要求5所述的半橋，其中所述第一晶體管是高壓器件，而所述第二晶體管 是低壓器件。
9.根據(jù)權利要求5所述的半橋，其中所述第一晶體管被構造為阻擋至少等于電路高壓 的電壓。
10.根據(jù)權利要求5所述的半橋，其中所述第二晶體管被構造為阻擋至少等于所述第 一晶體管的閾值電壓的電壓。
11.根據(jù)權利要求10所述的半橋，其中所述第二晶體管被構造為阻擋大約為所述閾值 電壓兩倍的電壓。
12.根據(jù)權利要求5所述的半橋，其中所述第一晶體管是高壓耗盡型晶體管，而所述第 二晶體管是低壓增強型晶體管。
13.根據(jù)權利要求12所述的半橋，其中所述第一晶體管是III-NHEMT或SiCJFET。
14.根據(jù)權利要求12所述的半橋，其中所述第二晶體管是III-NHEMT。
15.根據(jù)權利要求14所述的半橋，其中所述第二晶體管是氮面III-NHEMT。
16.根據(jù)權利要求12所述的半橋，其中所述第二晶體管是硅基或SiC基器件。
17.根據(jù)權利要求16所述的半橋，其中所述第二晶體管是垂直硅M0SFET或SiCJFET 或 SiC MOSFET。
18.根據(jù)權利要求5所述的半橋，其中所述半橋包括至少兩個所述元件。
19.一種包括多個根據(jù)權利要求18所述的半橋的橋式電路。
20.根據(jù)權利要求5所述的半橋，其中所述第二晶體管包括寄生二極管，并且所述半橋 包括與所述寄生二極管并聯(lián)的低壓二極管。
21.根據(jù)權利要求20所述的半橋，其中所述低壓二極管被構造為阻擋至少如所述第二 晶體管一樣的電壓。
22.根據(jù)權利要求20所述的半橋，其中所述低壓二極管具有比所述寄生二極管的導通 電壓低的導通電壓。2
23.根據(jù)權利要求1所述的半橋，還包括低壓二極管，其中所述低壓二極管被構造為阻 擋比電路高壓低的最大電壓。
24.根據(jù)權利要求1所述的半橋，所述半橋由兩個晶體管組成，其中所述晶體管中的每 個都為 FET、HEMT、MESFET 或 JFET 器件。
25.根據(jù)權利要求24所述的半橋，其中所述兩個晶體管都是增強型晶體管。
26.根據(jù)權利要求25所述的半橋，其中所述晶體管都是增強型III-N晶體管或SiC JFET晶體管。
27.一種包括多個根據(jù)權利要求26所述的半橋的橋式電路。
28.根據(jù)權利要求25所述的半橋，其中所述晶體管都是氮面III-NHEMT。
29.根據(jù)權利要求25所述的半橋，其中所述兩個晶體管都具有至少2V的閾值電壓。
30.根據(jù)權利要求25所述的半橋，其中所述兩個晶體管都具有從源極到漏極的0.5至 2eV的內(nèi)勢壘。
31.根據(jù)權利要求25所述的半橋，其中所述兩個晶體管都具有小于5mohm-Cm2的導通 電阻以及至少600V的擊穿電壓。
32.根據(jù)權利要求25所述的半橋，其中所述兩個晶體管都具有小于lOmohm-cm2的導通 電阻以及至少1200V的擊穿電壓。
33.一種包括多個根據(jù)權利要求24所述的半橋的橋式電路。
34.根據(jù)權利要求33所述的橋式電路，其中在每個半橋的所述兩個晶體管之間有節(jié) 點，并且每個所述節(jié)點都經(jīng)由電感負載彼此耦接。
35.根據(jù)權利要求33所述的橋式電路，其中所述橋式電路不含二極管。
36.根據(jù)權利要求1所述的半橋，其中所述半橋不含二極管。
37.一種操作電路的方法，所述電路包括半橋電路級，所述半橋電路級包括第一晶體 管、第二晶體管和電感元件，其中所述電感元件耦接在所述第一晶體管和第二晶體管之間， 所述第一晶體管在電壓源與所述第二晶體管之間，所述第二晶體管在地與所述第一晶體管 之間，所述方法包括使所述第一晶體管偏置為導通，并且使所述第二晶體管偏置為截止，從而允許電流流 過所述第一晶體管和所述電感元件、并且阻擋跨越所述第二晶體管的電壓；以及將所述第一晶體管改變?yōu)榻刂蛊?，從而允許電流流過所述第二晶體管和所述電感元 件、并且導致所述第二晶體管處于二極管模式。
38.根據(jù)權利要求37所述的方法，還包括在將所述第一晶體管改變?yōu)榻刂蛊弥螅?將所述第二晶體管改變?yōu)閷ㄆ谩?br> 39.根據(jù)權利要求38所述的方法，其中將所述第一晶體管改變?yōu)榻刂蛊门c將所述第 二晶體管改變?yōu)閷ㄆ玫牟襟E之間的時間足以防止從高壓源至地的直通電流。
40.根據(jù)權利要求39所述的方法，還包括在將所述第二晶體管改變?yōu)閷ㄆ弥?，將所述第二晶體管改變?yōu)榻刂蛊?，從?導致所述第二晶體管處于二極管模式；以及將所述第一晶體管改變?yōu)閷ㄆ茫瑥亩试S所述電流流過所述第一晶體管、并且阻 擋電流通過所述第二晶體管。
41.根據(jù)權利要求40所述的方法，其中將所述第二晶體管改變?yōu)榻刂蛊门c將所述第一晶體管改變?yōu)閷ㄆ玫牟襟E之間的時間足以防止從所述高壓源至地的直通電流。
42. 一種操作電路的方法，所述電路包括電感元件和半橋，所述半橋包括第一晶體管和 第二晶體管，其中所述電感元件耦接在所述第一晶體管和第二晶體管之間，所述第一晶體 管耦接到電壓源，所述第二晶體管耦接到地，所述方法包括使所述第一晶體管偏置為截止，并且使所述第二晶體管偏置為導通，從而允許電流流 過所述電感元件并且流過所述第二晶體管，其中所述第一晶體管阻擋第一電壓；以及將所述第二晶體管改變?yōu)榻刂蛊茫瑥亩鴮е滤龅谝痪w管工作在二極管模式下以 輸送續(xù)流電流、并且導致所述第二晶體管阻擋第二電壓。
全文摘要
本發(fā)明描述了一種半橋，所述半橋具有至少一個晶體管，所述晶體管具有能夠處于第一工作模式、第二工作模式和第三工作模式的溝道，所述第一工作模式在至少一個方向上阻擋基本電壓，所述第二工作模式在一個方向上通過該溝道傳導基本電流，所述第三工作模式在相反方向上通過該溝道傳導基本電流。所述半橋可具有帶有這樣的晶體管的兩個電路。
文檔編號H02M7/521GK101978589SQ200980110230
公開日2011年2月16日 申請日期2009年2月10日 優(yōu)先權日2008年2月12日
發(fā)明者吳毅鋒, 詹姆斯·霍尼亞 申請人:特蘭斯夫公司