專利名稱：一種電源輸出短路保護電路的制作方法
技術(shù)領(lǐng)域：
本實用新型涉及一種模擬集成電路，特別的涉及一種用于電源芯片中 的輸出短路保護電路。
背景技術(shù)：
由于VLSI的不斷發(fā)展，電源芯片的集成得到了迅猛的發(fā)展，并廣泛應(yīng) 用于各種設(shè)備中，尤其是便攜式電子產(chǎn)品，諸如手機、MP3、 PDA、 PMP、 DSC等。
低壓差線性穩(wěn)壓器(Low Dropout linear Regulator ， LDO)是電源IC 中的一個重要分支，和DC/DC變換器相比，它具有紋波小、成本低和靜態(tài) 電流小及無需電感的優(yōu)點，是便攜式產(chǎn)品的首選供電系統(tǒng)之一。對于供電 系統(tǒng)而言，由于各種不當?shù)氖褂茫紩斐呻娫聪到y(tǒng)的受損，尤其是對于 片上系統(tǒng)更是嚴重，電源的損毀直接導(dǎo)致整個芯片的崩潰。因此，在電源 的保護功能中， 一般都需要短路保護電路，以防止在電源短路時工作電流 過大而損壞電源以及負載。所以，短路保護電路性能的好壞直接影響整個 電源的可靠性。
一般電源的短路保護電路采取的方式主要是檢測電源的輸入或輸出 電流，對電流檢測信號進行處理，當該信號大于某一值后，認為電源處于 短路狀態(tài)，然后通過對該信號的處理，使電源停止工作，以達到保護的目 的。目前的處理方式主要有以下幾種
方式一當電流檢測信號大于某一閾值后，拉低電源主控芯片的電源 端，使電源停止工作。
方式二當電流檢測信號大于某一閾值后，拉低電源主控芯片的輸出 參考電壓端，使電源停止工作。
上述方式采取的都是當電流檢測信號大于某一閾值之后，拉低某一處 的電位，使電源停止工作，以達到保護的目的。但是由于這些方式中都要 檢測輸出電流的大小，這樣就增加了保護電路的復(fù)雜度，而且保護的可靠 性受到限制。
美國IPD公司曾提出一種短路保護電路通過555電路用脈沖電壓啟
3動控制電路，利用短路時輔助電源繞組不能提供足夠能量的自然特性，實
現(xiàn)短路保護功能。該電路能較好實現(xiàn)短路保護，但由于增加了 555啟動電 路，則該電路的實現(xiàn)比較復(fù)雜。
發(fā)明內(nèi)容
本實用新型要解決的技術(shù)問題是提供一種電路結(jié)構(gòu)簡單、且短路保護 性能好的電路。
為解決上述技術(shù)問題，本實用新型提出了一種電源輸出短路保護電路， 該電路包括六個PMOS管M1、 M2、 M5、 M9、 M10和Mpl，四個NMOS 管M3、 M4、 M6、 Mll，以及上拉管Mpu，待保護的輸出功率管Mp;其 中，PMOS管Ml和NMOS管M3串聯(lián)、PMOS管M2和NMOS管M4串 聯(lián)，兩條串聯(lián)支路再形成并聯(lián)，PMOS管M2的柵極則連接至PMOS管 Ml的漏極電壓V2， PMOS管Ml和NMOS管M3的柵極均連接至PMOS 管M2的漏極電壓VI，且上拉管Mpu也連接于該電壓VI和電源電壓VDD 之間，而弱上拉管的柵極接地，同時，電壓VI經(jīng)由PMOS管M5和NMOS 管M6組成的反相器后輸出電壓Vp,電壓VI輸入至PMOS管M10和 NMOS管Mil的柵極，電壓Vp輸入至PMOS管M9的柵極，所述PMOS 管M9、 M10和NMOS管Mil串聯(lián)，其中功率管Mp的柵極通過PMOS 管M10與誤差電壓Vea相連，其漏極為輸出電壓Vout。
本實用新型一種電源輸出短路保護電路還可為該電路包括七個 PMOS管Ml、 M2、 M5、 M7、 M9、 M10和Mpl,五個NMOS管M3、 M4、 M6、 M8、 Mll，以及上拉管Mpu，待保護的輸出功率管Mp;其中， PMOS管Ml和NMOS管M3串聯(lián)、PMOS管M2和NMOS管M4串聯(lián)， 兩條串聯(lián)支路再形成并聯(lián)，PMOS管M2的柵極則連接至PMOS管Ml的 漏極電壓V2， PMOS管Ml和NMOS管M3的柵極均連接至PMOS管 M2的漏極電壓VI，且上拉管Mpu也連接于該電壓VI和電源電壓Vdd之 間，而弱上拉管的柵極接地，同時，電壓V1經(jīng)由PMOS管M5和NMOS 管M6組成的反相器后輸出電壓Vp，再經(jīng)由PMOS管M7和NMOS管M8 組成的反相器得到電壓Vn，電壓Vn輸入至PMOS管M10和NMOS管 Mil的柵極，電壓Vp輸入至PMOS管M9的柵極，所述PMOS管M9、 M10和NMOS管Mil串聯(lián)，其中功率管Mp的柵極通過PMOS管M10
4與誤差電壓Vea相連，其漏極為輸出電壓Vout。 所述上拉管Mpu為弱上拉管。
本實用新型采用簡單的電路很好地實現(xiàn)了短路保護功能，既節(jié)省了成 本，又能夠提高可靠性，而且正常工作時，保護電路沒有電源到輸出端的 通路，可提高輸出對電源電壓的抑制比；另一方面，本實用新型所述電路 占用芯片面積小，可用于對芯片面積要求較高的便攜式產(chǎn)品。.


圖1是本實用新型具體實施方式
中所述短路保護電路用于低壓差線性 穩(wěn)壓器時穩(wěn)壓器的原理圖2是本實用新型具體實施方式
所述短路保護電路的一種實施電路
圖3是本實用新型具體實施方式
所述短路保護電路的另一種實施電路圖。
具體實施方式
短路保護電路可用于許多領(lǐng)域，尤其是需要對電路進行保護的系統(tǒng)中。 本具體實施方式
以低壓差線性穩(wěn)壓器為例，結(jié)合附圖對本實用新型的具體 實施方式作詳細說明。
如圖l所示，為本實用新型具體實施方式
所述短路保護電路用于低壓 差線形穩(wěn)壓器時，線形穩(wěn)壓器的電路結(jié)構(gòu)圖，該結(jié)構(gòu)包括誤差放大器EA、 功率管Mp、由電阻R0和Rl組成的電阻反饋網(wǎng)絡(luò)、濾波電容C0以及濾 波電容的等效串聯(lián)電阻Resr。
誤差放大器EA的負端輸入基準電壓Vref，正端輸入電阻反饋網(wǎng)絡(luò)中 R0和Rl之間的反饋電壓，誤差放大器EA的輸出接功率管Mp的柵極， 功率管Mp的源極接電源Vin，自漏極得到輸出電壓Vout，濾波電容和其 等效電阻Resr串聯(lián)于輸出端Vout和地之間。電路工作過程中，若輸出電 壓Vout由于負載或電源Vin的變化而下降，則電阻網(wǎng)絡(luò)的分壓也下降，使 誤差放大器EA的正端電位下降。由于誤差放大器的負端電位為基準電壓 Vref，導(dǎo)致誤差放大器EA的輸出電壓也下降，則功率管Mp提供的電流更 大，使輸出電壓Vout上升，形成負反饋，穩(wěn)定輸出電壓Vout。
如圖2所示，為本實用新型具體實施方式
所述短路保護電路圖，該電路包括四個PMOS管M1、 M2、 M5、 M7，上拉管M9、 Mpl，開關(guān)管MIO、 四個NMOS管M3、 M4、 M6、 M8，下拉管Mll，以及弱上拉管Mpu。
其中，PMOS管Ml和NMOS管M3串聯(lián)、PMOS管M2和NMOS管 M4串聯(lián)，兩條串聯(lián)支路再形成并聯(lián)，PMOS管M2的柵極則連接至PMOS 管Ml的漏極，該漏極電壓用V2表示，PMOS管Ml和NMOS管M3的 柵極均連接至PMOS管M2的漏極，該漏極電壓用V1表示，且弱上拉管 Mpu也連接于該漏極電壓VI和電源電壓VDD之間，而弱上拉管的柵極接 地，同時，漏極電壓V1經(jīng)由PMOS管M5和NMOS管M6組成的反相器 后輸出電壓Vp，再經(jīng)由PMOS管M7和NMOS管M8組成的反相器得到 電壓Vn, Vn輸入至開關(guān)管M10和下拉管M11的柵極，電壓Vp輸入至上 拉管M9的柵極，所述上拉管M9、開關(guān)管M10和下拉管M11串聯(lián)，其中 為有效保護線性穩(wěn)壓器中的功率管Mp，將該功率管Mp的連接方式變化 為其柵極通過開關(guān)管M10與誤差電壓Vea相連，而其漏極為輸出電壓Vout。
以下結(jié)合如圖1所示的低壓差線性穩(wěn)壓器該短路保護電路進行具體分
析
當電路工作在正常狀態(tài)時，低壓線性穩(wěn)壓器的輸出電壓Vout為正常電 壓，此電壓高于NMOS管M4的閾值電壓，則NMOS管M4導(dǎo)通，把其 漏極電壓VI的電位下拉至零，由于漏極電壓VI同時為PMOS管Ml和 NMOS管M3的柵極電壓，使得PMOS管Ml導(dǎo)通，而NMOS管M3管截 止，則此時PMOS管Ml的漏極電壓V2被上拉至電源電壓VDD，即為高 電位，由于該漏極電壓V2同時為PMOS管M2的柵極電壓，則PMOS管 M2截止，進一步把V1電位降低，即形成正反饋。由于此時電壓V1為低 電平，那么經(jīng)過由PMOS管M5和NMOS管M6組成的反相器后，Vp為 高電平，PMOS管M9截至，且電壓Vp經(jīng)反相器后得到的電壓Vn為低電 平，則NMOS管Mll截至，PMOS管M10閉合，.從而使功率管的柵極通 過開關(guān)管M10與誤差電壓端直接相連，與如圖1所示的功率管和誤差放大 器連接方式相同，上拉管Mpl和功率管Mp并聯(lián)，此時對功率管的柵極電 位沒有影響，即短路保護電路在電路正常工作時不會產(chǎn)生影響。
在以上的工作過程中，由于NMOS管M3、 PMOS管M2、 PMOS管 M9均處于截止狀態(tài)，則電源到穩(wěn)壓器的輸出電壓Vout之間沒有直流通路， 使該電路可以極大地提高電源抑制比。
當電路由于誤操作或人為因素導(dǎo)致輸出短路到地時，此時穩(wěn)壓器輸出Vout下降。當輸出電壓Vout下降至小于NMOS管M4的閾值電壓時，則 NMOS管M4截止。由于在短路前的正常狀態(tài)時電壓V2使得PMOS管 M2截止，則此時電壓V1靠弱上拉管Mpu上拉至高電位。當電壓V1被上 拉至高電位后，從而使PMOS管Ml截止、NMOS管M3導(dǎo)通，則電壓 VI與輸出電壓Vout之間形成通路，而此時輸出電壓Vout由于短路而下降， 那么PMOS管M2會隨著輸出電壓Vout的下降而導(dǎo)通，其導(dǎo)通加強了電壓 VI的上拉。由于此時電壓V1為高電平，則經(jīng)過由PMOS管M5和NMOS 管M6組成的反相器后，電壓Vp為低電平，電壓Vn為高電平，則上拉管 M9和下拉管M11導(dǎo)通，開關(guān)管M10截至，從而將功率管的柵極上拉至高 電平，使功率管斷開，關(guān)斷輸出，從而達到了輸出短路保護的目的。此時， 濾波電容Co由于輸出端Vout的短路，則兩端均接至地，無法進行充電。
在初始狀態(tài)上電時，輸出電壓Vout的初始狀態(tài)也為零，根據(jù)以上短路 時的分析，上拉管M9和下拉管M11導(dǎo)通，開關(guān)管M10截至，功率管Mp 截至，但是與短路狀態(tài)時不同的是，短路時輸出端Vout所接的濾波電容 Co在上拉管Mpl的通路下不斷充電，從而最終使輸出電壓Vout達到高電 平，使電路進入正常工作狀態(tài)。
另外，如圖3所示的電路為本實用新型所述短路保護電路的另一種實 施電路結(jié)構(gòu)，其與如圖2所示的電路的區(qū)別僅在于沒有由PMOS管M7和 NMOS管M8組成的反相器，則開關(guān)管M10和下拉管Mil的柵極改為接 電壓Vl。該短路保護電路的工作原理與如圖2所示的短路保護電路工作原 理相同，但由于開關(guān)管M10和下拉管M11的柵極直接連接電壓V1，在電 路正常工作時，兩個電路實施方式的功能及效果相同，而當出現(xiàn)短路現(xiàn)象 需要進行短路保護時，電壓V1由弱上拉管Mpu上拉得到，因此，需要有 一定的延時。
值得注意的是，本具體實施方式
所述的輸出短路保護電路，并不局限 于本具體實施方式
所述的低壓差線性穩(wěn)壓器中，可以廣泛地應(yīng)用于需要短
路保護功能的電源，其他采用了本具體實施方式
所述電路結(jié)構(gòu)實現(xiàn)短路保 護功能的，均屬于本實用新型保護.的范圍。
以上內(nèi)容是結(jié)合具體的優(yōu)選實施方式對本實用新型所作的進一步詳細 說明，不能認定本實用新型的具體實施只局限于這些說明。對于本實用新 型所屬技術(shù)領(lǐng)域的普通技術(shù)人員來說，在不脫離本實用新型構(gòu)思的前提下， 還可以做出若干簡單推演或替換，都應(yīng)當視為屬于本實用新型的保護范圍。
權(quán)利要求1、一種電源輸出短路保護電路，其特征在于，該電路包括六個PMOS管M1、M2、M5、M9、M10和Mp1，四個NMOS管M3、M4、M6、M11，以及上拉管Mpu，待保護的輸出功率管Mp；其中，PMOS管M1和NMOS管M3串聯(lián)、PMOS管M2和NMOS管M4串聯(lián)，兩條串聯(lián)支路再形成并聯(lián)，PMOS管M2的柵極則連接至PMOS管M1的漏極電壓V2，PMOS管M1和NMOS管M3的柵極均連接至PMOS管M2的漏極電壓V1，且上拉管Mpu也連接于該電壓V1和電源電壓VDD之間，而弱上拉管的柵極接地，同時，電壓V1經(jīng)由PMOS管M5和NMOS管M6組成的反相器后輸出電壓Vp，電壓V1輸入至PMOS管M10和NMOS管M11的柵極，電壓Vp輸入至PMOS管M9的柵極，所述PMOS管M9、M10和NMOS管M11串聯(lián)，其中功率管Mp的柵極通過PMOS管M10與誤差電壓Vea相連，其漏極為輸出電壓Vout。
2、 根據(jù)權(quán)利要求1所述的短路保護電路，其特征在于，所述上拉管 Mpu為弱上拉管。
3、 一種電源輸出短路保護電路，其特征在于，該電路包括七個PMOS 管M1、 M2、 M5、 M7、 M9、 M10和Mpl，五個NMOS管M3、 M4、 M6、 M8、 Mll，以及上拉管Mpu，待保護的輸出功率管Mp;其中，PMOS管 Ml和NMOS管M3串聯(lián)、PMOS管M2和NMOS管M4串聯(lián)，兩條串聯(lián) 支路再形成并聯(lián)，PMOS管M2的柵極則連接至PMOS管Ml的漏極電壓 V2， PMOS管Ml和NMOS管M3的柵極均連接至PMOS管M2的漏極 電壓VI，且上拉管Mpu也連接于該電壓VI和電源電壓VDD之間，而弱 上拉管的柵極接地，同時，電壓Vl經(jīng)由PMOS管M5和NMOS管M6組 成的反相器后輸出電壓Vp，再經(jīng)由PMOS管M7和NMOS管M8組成的 反相器得到電壓Vn,電壓Vn輸入至PMOS管M10和NMOS管Mil的 柵極，電壓Vp輸入至PMOS管M9的柵極，所述PMOS管M9、 M10和 NMOS管Mll串聯(lián)，其中功率管Mp的柵極通過PMOS管M10與誤差電 壓Vea相連，其漏極為輸出電壓Vout。
4、 根據(jù)權(quán)利要求2所述的短路保護電路，其特征在于，所述上拉管 Mpu為弱上拉管。
專利摘要本實用新型公開了一種電源輸出短路保護電路，該電路包括六個PMOS管M1、M2、M5、M9、M10和Mp1，四個NMOS管M3、M4、M6、M11，以及上拉管Mpu，待保護的輸出功率管Mp。該電路采用簡單的結(jié)構(gòu)實現(xiàn)了短路保護的功能。
文檔編號H02H3/08GK201345532SQ20092012945
公開日2009年11月11日 申請日期2009年1月16日 優(yōu)先權(quán)日2009年1月16日
發(fā)明者劉俊秀, 劉敬波, 吳玉強, 李漢光, 嶺 石, 胡江鳴 申請人:深圳艾科創(chuàng)新微電子有限公司