專利名稱:改變上升時(shí)間的兩個(gè)不同電源之間的雙向傳輸接口電路的制作方法
技術(shù)領(lǐng)域:
本實(shí)用新型涉及一種接口電路,尤其涉及一種兩個(gè)不同電源系統(tǒng)之間 的雙向傳輸接口電路。
背景技術(shù):
由圖1可見其中1端和2端分別連接兩套不通的電源系統(tǒng)(VCC1和
VCC2),傳輸原理為以從1端向2端傳輸為例,傳輸?shù)碗娖綍r(shí),l節(jié)點(diǎn)被 外接的open-drain N管驅(qū)動(dòng)拉到地,由于Ml管是導(dǎo)通的,并且其導(dǎo)通電 阻遠(yuǎn)小于R2,所以2點(diǎn)也被拉到地,也就是低電平被傳輸?shù)搅?點(diǎn);當(dāng)外 接的open-drain N管驅(qū)動(dòng)被關(guān)斷后,1、 2兩節(jié)點(diǎn)分別被R1、 R2拉到各自 的電源電壓,從而完成了高電平的傳輸。數(shù)據(jù)從2端向1端的傳輸過程與 此相同。
由上述可知高電平的傳輸是將外接的open-drain N管驅(qū)動(dòng)關(guān)斷后由 電阻Rl和R2拉高到相應(yīng)的電源電壓。這個(gè)過程如圖2所示,以2節(jié)點(diǎn)為 例,CL為負(fù)載電容,通過R2的電流給電容充電,從而使2節(jié)點(diǎn)電壓慢慢上 升到VCC2,當(dāng)CL大小一定時(shí),上升時(shí)間完全由R2的阻值決定,阻值越大 上升時(shí)間越長(zhǎng)。如今大部分應(yīng)用中都要求上升時(shí)間盡量小,也就是說在這 種結(jié)構(gòu)中R2的阻值也應(yīng)盡量小,但如果R2的阻值太小會(huì)導(dǎo)致傳輸?shù)碗娖?時(shí)線路的功耗過大,并且這時(shí)對(duì)外接的(^pen-drain N管驅(qū)動(dòng)的驅(qū)動(dòng)能力要 求更高了。 發(fā)明內(nèi)容
本實(shí)用新型需要解決的技術(shù)問題是提供了一種改變上升時(shí)間的兩個(gè)不同電源之間的雙向傳輸接口電路,旨在解決上述的問題。
為了解決上述技術(shù)問題,本實(shí)用新型是通過以下技術(shù)方案實(shí)現(xiàn)的 本實(shí)用新型包括連接第一電源電壓的第一電阻和連接第二電源電壓 的第二電阻;第一電阻的另一端連接NMOS管的源極,NMOS管的柵極與 第一電源電壓和第二電源電壓中的較低者相連,NMOS管的漏極與第二電 阻另一端相連;還包括第一 PMOS管和第二 PMOS管;所述的第一 PMOS 管和第二 PMOS管分別與第一電阻和第二電阻并接;第一 PMOS管和第二 PMOS管的源極分別與第一電源電壓和第二電源電壓相連,第一 PMOS管 和第二 PMOS管的柵極分別與第一 "一次觸發(fā)電路"和第二 "一次觸發(fā)電 路"的輸出端相連;第一 "一次觸發(fā)電路"和第二 "一次觸發(fā)電路"的輸 入端分別與第一比較器和第二比較器的輸出端相連;第一比較器和第二比 較器的反相輸入端分別與第一 PMOS管和第二 PMOS管的漏極相連,正相 輸入端與基準(zhǔn)電壓相連。
與現(xiàn)有技術(shù)相比,本實(shí)用新型的有益效果是利用較低的成本,使電 路傳輸時(shí)上升時(shí)間縮短。
圖1是現(xiàn)有技術(shù)中兩個(gè)不同電源系統(tǒng)之間的雙向傳輸接口電路圖; 圖2是采用圖1結(jié)構(gòu)的電路傳輸時(shí)上升時(shí)間原理圖(以電阻R2為例); 圖3是本實(shí)用新型結(jié)構(gòu)示意圖(圖中未示與第二電阻R2等效連接的第
一電阻R1的另一邊)。
具體實(shí)施方式
以下結(jié)合附圖與具體實(shí)施方式
對(duì)本實(shí)用新型作進(jìn)一步詳細(xì)描述
由圖3可見本實(shí)用新型包括連接第一電源電壓VCC1的第一電阻
Rl和連接第二電源電壓VCC2的第二電阻R2;第一電阻R1的另一端連接 NMOS管Ml的源極,NMOS管Ml的柵極與第一電源電壓VCCl和第二電源電壓VCC2中的較低者相連,NMOS管Ml的漏極與第二電阻R2另一 端相連;還包括第一 PMOS管M2和第二 PMOS管M3;所述的第一 PMOS 管M2和第二 PMOS管M3分別與第一電阻Rl和第二電阻R2并接;第一 PMOS管M2和第二 PMOS管M3的源極分別與第一電源電壓VCC1和第 二電源電壓VCC2相連,第一 PMOS管M2和第二 PMOS管M3的柵極分 別與第一 "一次觸發(fā)電路"(one shot)和第二 "一次觸發(fā)電路"的輸出端相 連;第一 "一次觸發(fā)電路"和第二 "一次觸發(fā)電路"的輸入端分別與第一 比較器和第二比較器的輸出端相連;第一比較器和第二比較器的反相輸入 端分別與第一 PMOS管M2和第二 PMOS管M3的漏極相連,正相輸入端 與基準(zhǔn)電壓(VREF)相連。
本實(shí)用新型先滿足低功耗的要求,即取較大的阻值,再加入輔助電路 縮短傳輸高電平時(shí)的上升時(shí)間。如圖3所示,給R2并聯(lián)一個(gè)PM0S管M3 (以 電阻R2為例),電流通過R2給負(fù)載電容充電的過程中,在適當(dāng)?shù)臅r(shí)刻給M3 的柵端(即5節(jié)點(diǎn)) 一低脈沖,讓M3導(dǎo)通,從而顯著加大給電容充電的電 流,于是2節(jié)點(diǎn)的上升時(shí)間也大大縮短了,當(dāng)2節(jié)點(diǎn)電壓達(dá)到高電平以后 再將PM0S管M3關(guān)斷,使其對(duì)低電平的傳輸沒有任何影響。
圖中現(xiàn)有技術(shù)的one shot模塊的功能是當(dāng)輸入端出現(xiàn)下降沿時(shí),輸 出產(chǎn)生一個(gè)低脈沖,然后又恢復(fù)為高電平。初始狀態(tài)下,1節(jié)點(diǎn)處外接的 open-drain驅(qū)動(dòng)開通,1、 2、 3節(jié)點(diǎn)都被拉到地,通過R2的電流為VCC2/R2。 比較器COMP的反相輸入端電壓比正向輸入端低',故4節(jié)點(diǎn)為高電平,經(jīng)過 one shot電路處理,5節(jié)點(diǎn)亦為高,M3關(guān)斷;當(dāng)要傳輸高電平時(shí),1節(jié)點(diǎn) 處外接的open-drain驅(qū)動(dòng)關(guān)斷,這時(shí)通過R2的電流開始給2節(jié)點(diǎn)充電,2 節(jié)點(diǎn)電壓慢慢升高,當(dāng)2節(jié)點(diǎn)的電壓達(dá)到并超過VREF時(shí),比較器C0MP翻 轉(zhuǎn),4節(jié)點(diǎn)電壓由高跳變?yōu)榈?,one shot電路檢測(cè)到該下降沿后輸出低脈 沖,即5節(jié)點(diǎn)變?yōu)榈?,M3導(dǎo)通,通過M3的電流給2節(jié)點(diǎn)快速充電,使得2節(jié)點(diǎn)電壓迅速升高到VCC2,之后one shot電路讓5節(jié)點(diǎn)電壓自動(dòng)恢復(fù)到高 電平,M3關(guān)斷,只剩下R2來維持2節(jié)點(diǎn)的高電平。至此整個(gè)傳輸過程完成 了。
權(quán)利要求1.一種改變上升時(shí)間的兩個(gè)不同電源之間的雙向傳輸接口電路,包括連接第一電源電壓的第一電阻和連接第二電源電壓的第二電阻;第一電阻的另一端連接NMOS管的源極,NMOS管的柵極與第一電源電壓和第二電源電壓中的較低者相連,NMOS管的漏極與第二電阻另一端相連;其特征在于還包括第一PMOS管和第二PMOS管;所述的第一PMOS管和第二PMOS管分別與第一電阻和第二電阻并接;第一PMOS管和第二PMOS管的源極分別與第一電源電壓和第二電源電壓相連,第一PMOS管和第二PMOS管的柵極分別與第一“一次觸發(fā)電路”和第二“一次觸發(fā)電路”的輸出端相連;第一“一次觸發(fā)電路”和第二“一次觸發(fā)電路”的輸入端分別與第一比較器和第二比較器的輸出端相連;第一比較器和第二比較器的反相輸入端分別與第一PMOS管和第二PMOS管的漏極相連,正相輸入端與基準(zhǔn)電壓相連。
專利摘要本實(shí)用新型提供了一種改變上升時(shí)間的兩個(gè)不同電源之間的雙向傳輸接口電路,連接VCC1的R1和連接VCC2的R2;R1的另一端連接NMOS管的源極,NMOS管的柵極與VCC1和VCC2中的較低者相連,NMOS管的漏極與R2另一端相連;還包括第一PMOS管和第二PMOS管;第一PMOS管和第二PMOS管分別與R1和R2并接;第一PMOS管和第二PMOS管的源極分別與VCC1和VCC2相連,第一PMOS管和第二PMOS管的柵極分別與第一one shot和第二one shot的輸出端相連;第一one shot和第二one shot的輸入端分別與第一比較器和第二比較器的輸出端相連;第一比較器和第二比較器的反相輸入端分別與第一PMOS管和第二PMOS管的漏極相連,正相輸入端與基準(zhǔn)電壓相連;本實(shí)用新型的有益效果是利用較低的成本,使電路傳輸時(shí)上升時(shí)間縮短。
文檔編號(hào)H02J4/00GK201417956SQ20092006911
公開日2010年3月3日 申請(qǐng)日期2009年3月20日 優(yōu)先權(quán)日2009年3月20日
發(fā)明者張遠(yuǎn)斌, 戴忠偉 申請(qǐng)人:廣芯電子技術(shù)(上海)有限公司