專利名稱：使用溝槽柵低壓和ldmos高壓mosfet的單管芯輸出功率級、結(jié)構(gòu)和方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，尤其涉及功率轉(zhuǎn)換和控制結(jié)構(gòu)及其形成方法。
背景技術(shù)：
能提供功率轉(zhuǎn)換功能的半導(dǎo)體器件(例如使用DC到DC(DC-DC)轉(zhuǎn)換器以改變DC 功率)是以多種方式使用的。例如，來自一或多個電池的輸入DC功率可以轉(zhuǎn)換到提供一或 多個功率輸出，功率輸出的電壓可以高于或低于輸入DC的電壓。使用集成電路(IC)實現(xiàn)功 率轉(zhuǎn)換功能通常需要控制電路、DC高壓器件電耦合輸入電壓(Vin)、DC低壓器件電耦合地。 在同步下降器件(即“同步補償”轉(zhuǎn)換器)，例如，通過交替使高壓器件和低壓器件運行實現(xiàn) 功率轉(zhuǎn)換以降低電壓，由在通過器件時具有高功效和低功率損失的控制電路實現(xiàn)切換和控 制功能。需要可以在高功率密度(例如高電壓和高電流)操作的功率轉(zhuǎn)換電路，尤其是在 合理成本內(nèi)能高效轉(zhuǎn)換高密度功率的器件。高功率密度的一個挑戰(zhàn)是輸出電路尺寸隨著轉(zhuǎn) 換器的電壓和電流速度增加而增加。利用控制電路、高壓器件和低壓器件的不同實施，都具 有其各自的優(yōu)點和缺點。單片器件可以形成包括控制電路、高壓器件和低壓器件在單片硅上。在高密度器 件中，控制電路的硅的百分含量遠(yuǎn)小于高電流輸出器件的硅的百分含量。輸出功率器件需 要多于50%的管芯表面。然而，形成控制電路需要提供CMOS器件、雙極器件、LDMOS器件、 非易失性存儲器、二極管、電阻、電容等，在制造過程中可以包括利用多于20個掩模步驟。 相比之下，制造輸出功率器件需要8或更少的掩模步驟。因為掩模不對準(zhǔn)和其他工藝原因， 隨著掩模步驟的增加，工藝失敗也增加。這樣在同一片硅上形成控制電路和輸出器件并不 有效而且花費大，因為用8個掩模步驟形成的硅受制于20個掩模工藝的失效率和附加花費 (相當(dāng)于12個附加掩模層)。這樣，單片器件不用于集成功率器件到控制電路。合并封裝器件可包括控制電路在一個半導(dǎo)體管芯上、高壓器件在第二管芯上、低 壓器件在第三管芯上。在一類合并封裝器件，在一個管芯上的控制電路利用了焊線或其他 連接連接到高壓和低壓器件，高壓和低壓器件由在其他兩個管芯上的標(biāo)準(zhǔn)垂直MOSFET形 成。在另一類器件，一個管芯上的控制電路連接到高壓器件，高壓器件包括底源橫向擴(kuò)散金 屬氧化物半導(dǎo)體(LDMOS)和低壓垂直擴(kuò)散MOS (DMOS)器件。在這兩種器件中，3個分離的管 芯包覆或封裝在一個IC器件中。在分開的管芯上形成控制器、低壓和高壓器件避免了上述 單個器件的問題。然而，合并封裝器件具有控制器IC上的互連寄生帶來的問題，對器件性 能帶來負(fù)面影響。這可能來自焊線、電磁干擾(EMI)、環(huán)、效能損失等自身的寄生電感。高 質(zhì)量的連接如銅板(或夾)焊接或絲帶焊接可用于減少寄生，但這會增加組裝費用。此外，合并封裝標(biāo)準(zhǔn)垂直MOSFET可導(dǎo)致具有寄生電感的電路串聯(lián)到輸出節(jié)點。寄生電感引發(fā)的 問題在本技術(shù)中得到確定。當(dāng)電容連接到如輸入(Vin)和地的輸出節(jié)點以補償連接到這些 節(jié)點的電感帶來的負(fù)面影響，電容不能連接到例如輸出(VOT，也稱作相位節(jié)點或開關(guān)節(jié)點) 的內(nèi)部節(jié)點。此外，包括3個分開管芯的封裝需要更高的制造費用，原因例如大量的管芯粘附 步驟(在此例中為3個)、附加空間用于間隔相鄰管芯的管芯粘接帶、管芯放置的容許量、 管芯旋轉(zhuǎn)容許量，這些減少了可以實現(xiàn)的功率密度。組合封裝器件的例子包括具有組合封 裝高壓MOSFET和外部肖特基二極管的非同步補償、具有組合封裝高壓和低壓MOSFET的非 同步補償、具有組合封裝高壓和低壓MOSFET的同步補償、具有組合封裝MOSFET的推進(jìn)轉(zhuǎn)換 器、具有組合封裝MOSFET和肖特基二極管的推進(jìn)轉(zhuǎn)換器。分離器件也可以分別安裝到印刷電路板。在這種解決方法中，包括控制電路的第一封裝片用于連接包括高壓MOSFET的第二封裝片和包括低壓MOSFET的第三封裝片。三個 封裝安裝到印刷電路板上。然而，由于必須制造和操作的獨立封裝至少增加三倍，且用于印 刷電路板的面積也增加而導(dǎo)致電路板尺寸增加，所以會增加封裝費用。需要一種功率轉(zhuǎn)換器，器件工藝費用減少，且具有滿足低寄生電感和電容的器件 電性能。一起提交的美國專利申請(序列號為12/470229，名稱為“基于平面器件的功率轉(zhuǎn) 換器的組合封裝途徑、結(jié)構(gòu)和方法”)具有和本申請同樣的發(fā)明人和申請人，且在整體上作 為參考并入這里，這份美國專利申請描述了用于在單個管芯上提供電壓轉(zhuǎn)換功率器件(高 壓和低壓輸出器件)的結(jié)構(gòu)。結(jié)構(gòu)包括作為高壓器件的橫向擴(kuò)散MOS (LDMOS)器件和作為 低壓器件的平面垂直擴(kuò)散MOS (VDMOS)器件的使用。當(dāng)提供合理的花費和生產(chǎn)能力可以滿 足許多應(yīng)用，低壓平面VDMOS器件在其他應(yīng)用中可能無法達(dá)到最低特定電阻(RDS*面積)， 原因例如晶體管溝道是平面的、單元傾斜相對較大，且在臨近體擴(kuò)散中存在寄生結(jié)場效應(yīng) 晶體管(JFET)電阻。


并入這里的附圖作為說明書的一部分，和說明書一起闡述發(fā)明的實施例，用于解 釋發(fā)明原理。在附圖中附圖1是包括電壓轉(zhuǎn)換器的電路圖；附圖2-19是描述電壓轉(zhuǎn)換輸出結(jié)構(gòu)的方法和相關(guān)結(jié)構(gòu)的第一實施例的截面圖； 禾口附圖20是描述電壓轉(zhuǎn)換輸出結(jié)構(gòu)的第二實施例的截圖。應(yīng)注意這些附圖細(xì)節(jié)都是簡化的且用于方便理解發(fā)明實施例，而不是維持嚴(yán)格的 精確結(jié)構(gòu)、細(xì)節(jié)和規(guī)模。實施方式描述本發(fā)明涉及一種形成半導(dǎo)體器件電壓轉(zhuǎn)換器的方法，所述方法包括在單個半導(dǎo)體 管芯上形成輸出級，輸出級包括包括橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件的高壓晶 體管；包括槽柵垂直擴(kuò)散金屬氧化物半導(dǎo)體(VDMOS)器件的低壓晶體管；和形成高壓晶體 管的柵的一部分和低壓晶體管的柵的一部分的單個導(dǎo)體結(jié)構(gòu)。
上述方法進(jìn)一步包括形成導(dǎo)體槽源接觸結(jié)構(gòu)，其將用于高壓LDMOS的柵屏蔽電短路到襯底，接觸半導(dǎo)體襯底，接觸槽源接觸結(jié)構(gòu)的一部分的所有側(cè)上的體接觸。根據(jù)上述方法，單個半導(dǎo)體管芯是第一半導(dǎo)體管芯，上述方法進(jìn)一步包括提供不 同于第一半導(dǎo)體管芯的第二半導(dǎo)體管芯，包括電壓轉(zhuǎn)換器控制電路；且通過第一半導(dǎo)體管 芯上的輸出級電耦合電壓轉(zhuǎn)換器控制電路。上述方法進(jìn)一步包括將第一和第二半導(dǎo)體管芯組合封裝進(jìn)單個半導(dǎo)體器件。根據(jù)上述方法，單個導(dǎo)體結(jié)構(gòu)是第一單個導(dǎo)體結(jié)構(gòu)，上述方法進(jìn)一步包括形成導(dǎo) 體槽接觸，其至少一部分在半導(dǎo)體襯底的槽內(nèi)；形成LDMOS器件的至少一部分導(dǎo)體柵；且形 成插入LDMOS器件的至少一部分導(dǎo)體柵與覆蓋柵屏蔽的結(jié)構(gòu)之間的柵屏蔽；其中柵屏蔽和 導(dǎo)體槽接觸從第二單個導(dǎo)體結(jié)構(gòu)形成。上述方法進(jìn)一一步包括刻蝕包括導(dǎo)體的層以確定電耦合到LDMOS器件的漏的導(dǎo) 體漏互連；電耦合到VDMOS器件的源的導(dǎo)體源互連；其中導(dǎo)體漏互連和導(dǎo)體源互連從第三 單個導(dǎo)體結(jié)構(gòu)形成。上述方法還包括在槽內(nèi)形成導(dǎo)體接觸，以電耦合高壓晶體管源和高壓晶體管體 區(qū)。上述方法還包括將形成導(dǎo)體漏互連的單個導(dǎo)體結(jié)構(gòu)電耦合到(VIN)；且將形成 導(dǎo)體源互連的單個導(dǎo)體結(jié)構(gòu)電耦合到地。本發(fā)明還涉及一種半導(dǎo)體器件電壓轉(zhuǎn)換器，它包括在單個半導(dǎo)體管芯上的輸出 級，輸出級包括包括橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件的高壓晶體管；包括槽柵垂 直擴(kuò)散金屬氧化物半導(dǎo)體(VDMOS)器件的低壓晶體管；和形成高壓晶體管的柵的一部分和 低壓晶體管的柵的一部分的單個導(dǎo)體結(jié)構(gòu)。上述半導(dǎo)體器件進(jìn)一步包括槽源接觸結(jié)構(gòu)，其將用于高壓LDMOS晶體管柵的柵屏 蔽電短路到襯底，接觸半導(dǎo)體襯底，接觸槽源接觸結(jié)構(gòu)的一部分的所有側(cè)上的體接觸。根據(jù)上述半導(dǎo)體器件電壓轉(zhuǎn)換器，單個半導(dǎo)體管芯是第一半導(dǎo)體管芯，半導(dǎo)體器 件電壓轉(zhuǎn)換器還包括不同于第一半導(dǎo)體管芯的第二半導(dǎo)體管芯，包括電壓轉(zhuǎn)換器控制電 路，電耦合第一半導(dǎo)體管芯上的輸出級。上述半導(dǎo)體器件電壓轉(zhuǎn)換器進(jìn)一步包括將第一和第二半導(dǎo)體管芯組合封裝進(jìn)單 個半導(dǎo)體器件。上述半導(dǎo)體器件電壓轉(zhuǎn)換器還包括電耦合到LDMOS器件的漏的導(dǎo)體漏互連；電 耦合到VDMOS器件的源的導(dǎo)體源互連；其中導(dǎo)體漏互連和導(dǎo)體源互連是第三單個導(dǎo)體結(jié) 構(gòu)，將導(dǎo)體漏互連電耦合到電壓(VIN)，將導(dǎo)體源互連電耦合到地。作為參考，本發(fā)明現(xiàn)有實施方式(實施例)將進(jìn)行詳細(xì)描述，其示例在附圖中描 述。同樣的參考數(shù)字在整個附圖中盡可能指相同或類似部分。適合非常高電流應(yīng)用的功率轉(zhuǎn)換器存在需求，這種應(yīng)用具有百萬歐姆范圍的 RDSw，且可基于電路需要優(yōu)化。允許在最小尺寸單個管芯上形成高壓和低壓功率轉(zhuǎn)換器輸 出器件以減小費用、且包括低電阻低壓器件、且可以提供在高功率密度(高電壓和高電流) 下用于高頻操作時具有低寄生電感和電容的滿足器件電特性的功率轉(zhuǎn)換器件的器件尤其需要。在器件實施例中，高壓和低壓器件可以統(tǒng)一結(jié)合在一個襯底(第一管芯，“功率管芯”)上，并具有用于控制電路的一個襯底(第二管芯)。高壓器件可使用高性能橫向N溝 道摻雜金屬氧化物半導(dǎo)體(LDMOS)場效應(yīng)晶體管(FET)形成，且低壓器件可使用具有槽柵 的N溝道垂直擴(kuò)散金屬氧化物半導(dǎo)體(DMOS)FET形成。使用槽柵的低壓垂直擴(kuò)散MOSFET 可實現(xiàn)具有相同擊穿電壓的平面柵VDMOS的一半或更少的導(dǎo)通電阻(Rsp)。這至少部分是 由于更小的單元傾斜和在槽柵VDMOS中沒有寄生JFET。組合低壓槽柵VDMOS和高壓平面柵LDMOS的一個困難在于多個掩模步驟導(dǎo)致復(fù)雜 的工藝。平面柵LDMOS器件使用表面(所以平面)溝道，從柵的源側(cè)摻雜，橫向到平面柵之 下。如果槽柵VDMOS作為低壓器件使用，此器件的溝道沿著柵槽的側(cè)壁，通過從頂表面進(jìn)入 硅的體摻雜形成。使用標(biāo)準(zhǔn)工藝技術(shù)，如果可能，可以導(dǎo)致為形成每個器件，至少需要分離 體掩模、體注入和體摻雜。
從而發(fā)明的實施例包括具有輸出功率器件的第一管芯和具有控制電路的第二管 芯。第一管芯包括新的高壓平面柵LDMOS器件，器件具有低壓槽柵DM0S，具有或不具有集成 肖特基二極管穿過主體到漏結(jié)，用較少的工藝步驟形成。槽柵VDMOS結(jié)構(gòu)在低壓器件中用 于高電流應(yīng)用，是因為他們較小的Rds*面積質(zhì)量因數(shù)，這源于JFET寄生電阻不存在，且至少 部分源于垂直溝道和較小的單元傾斜。附圖1描繪了包括功率轉(zhuǎn)換器的電路10的電路框圖。描述的是包括高壓器件12 和低壓器件14的輸出器件。器件示意性的描繪出作為輸出器件使用的一對N溝道MOSFET 增強型器件。在發(fā)明器件的一個實施例，在電壓轉(zhuǎn)換電路中，LDMOS MOSFET作為高壓器件 使用，平面垂直DMOS MOSFET作為低壓器件。除了描繪的信號和連接，附圖1的電壓轉(zhuǎn)換器包括下列串聯(lián)調(diào)節(jié)器16、P0R監(jiān)控 器18、錯誤監(jiān)控器20、時鐘和振蕩發(fā)生器22、電壓監(jiān)控器24、0. 6V參考26、柵驅(qū)動和適應(yīng)射 穿保護(hù)28、OC監(jiān)控器30。在下述實施例的描述中，那些本領(lǐng)域普通技術(shù)人員應(yīng)理解這只是示例性的。各種 實施例的工藝和目標(biāo)結(jié)構(gòu)的變化，例如材料、厚度、寬度、摻雜濃度等，將闡明。此外，一些附 加的工藝步驟和材料/摻雜層將包括在所述工藝中，而其他描述的結(jié)構(gòu)或工藝步驟可以是 選擇性的且在形成功能器件時是不需要的。此外，用平行“帶狀”柵指描述功率器件。形貌 的變化是可能的，例如本領(lǐng)域普通技術(shù)人員熟知的功率器件的“關(guān)閉單元”形貌。關(guān)閉單元 形貌指柵指圍繞源和體接觸的結(jié)構(gòu)。單元可以是正方形、矩形、六邊形等。附圖2描繪了襯底40，其包括晶片或晶片部分，材料包括如硅、砷化鎵、氮化鎵、碳 化硅。高壓輸出功率器件在第一晶片位置42形成，低壓輸出功率器件在第二晶片位置44 形成。襯底40可以是重?fù)诫sN型導(dǎo)電型(N+++)，例如約1E18至1E20個原子/cm3的砷濃 度。在另一實施例，襯底40可以是紅磷摻雜襯底，減少器件的總體RDSW。半導(dǎo)體襯底配置 為(或隨后將會配置為)繪圖區(qū)提供其輸出到功率轉(zhuǎn)換感應(yīng)器以提供器件切換節(jié)點。N型 外延(epi)層46根據(jù)本領(lǐng)域已知技術(shù)形成在硅襯底上，其厚度是形成在區(qū)44的垂直低壓 器件的期望擊穿電壓的函數(shù)。例如30V擊穿電壓，厚度是在約2. 5微米至約5微米的范圍 內(nèi)，摻雜濃度是在約2E16個原子/cm3到約3E16個原子/cm3之間的范圍。對于低操作電壓， 外延層厚度就要減小(例如0.5微米厚)，外延摻雜濃度就要增加(例如高達(dá)5E16)。對于 較高的操作電壓，外延厚度就要增加且摻雜濃度就要減小。襯墊介電層(襯墊氧化物)47 用于減小應(yīng)力，保護(hù)襯底表面，屏蔽來自任何后續(xù)等離子體注入工序的污染物，其形成在外延層上，厚度介于約150埃(A)至約400人。如果使用紅磷襯底，N-外延層厚度應(yīng)增加以補償 從襯底較高的磷摻雜。例如，用于30V器件的砷摻雜襯底，N外延層可以是約3um的標(biāo)準(zhǔn)厚 度。在等效紅磷摻雜襯底，N外延層可以具有約4. 5um至約6um的厚度。然后，覆蓋式N型 漂移注入50可以施行以提供例如高壓LDMOS漏區(qū)，使用約5E11至約4E13個原子/cm2范 圍的磷量，注入能量介于約40KeV至約360KeV。例如圖案化氮化層的氧化掩模層52可以形 成，產(chǎn)生類似附圖2的結(jié)構(gòu)。然后，使用光阻(阻擋)掩模施加圖案化深體P型(例如硼)注入。施加注入的能量介于約IMeV到約2MeV，劑量介于約1E13個原子/cm2和約1E14個原子/cm2之間，以在 高壓器件區(qū)42中形成深體注入?yún)^(qū)54?？梢允褂幂^厚的阻擋掩模，例如介于約4微米至約5 微米之間的范圍，以有效阻擋施加的能量> IMeV的注入。阻擋掩?？梢詣?nèi)ィ缓笫┘踊?板清洗。然后，通過施加退火，深體注入硼可以摻雜到足夠深度，退火溫度介于約1050°C至 約1200°C之間，約20分至約5小時之間，在退火開始期間放氧氣，隨后是氮氣氛圍。然后， 施加場氧化以產(chǎn)生場氧化層56，然后剝離氮化物52。然后，形成圖案化槽柵掩模(未示出)，使襯底的低壓槽柵區(qū)暴露。用氧化物蝕刻 除去原生的或其他氧化物，然后施加硅蝕刻以在襯底中形成槽柵開口 58?？梢允┘右换蚨?個可選槽側(cè)壁注入，以調(diào)節(jié)完成低壓器件的閾值電壓(Vt)?？梢赃M(jìn)行基板旋轉(zhuǎn)的傾斜注入。 注入可以包括磷來降低VT，或包括硼來提高VT。介于約20KeV和約SOKeV之間的能量與約 4°和約12°之間的基板傾斜就足夠了。可以進(jìn)行可選的柵槽底部注入，使用N型雜質(zhì)以增 加電導(dǎo)率或P型雜質(zhì)以減少凈濃度，同時Cra也滿足要求。移除槽柵掩模以形成類似附圖4 的結(jié)構(gòu)。在犧牲氧化(sac ox)后進(jìn)行犧牲氧化剝離，以除去外延硅層46的任何損傷部分。 進(jìn)行柵氧化形成柵氧化物60，然后沉積柵多晶硅并摻雜和/或多晶沉積，以形成如附圖5所 描述的覆蓋晶體管柵層62。通過在沉積中離子注入、擴(kuò)散(例如POCl3)、或原位摻雜來摻 雜多晶硅?？蛇x擇的硅化層例如WSix可以加在柵多晶硅層上以減少電阻?？蛇x的蓋帽層 也可以形成在晶體管柵層62上。如附圖6所示，可以在覆蓋柵層上形成圖案化阻擋層?xùn)叛谀?4，然后蝕刻柵層以 形成類似描述的包括晶體管柵部分66A-66D的結(jié)構(gòu)?？梢赃^蝕刻柵層以在柵槽內(nèi)形成凹入 的柵材料。多晶硅部分66C在槽內(nèi)自對準(zhǔn)。柵部分66A和66B形成高壓LDMOS器件的柵， 柵部分66C和66D形成低壓槽柵MOSFET器件的有源單元之一的柵部分。柵部分66D形成 有源單元的柵，其多晶硅陷入到外延層表面之下，電極使多晶硅層連接到隨后形成的金屬 層，金屬層位于外延層表面之上且離開柵槽。這樣利用單獨導(dǎo)體結(jié)構(gòu)的不同部分完成這些 功能，導(dǎo)體結(jié)構(gòu)包括一或多個導(dǎo)體層。然后，除去阻擋64，隨后進(jìn)行附圖6的結(jié)構(gòu)的無掩模(覆蓋)體注入，形成類似附 圖7的包括體區(qū)70A-70E的結(jié)構(gòu)。此注入是自對準(zhǔn)的，無須獨立的掩模，因為柵多晶硅和場 氧化體提供足夠的掩模。沒有傾斜的硼注入就足夠了，注入劑量介于約5E12個原子/cm2和 約5E14個原子/cm2之間，能量介于約20KeV至約80KeV。擴(kuò)散在柵下的硼，在氮氣(N2)環(huán) 境中的體(溝槽)驅(qū)動退火提供足夠的體擴(kuò)散，溫度在約1000°C和約1150°C之間，持續(xù)時 間在約20分鐘至3小時之間。優(yōu)選的，同樣的體擴(kuò)散區(qū)用于高壓區(qū)42和低壓區(qū)44，因為相同的柵氧化物和相同的背景摻雜用于這兩個器件。這避免了形成每個器件而用獨立掩模步驟的需要，減少了其 他相關(guān)的工藝需求，由此相比常規(guī)工藝減少了費用。然后進(jìn)行覆蓋源注入，例如使用介于約4E15個原子/cm2和約10E15個原子/ cm2之間劑量的砷。覆蓋源注入也足以被柵多晶硅和場氧化物阻擋，自對準(zhǔn)形成源注入?yún)^(qū) 80A-80E。進(jìn)行氧化沉積，厚度介于約1500A和約3500A之間，例如約2500A。在氧氣中的源 退火足夠增加氧化物密度以形成覆蓋氧化層82，溫度在約900°C和約1000°C之間。
然后形成圖案化體接觸掩模。使用圖案化體接觸掩模進(jìn)行氧化物蝕刻和硅蝕刻， 氧化物蝕刻用來移除暴露的氧化物，硅蝕刻用來移除暴露的硅外延層。硅蝕刻可蝕穿源區(qū)， 例如深度在約0. 2微米到約0. 4微米之間，以形成附圖9所示的接觸開口。例如淺BF2或硼 注入且可選的較深硼注入的劑量介于約5E14個原子/cm2和約4E15個原子/cm2之間的體 接觸注入，可形成體接觸區(qū)90A-90E。可選地進(jìn)行退火，例如溫度介于約950°C和約1100°C 之間的快速熱工藝(RTP)或擴(kuò)散。可選的薄氧化物沉積后，可以形成附圖10所示的溝槽襯底接觸(TSC)掩模100。 掩模100暴露體注入部分70B區(qū)域的襯底，其余所示襯底被掩模100保護(hù)。所有暴露的氧化 物蝕刻掉后，蝕刻外延層46和半導(dǎo)體襯底40以形成類似附圖11的具有TSC接觸開口 110 的結(jié)構(gòu)?？梢赃M(jìn)行可選的槽底部注入，以增強后續(xù)形成導(dǎo)體層的導(dǎo)電性。除去阻擋層100 且可選地進(jìn)行退火以形成類似附圖12的結(jié)構(gòu)。進(jìn)行薄氧化體蝕刻以從源上水平表面去掉氧化物，然后進(jìn)行薄共形鈦(Ti)和氮 化鈦(TiN)沉積，以形成附圖13所示的導(dǎo)體金屬層130。介于約IOOA和約500A之間的Ti 層和介于約500人和約1500A之間的TiN層就足夠了。在N2氣氛中進(jìn)行RTP金屬退火以將接觸外延層和硅襯底的硅的鈦金屬層轉(zhuǎn)化為 硅化鈦(TiSi2)且致密化TiN以形成TSC金屬，退火溫度在約6000C和約800°C之間，持續(xù)時 間在20秒鐘至60秒鐘之間。可選的進(jìn)行鎢(W)或硅化鎢(WSix)沉積，以進(jìn)一步減少TSC 結(jié)構(gòu)的電阻，且可選的填充深溝槽以形成包括金屬層140的附圖14的結(jié)構(gòu)。然而，不必要 完全用導(dǎo)體填充溝槽，因為金屬足夠?qū)щ娗医殡娢飳㈦S后沉積到暴露表面上，其將填充溝 槽以形成足夠平整的表面。然后，在形成溝槽金屬掩模150后進(jìn)行金屬蝕刻以形成附圖15的結(jié)構(gòu)。進(jìn)行金 屬蝕刻直至暴露下襯介電層，并附加過蝕刻以清除所有殘留絲。這形成單獨的導(dǎo)體結(jié)構(gòu) 152A-152E。結(jié)構(gòu)152A、152B形成高壓柵部分66A、66B的柵屏蔽，結(jié)構(gòu)152C提供浮置保護(hù) 環(huán)的一部分，結(jié)構(gòu)152D和152E提供到低壓VDMOS源的接觸部分。這樣使用單個導(dǎo)體結(jié)構(gòu) 的不同部分運行這些功能，該導(dǎo)體結(jié)構(gòu)可包括一或多個導(dǎo)體層。可以剝離阻擋150，然后沉積厚度介于約300人和約IOOOA之間的低溫氧化物 (LTO)，之后是介于約3000A到約9000人之間的硼磷硅玻璃(BPSG)層，形成附圖16所示的 氧化層160。在約800°C到約900°C之間的溫度可以通入氣體并致密化氧化物。接觸掩模形成在氧化物160上，然后進(jìn)行氧化物蝕刻以除去暴露的氧化物部分。 劑量介于約1E14個原子/cm2到約6E16個原子/cm2之間的能量介于約20KeV到約80KeV之 間的0°傾角的砷或磷N+注入形成類似附圖17的結(jié)構(gòu)。在N2氣流中使用溫度在約850°C 到約900°C之間的約60秒的RTP工藝可以使注入擴(kuò)散。N+注入形成高壓LDMOS器件的N+ 漏極170和低壓柵的N+柵接觸。且使用接觸掩模在蝕刻氧化層160期間暴露的是低壓晶體管源金屬174、176。然后，進(jìn)行阻擋金屬180的Ti/TiN沉積，RTP退火，沉積鎢182，回蝕鎢，以形成鎢 接觸插塞182A-182D。沉積并圖案化例如鋁銅(AlCu)的導(dǎo)體可形成金屬結(jié)構(gòu)184A-184C。 結(jié)構(gòu)184A形成導(dǎo)體漏互連并電耦合到電壓(VIN)以提供高壓晶體管漏互連。結(jié)構(gòu)184B可 形成導(dǎo)體源互連并電耦合到地以提供低壓晶體管源互連。結(jié)構(gòu)184C提供柵接觸到低壓晶 體管柵。從而使用單個導(dǎo)體結(jié)構(gòu)的不同部分進(jìn)行這些功能，該導(dǎo)體結(jié)構(gòu)可包括一或多個導(dǎo) 體層。此外，體區(qū)70C提供集成浮置保護(hù)環(huán)以增加溝槽DM0S的體漏的擊穿電壓。該結(jié)構(gòu) 由形成高壓LDM0S晶體管和低壓VDM0S晶體管結(jié)構(gòu)的工藝步驟形成。該方法可以形成包括具有平整柵的LDM0S晶體管器件的高壓輸出功率器件和具 有槽柵的低壓VDM0S器件。同樣的導(dǎo)體(多晶硅)層可用于每個器件的柵，同樣的體注入 可形成外延層內(nèi)的每個器件的體區(qū)。此外，襯底提供用于器件的切換節(jié)點(即輸出節(jié)點)。如附圖18所示，金屬TSC層140的第一部分152A插入柵結(jié)構(gòu)66A和高壓LDM0S 漏金屬184A之間，第二部分152B插入柵結(jié)構(gòu)66B和漏金屬184A之間。結(jié)構(gòu)152A、152B通 過TSC接觸綁到襯底50，提供柵屏蔽，以減小寄生電容和減小或消除寄生源電感。屏蔽功能 可以從環(huán)繞上覆導(dǎo)體漏互連的電場中防護(hù)柵，以減小柵至漏的電容(QJ，并減小柵和柵漏 電荷(Qg)。發(fā)明的一個實施例也提供在TSC結(jié)構(gòu)的所有側(cè)面上具有體接觸的器件，例如附圖 19所示。這源于在體接觸區(qū)90B內(nèi)形成TSC 152B(和類似結(jié)構(gòu)152A)，其在TSC的整個邊 緣暴露體接觸的頂部。從而，TSC在保持低電阻體接觸時成條形。器件的實施例包括九道圖案化掩模步驟，包括有源區(qū)掩模、深體掩模、柵槽掩模、 柵多晶硅掩模、體接觸掩模、TSC掩模、槽金屬掩模、接觸掩模、和金屬掩模。多個截圖描繪 了 n溝道LDM0S高壓晶體管，其漏極被TSC中斷，且具有增強深體接觸。也描繪了 n溝道槽 柵DM0S低壓器件，器件具有浮置P體保護(hù)環(huán)作為體邊緣中斷和圖案化柵連接。另一實施例如附圖20所示。該實施例包括集成肖特基二極管，其具有和例如附圖 18所示實施例不同的電特性。肖特基二極管通過金屬結(jié)構(gòu)190接觸n型外延區(qū)192提供。 到低壓VDM0S柵(類似于附圖18中的結(jié)構(gòu)182D和184C)的接觸位于器件的不同截面。通 過使用場氧化物的一區(qū)域阻擋體注入，可以在不需要任何附加掩模步驟的情況下完成該結(jié) 構(gòu)。在另一實施例，體掩?？捎糜谧钃醯叫ぬ鼗佑|區(qū)的體注入，源掩模阻擋到同樣肖特基 接觸區(qū)的源注入。用于低壓VDM0S器件的源接觸需要比以往實施例稍多的空間。為簡化解 釋，此處不再討論附加工藝細(xì)節(jié)，在附圖2-18中詳述工藝的少許改變就提供類似附圖20描 述的器件。從而本發(fā)明實施例具有低實施成本(低管芯成本)，其產(chǎn)生具有低寄生電感和電 容、最小管芯尺寸、且可基于電路需求優(yōu)化的管芯。一個實施例可以包括在單個管芯上使用 高壓和低壓器件，以便可以在管芯背面使用輸出。單個管芯可用于高壓和低壓功率器件，器 件可以使用具有最小工藝步驟的高效工藝制造。器件可以配置為最小化或消除任何寄生電 感。產(chǎn)生的器件可以和具有高頻操作和最小寄生電容特點的結(jié)構(gòu)兼容。至少部分因為最小 數(shù)量的元件，組件花費被最小化。器件能達(dá)到比一些其它器件更高的功率密度。操作時，深摻雜襯底是切換節(jié)點。從而晶片背面也是輸出極的切換節(jié)點(輸出)，且可以從而電耦合到需要連接輸出級的器件。假設(shè)N溝道器件用于高壓和低壓功率器件， 切換節(jié)點和高壓器件的源之間沒有寄生電容就成為可能，這也適用于低壓器件的漏。此外，需要金屬單層互連每個高壓器件的漏、低壓器件的源、兩個器件的柵。此外，連接到器件的半導(dǎo)體襯底的溝槽襯底接觸結(jié)構(gòu)可以具有高壓器件柵屏蔽結(jié) 構(gòu)的功能，以最小化寄生電容和保護(hù)柵免于來自其它器件結(jié)構(gòu)的電影響，例如來自上覆漏 互連并減小寄生源電感。在多個實施例中，使用結(jié)合具有柵屏蔽的TSC結(jié)構(gòu)的工藝形成器件結(jié)構(gòu)，其減少
一些工藝步驟。在單個芯片上形成高壓輸出功率器件和低壓輸出功率器件比在兩個獨立芯片上 形成兩個器件需要更小的面積。器件通過減小或消除寄生電感提供高效操作和高頻。多 個實施例允許在單個芯片上使用高效高壓結(jié)構(gòu)(LDM0S)和高效低壓結(jié)構(gòu)(具有低RSP槽柵 VDM0S)。即使使用同樣的體擴(kuò)散，該結(jié)構(gòu)仍進(jìn)一步提供獨立閾值電壓控制。包括輸出級的芯片可以和控制IC 一起封裝，這具有多個優(yōu)點。例如，通過簡單的 改變單個功率管芯就產(chǎn)生多種產(chǎn)品。多種產(chǎn)品可以共用單個功率IC設(shè)計。由于形成輸出 器件的管芯從控制電路分離開，器件提供減小的到控制器的噪聲反饋，和減小的到控制器 的熱反饋。對于在任何功率M0SFET操作的多數(shù)有效器件，需要源區(qū)和體區(qū)間的低電阻接觸 連接。低電阻接觸避免寄生雙極晶體管(用于N溝道M0SFET的NPN)開啟(激活)。如果 寄生雙極晶體管開啟，器件損壞會發(fā)生，例如來自電流失控等。在發(fā)明的一實施例中，器件 的體和源集成到一個接觸，源在溝槽側(cè)壁上且體接觸在溝槽底部，導(dǎo)體(金屬)接觸與兩者 電耦合。溝槽內(nèi)的金屬接觸(TSC接觸)連接所有這些擴(kuò)散區(qū)并一起在非常小的區(qū)域內(nèi)且 具有低電阻。盡管數(shù)字范圍和參數(shù)設(shè)置提出的發(fā)明的廣泛范圍是近似的，在特定例子中提出的 數(shù)值仍盡可能精確。然而任何數(shù)值本身不可避免包含一定的誤差，這源于其各自測量的標(biāo) 準(zhǔn)偏差。此外，任何此處描述的范圍都被認(rèn)為是包括所有且所有子范圍包括在其中。例如， “小于10”的范圍包括任何且所有子范圍介于(并包括)最小值0和最大值10，即任何且 所有子范圍具有最小值等于或大于0且最大值等于或小于10，例如1至5。在這種例子中， 表示參數(shù)的數(shù)值可以具有負(fù)值。在這種情況中，例值范圍如“小于10”可以假設(shè)為負(fù)值， 如-1、-2、-3、-10、-20、-30 等。當(dāng)闡述發(fā)明涉及一或多個實施例，可以在不背離所附權(quán)利要求精神和范圍的前提 下對所描述示例進(jìn)行改變和/或修正。此外，當(dāng)發(fā)明的某特定特征僅在多個實施例之一中 被披露，該特征也可以與其它實施例的一或多個其它特征結(jié)合，只要對任何所給或特定的 功能有必要和有益。此外，對于在詳細(xì)描述和權(quán)利要求中使用的詞組“包括”、“包含”、“有”、 “具有”、“和”或其變體的范圍，這些詞組的包含方式類似于詞組“包括”。詞組“至少一個” 用于表示一或多個可選的所列項目。此外，在這里的討論和權(quán)利要求中，術(shù)語“上”用于涉 及兩個材料，一個在另一個“上”，表示至少一些東西接觸在兩材料之間?！吧戏健北硎静牧辖?近，但可能有一或多個附加插入材料接觸但不必要。此處使用的“上”和“上方”都不表示 任何方向。詞組“共形”表示覆蓋材料，其中共形材料保留下襯材料的角度。詞組“約”表 示所列值可以有一些改變，此改變不導(dǎo)致工藝或結(jié)構(gòu)與所述實施例不一致。最后，“事例”表示描述是作為例子，而不表示其是完美的。本領(lǐng)域技術(shù)人員從此處披露的發(fā)明說明書和實 施例考慮可以明顯理解發(fā)明的其他實施例。說明書和事例僅被認(rèn)為是示范性的，通過所附 權(quán)利要求指出發(fā)明的真正范圍和精神。
權(quán)利要求
一種形成半導(dǎo)體器件電壓轉(zhuǎn)換器的方法，包括在單個半導(dǎo)體管芯上形成輸出級，輸出級包括包括橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件的高壓晶體管；包括槽柵垂直擴(kuò)散金屬氧化物半導(dǎo)體(VDMOS)器件的低壓晶體管；和用于形成高壓晶體管的柵的一部分和低壓晶體管的柵的一部分的單個導(dǎo)體結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其中所述單個導(dǎo)體結(jié)構(gòu)是第一單個導(dǎo)體結(jié)構(gòu)，并且所述 方法進(jìn)一步包括蝕刻包括導(dǎo)體的層，以形成到半導(dǎo)體晶片部分的接觸、用于所述高壓晶體管的柵的一 部分的屏蔽、到槽柵VDMOS晶體管的浮置保護(hù)環(huán)以及從第二單個導(dǎo)體結(jié)構(gòu)到槽柵VDMOS晶 體管的源的接觸。
3.如權(quán)利要求2所述的方法，還包括蝕刻含導(dǎo)體的層，以形成到高壓LDMOS晶體管的漏 的漏接觸、到槽柵低壓VDMOS晶體管的源的源接觸、到槽柵低壓VDMOS器件的柵的柵接觸以 及從第三單個導(dǎo)體結(jié)構(gòu)到高壓晶體管的柵的柵接觸。
4.如權(quán)利要求1所述的方法，其中所述單個導(dǎo)體結(jié)構(gòu)是第一單個導(dǎo)體結(jié)構(gòu)，并且所述 方法還包括形成第二單個導(dǎo)體結(jié)構(gòu)，所述第二單個導(dǎo)體結(jié)構(gòu)形成到高壓晶體管的源區(qū)的接觸；到高壓晶體管的體區(qū)的接觸；到低壓晶體管的源區(qū)的接觸；到低壓晶體管的體區(qū)的接觸；用于高壓晶體管的晶體管柵的柵屏蔽；在高壓晶體管的源和體之間的電連接；和在低壓晶體管的漏和半導(dǎo)體管芯的半導(dǎo)體襯底之間的電連接。
5.如權(quán)利要求1所述的方法，其中所述單個導(dǎo)體結(jié)構(gòu)是第一單個導(dǎo)體結(jié)構(gòu)，并且所述 方法進(jìn)一步包括形成導(dǎo)體槽接觸，其至少一部分在半導(dǎo)體襯底的槽內(nèi)； 形成LDMOS器件的至少一個導(dǎo)體柵部分；且形成插入LDMOS器件的至少一個導(dǎo)體柵部分與覆蓋柵屏蔽的結(jié)構(gòu)之間的柵屏蔽， 其中柵屏蔽和導(dǎo)體槽接觸是從第二單個導(dǎo)體結(jié)構(gòu)中形成的。
6.一種半導(dǎo)體器件電壓轉(zhuǎn)換器，包括在單個半導(dǎo)體管芯上的輸出級，輸出級包括包括橫向擴(kuò)散金屬氧化物半導(dǎo)體(LDMOS)器件的高壓晶體管；包括槽柵垂直擴(kuò)散金屬氧化物半導(dǎo)體(VDMOS)器件的低壓晶體管；和用于形成高壓晶體管的柵的一部分和低壓晶體管的柵的一部分的單個導(dǎo)體結(jié)構(gòu)。
7.如權(quán)利要求6所述的半導(dǎo)體器件，其中所述單個導(dǎo)體結(jié)構(gòu)是第一單個導(dǎo)體結(jié)構(gòu)，所 述半導(dǎo)體器件電壓轉(zhuǎn)換器還包括第二單個導(dǎo)體結(jié)構(gòu)形成到半導(dǎo)體晶片部分的接觸、用于所述高壓晶體管的柵的一部分 的屏蔽、到槽柵VDMOS晶體管的浮置保護(hù)環(huán)以及到槽柵VDMOS晶體管的源的接觸。
8.如權(quán)利要求7所述的半導(dǎo)體器件，還包括第三單個導(dǎo)體結(jié)構(gòu)，它形成到高壓LDMOS晶體管的漏的漏接觸、到槽柵低壓VDMOS晶體管的源的源接觸以及到槽柵低壓VDMOS器件柵的柵接觸。
9.如權(quán)利要求6所述的半導(dǎo)體器件電壓轉(zhuǎn)換器，其中所述單個導(dǎo)體結(jié)構(gòu)是第一單個導(dǎo) 體結(jié)構(gòu)，且所述半導(dǎo)體器件電壓轉(zhuǎn)換器還包括其至少一部分在半導(dǎo)體襯底內(nèi)的槽內(nèi)的導(dǎo)體槽接觸； LDMOS器件的至少一個導(dǎo)體柵部分；和柵屏蔽，它被插入在LDMOS器件的至少一個導(dǎo)體柵部分和覆蓋柵屏蔽的結(jié)構(gòu)之間， 其中柵屏蔽和導(dǎo)體槽接觸是第二單個導(dǎo)體結(jié)構(gòu)。
10.如權(quán)利要求9所述的半導(dǎo)體器件電壓轉(zhuǎn)換器，還包括 電耦合到LDMOS器件的漏的導(dǎo)體漏互連；電耦合到VDMOS器件的源的導(dǎo)體源互連； 其中導(dǎo)體漏互連和導(dǎo)體源互連是第三單個導(dǎo)體結(jié)構(gòu)。
全文摘要
電壓轉(zhuǎn)換器包括形成在單個管芯(“功率管芯”)上的具有高壓器件和的壓器件的輸出電路。高壓器件包括橫向擴(kuò)散金屬氧化半導(dǎo)體(LDMOS)，低壓器件包括槽柵垂直擴(kuò)散金屬氧化半導(dǎo)體(VDMOS)。電壓轉(zhuǎn)換器還包括在不同管芯上的控制電路，其可以電耦合到輸出電路且和輸出電路一起封裝。
文檔編號H02M3/00GK101807543SQ20091100019
公開日2010年8月18日 申請日期2009年12月22日 優(yōu)先權(quán)日2008年12月23日
發(fā)明者F·希伯特 申請人:英特賽爾美國股份有限公司