專利名稱：一種限制耦合變壓器推拉式功率轉(zhuǎn)換電路的漏源電壓的裝置和方法
技術(shù)領(lǐng)域：
本發(fā)明屬于功率電子技術(shù)領(lǐng)域，具體涉及在功率開(kāi)關(guān)電路中對(duì)電壓過(guò)沖的控制和抑制。
背景技術(shù)：
功率轉(zhuǎn)換電路目前正被普遍的應(yīng)用于電子領(lǐng)域，例如開(kāi)關(guān)電源、直流電-直流電 (DC-DC)電壓轉(zhuǎn)換及直流電-交流電(DC-AC)電壓轉(zhuǎn)換。在操作這種轉(zhuǎn)換電路時(shí)，經(jīng)常遇到的一種情況是當(dāng)功率轉(zhuǎn)換裝置，例如關(guān)閉 MOSFET (金屬氧化物場(chǎng)效應(yīng)晶體管，Metal-Oxide-Semiconductor Field-Effect Transistor)防止非鉗位或部分鉗位電感負(fù)載，在關(guān)閉時(shí)，由于功率MOSFET裝置的柵 極驅(qū)動(dòng)器，負(fù)載電流變化的高比率(簡(jiǎn)寫di/dt)通常被電感負(fù)載所影響。這通常導(dǎo)致相 應(yīng)過(guò)沖電壓和振蕩，這是因?yàn)閮?chǔ)存在非鉗位電路電感中的漏電感能量在減弱消失前與寄生 電路電容發(fā)生共振。過(guò)度的振蕩可能導(dǎo)致功率損耗，過(guò)沖電壓的過(guò)度峰值電壓可能導(dǎo)致功 率MOSFET裝置雪崩擊穿并產(chǎn)生永久性的裝置故障。此外，過(guò)沖電壓和共振還可能導(dǎo)致 高強(qiáng)度的EMI/RFI (電磁干擾/射頻干擾)控制和/或輻射，從而導(dǎo)致對(duì)鄰近的其他敏感 電子系統(tǒng)的操作產(chǎn)生不利干擾?，F(xiàn)在已經(jīng)對(duì)過(guò)沖電壓和共振現(xiàn)行進(jìn)行了諸多研究，以盡可能減少其不利影響。其解決 方案包括增加MOSFET的緩沖、通過(guò)減少柵極關(guān)閉電流以減小關(guān)閉速度等等。上述解決 方案通常需要許多額外的組件和/或效率很低。因此現(xiàn)在需要有效降低由高比率的負(fù)載電 流變化di/dt所導(dǎo)致的過(guò)沖電壓和共振。以下是本發(fā)明的參考文獻(xiàn)1、 F Merienne ， J Roudet ，丄LSchanen ， "Switching disturbance due to source inductance for a power MOSFET: analysis and solutions" ， IEEE Power ElectronicsSpecialists Conference, PESC 1996年第20巻第1743 1747頁(yè)；2、 G Nobauer ， DAhlers禾卩J Ruiz-Sevillano， "A method to determine parasiticinductances in Buck Converter topologies", Infineon Application Note ， 2004年6月； 3、 Qun Zhao， Goran Stojcic， "Characterization of Cdv/dt induced power loss inSynchronous Buck DC-DC converters", IEEE Applied Power Electronics Conference,APEC， 2004年第1巻第292 297頁(yè)；4 、 Bo Yang， Jason Zhang "Effect and Utilization of Common Source Inductancein Synchronous Rectification", IEEE Applied Power Electronics Conference, APEC2005， 1996年第3巻第1449 1453頁(yè)；5、 WTeulings， 丄L Schanen， J Roudet， "MOSFET switching behavior underinfluence of PCB stray inductance", IEEE Industry Applications Conference, 1996年第3巻第M49 1453頁(yè)。發(fā)明內(nèi)容本發(fā)明公開(kāi)了一種用于限制耦合變壓器推拉式整流器的開(kāi)關(guān)場(chǎng)效應(yīng)晶體管 (Field-Effect Transistor switching, switching FET)的最大漏源電壓(drain-source voltage,簡(jiǎn)寫VDS)的電路，該整流器具有一個(gè)最大DC供應(yīng)電壓Vin_max。所述VDS被推拉式晶體管和整流器電路的漏電感加強(qiáng)。所述限制電路橋連接開(kāi)關(guān)晶體管的漏極并進(jìn) 一步包括一系列的相互連接的兩個(gè)對(duì)立的穩(wěn)壓二極管(Zenerdiode)，所述每一個(gè)穩(wěn)壓二 極管都具有一個(gè)穩(wěn)壓電壓Vzx (Zener voltage)。本發(fā)明適用于N溝槽場(chǎng)效應(yīng)晶體管和P 溝槽場(chǎng)效應(yīng)晶體管。在一些具體實(shí)施例中，設(shè)定Vzx略微大于或等于2XV!n一max，因此兩個(gè)對(duì)立的穩(wěn)壓二極管把最大VDS鉗位在大約VIN_MAX+ 1/2Vzx的數(shù)值處。在另一個(gè)實(shí)施例中，具有完整VDS鉗位的功率開(kāi)關(guān)裝置包括一個(gè)開(kāi)關(guān)晶體管，所述開(kāi)關(guān)晶體管具有一個(gè)源極引線、一個(gè)漏極引線和一個(gè)柵極引線; 一個(gè)穩(wěn)壓二極管，所述穩(wěn)壓二極管具有一個(gè)穩(wěn)壓電壓Vzx并且具有第一引線和第二引線，所述穩(wěn)壓二極管的第二引線進(jìn)一步連接所述漏極引線。連接具有完整VDS鉗位的功率開(kāi)關(guān)裝置中的兩個(gè)，作為一個(gè)耦合變壓器推拉式整流器的一對(duì)開(kāi)關(guān)場(chǎng)效應(yīng)晶體管，其中所述耦合變壓器推拉式整流器具有一個(gè)最大DC供應(yīng)電 壓V^max，所述兩個(gè)穩(wěn)壓二極管的第一引線相互連接，從而使得所述兩個(gè)具有完整VDS 鉗位的功率開(kāi)關(guān)裝置在最大VDS被鉗位在大約Vin_max+1/2Vzx的情況下，執(zhí)行推拉式功 率開(kāi)關(guān)的相應(yīng)任務(wù)。在一個(gè)進(jìn)一步實(shí)施例中，所述開(kāi)關(guān)FET是一個(gè)N溝槽FET并且所述穩(wěn)壓二極管的第 二引線是其負(fù)極。在一個(gè)可選實(shí)施例中，所述開(kāi)關(guān)FET是一個(gè)P溝槽FET并且所述穩(wěn)壓二極管的第二 引線是其正極。在一個(gè)具有N溝槽開(kāi)關(guān)FET的實(shí)施例中，所述開(kāi)關(guān)FET是一個(gè)底部漏極溝槽FET, 所述穩(wěn)壓二極管是一個(gè)底部負(fù)極裝置，并且共享他們的相應(yīng)底部漏極和底部負(fù)極，在一個(gè) 單一晶片上形成所述開(kāi)關(guān)FET和穩(wěn)壓二極管，所述晶片具有普通的位于晶片基底頂部的 N層(N-layer)。本發(fā)明公開(kāi)了一種用于限制耦合變壓器推拉式整流器的開(kāi)關(guān)場(chǎng)效應(yīng)晶體管 (Field-Effect Transistor switching, switching FET)的最大漏源電壓(drain-source voltage,簡(jiǎn)寫VDS)的方法，該整流器具有一個(gè)最大DC供應(yīng)電壓VIN—MAX。所述VDS 被推拉式晶體管和整流器電路的漏電感加強(qiáng)。該方法包括基于所述VDS超過(guò)VDS最大 值(VDSmax)的傾向，自動(dòng)生成一個(gè)內(nèi)部漏極電流，所述內(nèi)部漏極電路在開(kāi)關(guān)FET的 漏極間流動(dòng)并具有相應(yīng)的電能損耗，因此限制了最大VDS。在一個(gè)進(jìn)一步實(shí)施例中，自動(dòng)生成內(nèi)部漏極電流的過(guò)程進(jìn)一步包括提供一個(gè)電路以橋 連接開(kāi)關(guān)FET的各漏極。所述橋連接電路具有一種基于任一開(kāi)關(guān)FET的VDS超過(guò)一個(gè) 預(yù)先確定限制值的傾向的非破壞性擊穿。在一個(gè)進(jìn)一步實(shí)施例中，提供橋連接電路的過(guò)程進(jìn)一步包括提供一系列的相互連接的兩個(gè)對(duì)立的穩(wěn)壓二極管，所述每一個(gè)穩(wěn)壓二極管都具有一個(gè)穩(wěn)壓電壓Vzx，該Vzx被設(shè)定 略微大于或等于2XVIN_MAX，因此最大VDS的值大約為VIN—MAX+1/2VZX。本發(fā)明的以上各方面以及其眾多的實(shí)施例將在下文中進(jìn)一步敘述，以便于本領(lǐng)域技術(shù) 人員對(duì)其的理解。


為了更全面的描述本發(fā)明的眾多實(shí)施例，參考以下附圖做進(jìn)一步說(shuō)明。然而，這些附 圖僅用于描述，并不用于限定本發(fā)明的保護(hù)范圍。圖1A和1B描述了現(xiàn)有技術(shù)的一種耦合變壓器推拉式整流器電路及其內(nèi)信號(hào)波形。 圖2A和2B描述了本發(fā)明的一種耦合變壓器推拉式整流器電路及其內(nèi)信號(hào)波形。 圖3A、 3B和3C描述了現(xiàn)有技術(shù)的開(kāi)關(guān)N溝槽FET及其相應(yīng)半導(dǎo)體晶片結(jié)構(gòu)的頂 視圖。圖4A和4B描述了本發(fā)明的一種使用N溝槽FET且具有完整VDS鉗位的功率開(kāi)關(guān)裝置以及其相應(yīng)半導(dǎo)體晶片結(jié)構(gòu)的頂視圖。圖4C描述了本發(fā)明的一種使用N溝槽FET且具有完整VDS鉗位的功率開(kāi)關(guān)裝置的相應(yīng)半導(dǎo)體晶片結(jié)構(gòu)的截面視圖。圖5A描述了本發(fā)明的采用P溝槽FET的具有完整VDS鉗位的一個(gè)橋連接電路，該 電路用于限制耦合變壓器推拉式整流器的一個(gè)開(kāi)關(guān)FET的最大VDS。圖5B描述了本發(fā)明的采用P溝槽FET的具有完整VDS鉗位的功率開(kāi)關(guān)裝置的相應(yīng) 半導(dǎo)體晶片的截面視圖。圖6描述了兩個(gè)堆疊半導(dǎo)體晶片的頂視圖，所述每一半導(dǎo)體晶片具有本發(fā)明的具有 完整VDS鉗位的功率開(kāi)關(guān)裝置。
具體實(shí)施方式
以上和以下的描述連同附圖僅僅描述了本發(fā)明的部分較佳實(shí)施例以及可選實(shí)施例。該 描述及附圖僅用于闡述，并不用于限制本發(fā)明。因此，本領(lǐng)域技術(shù)人員一旦理解本發(fā)明就會(huì)得出本發(fā)明實(shí)施例的變形、修改及可選方式，然而對(duì)本發(fā)明的任何變形、修改和可選實(shí) 施方式都仍未脫離本發(fā)明的保護(hù)范圍。圖1A和1B描述了現(xiàn)有技術(shù)的一種耦合變壓器推拉式整流器電路及其內(nèi)信號(hào)波形。一對(duì)開(kāi)關(guān)FET Q1 10和開(kāi)關(guān)FET Q2 20輪流開(kāi)關(guān)高邊緣荷載電流，首先通過(guò)具有電壓 Vin的DC電源6供電，相應(yīng)地通過(guò)一個(gè)推拉式晶體管4地初級(jí)線圈PMW-1和PMW-2。 相應(yīng)開(kāi)關(guān)功率磁耦合第二線圈SCW-1和SCW-2，以轉(zhuǎn)移一個(gè)外荷載(圖中未示出)。所 述開(kāi)關(guān)FET Q1 10禾卩Q2 20的輪流開(kāi)關(guān)順序控制信號(hào)波形柵極源極電壓VGLs"在開(kāi)關(guān)FETQ1 10的柵極G1和源極S1中使用， 所述開(kāi)關(guān)FET Q1 10同樣具有一個(gè)嵌入式體二極管BD1和漏極D1)并且柵極源極電壓 ^2.52(在開(kāi)關(guān)FET Q2 20的柵極G2和源極S2中使用，所述開(kāi)關(guān)FET Q2 20同樣具有 一個(gè)嵌入式體二極管BD2和漏極D2)?，F(xiàn)有技術(shù)的推拉式整流器電路1具有多個(gè)沿負(fù)載 電路路徑的漏電感。如圖所示，所述漏電感包括所述初級(jí)線圈PMW-1的一個(gè)初級(jí)漏電感 LPRI1、所述初級(jí)線圈PMW-2的一個(gè)初級(jí)漏電感LpR。和一個(gè)印刷電路板(PCB)電路路 徑的相應(yīng)路徑電感Lpcb，從而組成負(fù)載電流路徑。對(duì)于本領(lǐng)域技術(shù)人員，當(dāng)所述開(kāi)關(guān)FET Q1 10的開(kāi)關(guān)突然關(guān)閉，變壓器儲(chǔ)存磁能的浪費(fèi)和漏電感將會(huì)導(dǎo)致其漏源電壓VD1-S1的出 現(xiàn)尖峰并與一個(gè)峰值漏源電壓MaxVoLw振蕩。如前所述，開(kāi)關(guān)FETQ1 10突然關(guān)閉并 導(dǎo)致柵極源極電壓VG1.S1向下轉(zhuǎn)變。應(yīng)當(dāng)注意，所述耦合變壓器推拉式整流器電路的內(nèi) 在操作(即便具有的電壓峰值鉗位)將導(dǎo)致漏源電壓VD^變至2XVin。然而，F(xiàn)ETQ1 10 的突然關(guān)閉誘導(dǎo)了一個(gè)電壓峰值，其形成所述最大漏源電壓Max VD1-S1，比兩倍的最高DC電源電壓Vwjax高的多。所述漏源電壓VDL^的尖峰和振蕩是不利的，因?yàn)槠鋵?dǎo)致了EMWRFI，當(dāng)振幅過(guò)大時(shí)候，將會(huì)導(dǎo)致所述開(kāi)關(guān)FETQ1 10的漏極-源極(D1—S1) 的雪崩擊穿。同樣地，所述開(kāi)關(guān)FETQ2 20的開(kāi)關(guān)突然關(guān)閉，變壓器儲(chǔ)存磁能的浪費(fèi)和漏電感將會(huì)導(dǎo)致其漏源電壓Vo2-S2的出現(xiàn)尖峰并與一個(gè)峰值漏源電壓MaX VD2-S2振蕩。為了確保安全運(yùn)行，必須設(shè)定所述FET具有比2XVnMAx高的多的損壞額定電壓，這種 方式低效并需要更高的電阻(Rdson)和/或成本。圖2A和2B描述了本發(fā)明的一種用于限制最大開(kāi)關(guān)FET的VDS的耦合變壓器推拉 式整流器電路100及其內(nèi)信號(hào)波形。使用一個(gè)橋連接電路110，橋連接開(kāi)關(guān)FET Q1 10 和Q2 20。所述橋連接電路110進(jìn)一步包括一系列的相互連接的兩個(gè)對(duì)立的穩(wěn)壓二極管Z1 112和Z2 114，所述每一個(gè)穩(wěn)壓二極管都具有一個(gè)穩(wěn)壓電壓Vzx (Zener voltage)。
一個(gè)穩(wěn)壓二極管，所述穩(wěn)壓二極管具有一個(gè)穩(wěn)壓電壓Vzx并且具有第一引線和第二引
線，所述穩(wěn)壓二極管的第二引線進(jìn)一步連接所述漏極引線。穩(wěn)壓二極管Z1 112的第一引 線112a連接穩(wěn)壓二極管Z2 114的第一引線114a。穩(wěn)壓二極管Z1 112的第二引線112b 連接開(kāi)關(guān)FET Q1 10的漏極D1 。穩(wěn)壓二極管Z2 114的第二引線114b連接開(kāi)關(guān)FET Q2 20的漏極D2。包括開(kāi)關(guān)FET Q1 10和Q2 20、橋連接電路110的橋連接的FET電路 101可以與轉(zhuǎn)換電路110分開(kāi)制造。
基于所述VDS超過(guò)一個(gè)預(yù)定最大VDS最大值(VDSmax)的傾向，所述橋連接電 路110自動(dòng)產(chǎn)生一個(gè)內(nèi)部漏極電流，所述內(nèi)部漏極電路在主開(kāi)關(guān)FETQ1 10禾卩Q2 20的 相應(yīng)漏極D1和D2之間流動(dòng)。因此根據(jù)穩(wěn)壓電壓Vzx的設(shè)定，當(dāng)漏源電壓Vw.w超過(guò) VDSmax時(shí)，VD1-S1將會(huì)導(dǎo)致一個(gè)穩(wěn)壓二極管Z1 112的擊穿，并伴隨漏電感儲(chǔ)存磁能的 釋放，因此限制了最大VD1.S1至VDSmax。所述橋連接電路110限制最大開(kāi)關(guān)FETVDS 的能力可以清楚的看到，通過(guò)對(duì)比圖1B和圖2B中關(guān)閉時(shí)的Vwa的波形。需要指出的 是，由于兩個(gè)對(duì)立的穩(wěn)壓二極管Z1 112和Z2 114的自身電壓的限制，橋連接電路110 展現(xiàn)了一種基于穩(wěn)壓二極管Z1 112的穩(wěn)壓電壓的非破壞性擊穿。需要進(jìn)一步指出的是， 由于VDS保持在VDSmax之下，所述穩(wěn)壓二極管Z1 112相反向下偏離穩(wěn)壓電壓Vzx， 因此實(shí)質(zhì)保持絕緣。因此，橋連接電路110也實(shí)質(zhì)保持絕緣，故其不干涉本發(fā)明推拉式 整流器電路100的其他操作。作為一個(gè)列舉參數(shù)的本發(fā)明實(shí)施例，所述DC電源6被限 制至一個(gè)最大值VINLMAX，穩(wěn)壓二極管電壓Vzx被設(shè)定略微大于或等于2XV^MAX，因 此最大VDS的值大約為V!、MAx+1/2Vzx。這比現(xiàn)有技術(shù)低了很多。因此，F(xiàn)ET具有一個(gè) 較現(xiàn)有技術(shù)低的多的擊穿額定電壓，允許更好的效率和較低的電阻Rdson和/或成本。所 述穩(wěn)壓二極管Z2 114和FETQ2 20采用同樣的方式工作，當(dāng)FETQ2被突然關(guān)閉時(shí)并具 有一個(gè)突然下降的柵極源極電壓VG2-S2。對(duì)于本領(lǐng)域技術(shù)人員而言，現(xiàn)在可以清楚的了 解，由于穩(wěn)壓二極管Z1 112和Z2 114相對(duì)反極性的連接在橋連接電路110上。換而言 之，穩(wěn)壓二極管Z1 112和Z2 114的幾項(xiàng)可以同時(shí)反置，而不影響橋連接電路110的任 何功能(然而，如果穩(wěn)壓二極管112時(shí)和FETQ1 110在同一晶片上時(shí)，如圖4A 4C所 述，二極管極性不應(yīng)反轉(zhuǎn))。進(jìn)一步而言，如圖2A所示，可以采用N溝槽開(kāi)關(guān)FETQ1 10 和Q2 20，本發(fā)明可以經(jīng)過(guò)相應(yīng)修改，使用P溝槽FET，正如前文所述。為了從半導(dǎo)體晶片水平描述本發(fā)明，圖3A 3C描述了現(xiàn)有技術(shù)的N溝槽FET11及 其相應(yīng)半導(dǎo)體晶片結(jié)構(gòu)的頂視圖。圖3A時(shí)一個(gè)具有源極S1、柵極G1、漏極D1和內(nèi)置 體二極管BD1的N溝槽FET11電路簡(jiǎn)圖。圖3B是一個(gè)除去頂部鈍化層12k以暴露兩個(gè) 鈍化窗口 12g和12h的相應(yīng)N溝槽FET晶片12的頂視圖，其還具有一個(gè)源極金屬12a 被一個(gè)柵極金屬12d所環(huán)繞，后者具有一個(gè)柵極襯墊12e用于進(jìn)行外部電連接。所述源 極金屬12a和柵極金屬12d被一個(gè)金屬缺口 12f相互分隔。源極金屬12a下面的區(qū)域包 含有效區(qū)域，晶體管位于該區(qū)域。在表面之下，柵極滑道溝槽12b及其兩個(gè)末端柵極滑 道金屬連接點(diǎn)12c在源極金屬下面并從柵極金屬12d處向有效區(qū)域的晶體管柵極提供電 連接。所述柵極結(jié)構(gòu)具有多個(gè)相對(duì)平行的柵極滑道溝槽，以相應(yīng)增加電流容量，為避免過(guò) 于繁瑣，此處圖中僅僅示出一條滑道溝槽。所述N溝槽FET11的漏極D1位于N溝槽 FET晶片12底部，因此頂視圖中未示出。圖3C是相應(yīng)N溝槽FET晶片12的頂視圖， 其具有一個(gè)有鈍化窗口 12g和12h的鈍化層12k。
圖4A和4B描述了本發(fā)明具有完整VDS鉗位115的具有主開(kāi)關(guān)N溝槽FET11以及 穩(wěn)壓二極管Z1 112的功率開(kāi)關(guān)裝置，以及其相應(yīng)半導(dǎo)體晶片116的頂視圖。所述N溝槽 FET11具有一個(gè)源極S1、 一個(gè)漏極D1和一個(gè)柵極G1。所述穩(wěn)壓二極管Z1 112具有一 個(gè)第一引線"2a作為其正極、 一個(gè)第二引線112b作為其負(fù)極。穩(wěn)壓二極管Z1 112的第 二引線112b連接N溝槽FET11的漏極D1。參考圖2A本發(fā)明的推拉式功率整流器電路 100，兩個(gè)功率開(kāi)關(guān)裝置連接完整VDS鉗位115作為耦合變壓器推拉式整流器的一對(duì)主 開(kāi)關(guān)FET，該整流器具有一個(gè)最大DC供應(yīng)電壓乂N一MAx，并且兩個(gè)功率開(kāi)關(guān)裝置的第一 引線112a相互連接，具有完整VDS鉗位115的兩個(gè)功率開(kāi)關(guān)裝置一起操作相應(yīng)推拉式 功率開(kāi)關(guān)，以把最大VDS鉗位至大于V^max+1/2Vzx (其中設(shè)定Vzx略微大于或等于2 XV^,)。在圖4B中，穩(wěn)壓二極管Z1 112的穩(wěn)壓二極管正極金屬116p通過(guò)鈍化層12k 從源極金屬12a處孤立，然而穩(wěn)壓二極管金屬在底表面連接漏極D1，此處圖中未示出。
圖4C描述圖4B沿B-B方向的一個(gè)截面視圖，其描述了本發(fā)明具有完整VDS鉗位 115的開(kāi)關(guān)裝置的一個(gè)具有完整VDS鉗位的半導(dǎo)體晶片116的FET。為了便于描述，等 效電路圖用虛線繪于半導(dǎo)體晶片結(jié)構(gòu)上。具有完整VDS鉗位晶片116的FET具有一個(gè)N +基底12 1，其位于底部漏極金屬12m頂部。 一個(gè)普通N層， 一個(gè)用于設(shè)置各種裝置元 件的N-外延層12p位于N +基底12n的頂部。未避免不需要的細(xì)節(jié)，只繪出兩個(gè)平行的 源極金屬12a，兩個(gè)平行的溝槽柵極116c和三個(gè)平行的穩(wěn)壓二極管Z1 112。因此，比如，兩個(gè)源極金屬12a通過(guò)一個(gè)三維(3D)源極金屬連接件116a相互連接。兩個(gè)溝槽柵極 116c通過(guò)一個(gè)3D柵極連接件116d相互連接。然而三個(gè)平行的穩(wěn)壓二極管Z1 112的正 極金屬統(tǒng)一連接到一個(gè)穩(wěn)壓電阻正極金屬"6p。應(yīng)該可以理解，實(shí)際操作中，大量平行 的溝槽柵極和穩(wěn)壓電阻中的任一個(gè)可以被具有完整VDS鉗位晶片116的FET執(zhí)行。多 種平行溝槽柵極116c和平行穩(wěn)壓電阻Z1 112進(jìn)一步從場(chǎng)氧化物去"6q上分別相對(duì)孤 立。因此，開(kāi)關(guān)FET位于底部漏極溝槽FET中、穩(wěn)壓二極管表現(xiàn)為底部負(fù)極、所述FET 和穩(wěn)壓二極管在同一單一晶片116上形成，通過(guò)與N —外延層12p和N +基底12n，共 享他們的相應(yīng)底部漏極和底部負(fù)極。
如前所述，本發(fā)明可以改進(jìn)適用于P溝槽FET。為此，圖5A展示了本發(fā)明穩(wěn)壓鉗 位P溝槽開(kāi)關(guān)裝置130的一個(gè)電路圖，其用于限制開(kāi)關(guān)P溝槽FETQ1 132和Q2 134 的最大VDS,當(dāng)其被用于耦合變壓器推拉式整流器中。注意，穩(wěn)壓電極Z1 112的第一引 線112a為其正極，并與P溝槽FETQ1 132漏極D1相連，等等。圖5B描述了，相對(duì) 應(yīng)具有p溝槽FET的穩(wěn)壓鉗位P溝槽開(kāi)關(guān)裝置130的，具有完整VDS鉗位晶片136的 FET的截面視圖。所述P溝槽FETQ1 132和穩(wěn)壓二極管Z1 112位于P —外延層136p 中，后者位于P+基底136n頂部，并具有一個(gè)漏極金屬連接點(diǎn)12m。圖5B中的元件通 圖4C中一致，除了極性相反以外。
進(jìn)一步介紹本發(fā)明優(yōu)選實(shí)施例，圖6描述了一個(gè)兩個(gè)聯(lián)合封裝N溝槽FET晶片系統(tǒng) 的頂視圖，二者分別具有完整VDS鉗位140。該封裝的FET晶片是具有完整VDS鉗位 晶片一1 142a的FET和具有完整VDS鉗位晶片一2 142b的FET， 二者相應(yīng)焊接至傳導(dǎo) 引線架襯墊146。傳導(dǎo)引線架襯墊146進(jìn)一步位于絕緣平臺(tái)148頂部并具有大量引線架 引線引腳150外延出其邊緣。連接現(xiàn)144用于相互連接兩個(gè)FET晶片和連接兩個(gè)聯(lián)合封 裝FET晶片至引線架引腳150。最后，兩個(gè)封裝FET晶片系統(tǒng)被環(huán)氧材料152封裝，并 提供引線架引腳150的位置。
權(quán)利要求
1、一種用于限制耦合變壓器推拉式整流器的主要開(kāi)關(guān)場(chǎng)效應(yīng)晶體管(switching FET)的最大漏源電壓(VDS)的電路，所述整流器具有一個(gè)最大DC供應(yīng)電壓VIN_MAX，所述VDS被推拉式晶體管和整流器電路的漏電感加強(qiáng)，所述用于限制最大VDS的電路包括一個(gè)電路橋連接主要開(kāi)關(guān)FET的漏極，其特征在于，所述橋連接電路進(jìn)一步包括一系列的相互連接的兩個(gè)對(duì)立的穩(wěn)壓二極管(Zener diode)，所述每一個(gè)穩(wěn)壓二極管都具有一個(gè)穩(wěn)壓電壓Vzx(Zener voltage)。
2、 如權(quán)利要求1所述的用于限制最大VDS的電路，其特征在于，為確保電壓范圍，設(shè) 定所述Vzx略微大于或等于2XVIN_MAX，因此兩個(gè)對(duì)立的穩(wěn)壓二極管把最大VDS鉗位在 大約VIN_MAX+ 1/2VZX的數(shù)值處。
3、 如權(quán)利要求1所述的用于限制最大VDS的電路，其特征在于，所述主開(kāi)關(guān)FET是N 溝槽FET。
4、 如權(quán)利要求1所述的用于限制最大VDS的電路，其特征在于，所述主開(kāi)關(guān)FET是P 溝槽FET。
5、 一種具有完整VDS鉗位的功率開(kāi)關(guān)裝置，其特征在于，包括一個(gè)開(kāi)關(guān)晶體管，所述開(kāi)關(guān)晶體管具有一個(gè)源極引線、一個(gè)漏極引線和一個(gè)柵極引線；一個(gè)穩(wěn)壓二極管，所述穩(wěn)壓二極管具有一個(gè)穩(wěn)壓電壓Vzx并且具有第一引線和第二引線，所述穩(wěn)壓二極管的第二引線進(jìn)一步連接所述漏極引線；其中，連接具有完整VDS鉗位的功率開(kāi)關(guān)裝置中的兩個(gè)，作為一個(gè)耦合變壓器推拉 式整流器的一對(duì)開(kāi)關(guān)場(chǎng)效應(yīng)晶體管，其中所述耦合變壓器推拉式整流器具有一個(gè)最大DC 供應(yīng)電壓V^max，所述兩個(gè)穩(wěn)壓二極管的第一引線相互連接，從而使得所述兩個(gè)具有完 整VDS鉗位的功率開(kāi)關(guān)裝置在最大VDS被鉗位在大約V,、max+1/2V^的情況下，執(zhí)行 推拉式功率開(kāi)關(guān)的相應(yīng)任務(wù)。
6、 如權(quán)利要求5所述的具有完整VDS鉗位的功率開(kāi)關(guān)裝置，其特征在于，所述主開(kāi)關(guān)FET是一個(gè)N溝槽FET，所述穩(wěn)壓二極管是其負(fù)極。
7、 如權(quán)利要求5所述的具有完整VDS鉗位的功率開(kāi)關(guān)裝置，其特征在于，所述主開(kāi)關(guān) FET是一個(gè)P溝槽FET，所述穩(wěn)壓二極管是其正極。
8、 如權(quán)利要求6所述的具有完整VDS鉗位的功率開(kāi)關(guān)裝置，其特征在于，所述主開(kāi)關(guān) FET是一個(gè)底部漏極溝槽FET，所述穩(wěn)壓二極管是一個(gè)底部負(fù)極裝置，并且二者共享其 相應(yīng)底部漏極和底部負(fù)極，在一個(gè)單一晶片上形成所述開(kāi)關(guān)FET和穩(wěn)壓二極管，所述晶 片具有普通的位于晶片基底頂部的N層(N-layer)。
9、 如權(quán)利要求7所述的具有完整VDS鉗位的功率開(kāi)關(guān)裝置，其特征在于，所述N層是 一個(gè)N外延層。
10、 一種用于限制耦合變壓器推拉式整流器的主開(kāi)關(guān)場(chǎng)效應(yīng)晶體管(switching FET)的 最大漏源電壓(VDS)的方法，所述整流器具有一個(gè)最大DC供應(yīng)電壓Vn^MAx，所述VDS 被推拉式晶體管和整流器電路的漏電感加強(qiáng)，其特征在于，該方法包括基于所述VDS超 過(guò)VDS最大值(VDSmax)的傾向，自動(dòng)生成一個(gè)內(nèi)部漏極電流，所述內(nèi)部漏極電路在 開(kāi)關(guān)FET的漏極間流動(dòng)并具有相應(yīng)的電能損耗，因此限制了最大VDS。
11、 如權(quán)利要求10所述的一種用于限制最大VDS的方法，其特征在于，自動(dòng)生成內(nèi)部 漏極電流的過(guò)程進(jìn)一步包括提供一個(gè)電路以橋連接開(kāi)關(guān)FET的各漏極；所述橋連接電路具有一種任一主開(kāi)關(guān)FET的VDS超過(guò)所述最大VDS的傾向的非破 壞性擊穿。
12、 如權(quán)利要求11所述的一種用于限制最大VDS的方法，其特征在于，提供橋連接電 路的過(guò)程進(jìn)一步包括提供一系列的相互連接的兩個(gè)對(duì)立的穩(wěn)壓二極管，所述每一個(gè)穩(wěn)壓二極管都具有一個(gè)穩(wěn)壓電壓Vzx，該Vzx被設(shè)定略微大于或等于2XViNj^x，因此最大VDS的值大約為VIN MAX + 1/2VZX。
全文摘要
一種用于限制耦合變壓器推拉式整流器的開(kāi)關(guān)場(chǎng)效應(yīng)晶體管(Field-Effect Transistor switching，switching FET)的最大漏源電壓(drain-source voltage，簡(jiǎn)寫VDS)的電路，該整流器具有一個(gè)最大DC供應(yīng)電壓V_{IN_MAX}。所述VDS被推拉式晶體管和整流器電路的漏電感加強(qiáng)。所述限制電路橋連接開(kāi)關(guān)晶體管的漏極并進(jìn)一步包括一系列的相互連接的兩個(gè)對(duì)立的穩(wěn)壓二極管(Zener diode)，所述每一個(gè)穩(wěn)壓二極管都具有一個(gè)穩(wěn)壓電壓V_zx(Zener voltage)。本發(fā)明適用于N溝槽場(chǎng)效應(yīng)晶體管和P溝槽場(chǎng)效應(yīng)晶體管。設(shè)定V_zx略微大于或等于2×V_{IN_MAX}，因此兩個(gè)對(duì)立的穩(wěn)壓二極管把最大VDS鉗位在大約V_{IN_MAX}+1/2V_zx的數(shù)值處。所述具有完整VDS鉗位的功率開(kāi)關(guān)裝置包括一個(gè)開(kāi)關(guān)晶體管，所述開(kāi)關(guān)晶體管具有一個(gè)源極引線、一個(gè)漏極引線和一個(gè)柵極引線；一個(gè)穩(wěn)壓二極管，所述穩(wěn)壓二極管具有一個(gè)穩(wěn)壓電壓V_zx并且具有第一引線和第二引線，所述穩(wěn)壓二極管的第二引線進(jìn)一步連接所述漏極引線。
文檔編號(hào)H02H7/10GK101577420SQ20091013901
公開(kāi)日2009年11月11日 申請(qǐng)日期2009年5月8日 優(yōu)先權(quán)日2008年5月9日
發(fā)明者圣杰·哈佛納 申請(qǐng)人:萬(wàn)國(guó)半導(dǎo)體股份有限公司