專利名稱：一種基于dsp與fpga的勵(lì)磁系統(tǒng)智能功率柜調(diào)節(jié)板的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種發(fā)電機(jī)勵(lì)磁系統(tǒng)功率柜控制單元，特別涉及一種基于DSP 與FPGA的勵(lì)磁系統(tǒng)智能功率柜調(diào)節(jié)板。
背景技術(shù)：
在我國(guó)，早期大型發(fā)電機(jī)的勵(lì)磁系統(tǒng)采用的都是三機(jī)系統(tǒng)，即永磁機(jī)、勵(lì)磁 機(jī)及發(fā)電機(jī)，這樣的系統(tǒng)模式給安裝、調(diào)試和維護(hù)帶來極大的麻煩。隨著大功率 電力電子器件的發(fā)展，安裝調(diào)試簡(jiǎn)單、維護(hù)方便的靜態(tài)勵(lì)磁系統(tǒng)運(yùn)用而生。該系 統(tǒng)僅由一臺(tái)勵(lì)磁變壓器和一臺(tái)發(fā)電機(jī)勵(lì)磁裝置組成。但這樣的系統(tǒng)面臨著一個(gè)比 較嚴(yán)重的問題，當(dāng)發(fā)電機(jī)容量較大、勵(lì)磁功率柜數(shù)目較多的時(shí)候，由于勵(lì)磁系統(tǒng) 的結(jié)構(gòu)布局以及功率器件間的離散性，會(huì)導(dǎo)致勵(lì)磁裝置內(nèi)部各功率柜輸出電流的 不平衡，嚴(yán)重時(shí)會(huì)導(dǎo)致系統(tǒng)被迫停機(jī)，影響電力的生產(chǎn)。為了消除這種缺陷，一 開始人們采用人工調(diào)節(jié)磁阻的辦法來減小各功率柜電流的不平衡，但是效果并不 是十分理想。隨著微電子技術(shù)的發(fā)展，人們逐漸采用智能功率柜調(diào)節(jié)技術(shù)來解決 這個(gè)問題，它在解決勵(lì)磁電流分配、保證系統(tǒng)穩(wěn)定運(yùn)行問題上有著無可比擬的優(yōu) 越性。但是一般的勵(lì)磁系統(tǒng)功率柜調(diào)節(jié)板在計(jì)算速度與精度、通信速度及抗干擾 能力上存在著很多不足，因此迫切需要一種性能更優(yōu)越、可靠性更高的調(diào)節(jié)板。

發(fā)明內(nèi)容
本發(fā)明的目的是提供一種計(jì)算速度快、精度高，采樣精度高，通信速度快， 抗干擾能力強(qiáng)，多功能高集成度的硬件設(shè)計(jì)，編程靈活方便的勵(lì)磁系統(tǒng)智能功率 柜調(diào)節(jié)板。
為了達(dá)到上述目的，本發(fā)明的技術(shù)方案是提供了一種基于DSP與FPGA的勵(lì) 磁系統(tǒng)智能功率柜調(diào)節(jié)板，包括三相脈沖觸發(fā)電路，其特征在于，三相脈沖觸發(fā) 電路連接FPGA芯片，F(xiàn)PGA芯片連接三相同步檢測(cè)電路、DSP芯片、光電隔離數(shù) 字量信號(hào)、光纖信號(hào)、DA轉(zhuǎn)換模塊、AD轉(zhuǎn)換模塊，上述連接皆為雙向連接。
DSP在計(jì)算速度與精度上的優(yōu)勢(shì)以及FPGA的強(qiáng)大調(diào)度能力，使得兩者可緊密合作，各自發(fā)揮特長(zhǎng)，從而保證調(diào)節(jié)板的準(zhǔn)確性與可靠性。DSP作為CPU，其 對(duì)外的低16位地址總線和16位數(shù)據(jù)總線作為調(diào)節(jié)板的并行總線，總線的另一端 掛在可編程邏輯門陣列FPGA上。FPGA通過邏輯控制AD轉(zhuǎn)換模塊，對(duì)6路模擬 量輸入進(jìn)行模數(shù)轉(zhuǎn)換，轉(zhuǎn)換的結(jié)果存于FPGA的雙口 RAM中，DSP通過并行總線 讀取雙口RAM的信息，并結(jié)合從主控及其他功率柜取得的信息進(jìn)行計(jì)算，得到新 的控制值，然后DSP再通過并行總線將控制值寫入FPGA內(nèi)的三個(gè)計(jì)數(shù)器中，由 FPGA根據(jù)計(jì)數(shù)值來觸發(fā)脈沖。
在通信方面，DSP自帶的1M通信速率的CAN總線功能可保證勵(lì)磁系統(tǒng)各功 率柜間的通信。而FPGA上帶有的光纖通信速率更是達(dá)到了 5M，通過自己編寫通 信協(xié)議，使得通信速率大大提高，性能遠(yuǎn)遠(yuǎn)超越RS232，RS485等常規(guī)通信手段。
在抗干擾方面，大量應(yīng)用光纖技術(shù)，即輸入輸出為光電隔離數(shù)字量信號(hào)及光 纖信號(hào)，使系統(tǒng)擺脫了傳統(tǒng)的電通信方式，從而消除了由功率柜內(nèi)強(qiáng)電磁干擾引 起的故障問題。
由于選用了DSP芯片，使得編程方式也極其方便靈活，除底層驅(qū)動(dòng)外，所有 編程均可以為圖形化編程方式，從而使人擺脫了手寫代碼這個(gè)復(fù)雜繁瑣而且出錯(cuò) 率高的環(huán)節(jié)。同時(shí)，還支持在線編程。
由于采用了上述的技術(shù)方案，本發(fā)明就具有了以下的幾大優(yōu)點(diǎn)高性能的計(jì) 算精度和速度；高精度的AD采樣技術(shù)；超快的通信速率；方便而靈活的多功能 高集成度硬件設(shè)計(jì)；超強(qiáng)的抗強(qiáng)電磁干擾能力；先進(jìn)的圖形化的編程方式。


圖1為本發(fā)明提供的一種基于DSP與FPGA的勵(lì)磁系統(tǒng)智能功率柜調(diào)節(jié)板的結(jié)構(gòu) 框圖2為三相同步檢測(cè)電路的結(jié)構(gòu)框圖。
具體實(shí)施例方式
以下結(jié)合實(shí)施例來具體說明本發(fā)明。
實(shí)施例
如圖1所示，為發(fā)明提供的一種基于DSP與FPGA的勵(lì)磁系統(tǒng)智能功率柜調(diào)節(jié)板的結(jié)構(gòu)框圖，主要由32位浮點(diǎn)數(shù)數(shù)字處理芯片(DSP)與超大規(guī)?？删幊?邏輯門陣列(FPGA)組成，其它還有12路AD轉(zhuǎn)換模塊，4路DA轉(zhuǎn)換模塊，CAN 總線，8路5M通信光纖，6路光電隔離數(shù)字量輸入，4路光電隔離數(shù)字量輸出， 6路光電隔離的脈沖輸出，二相同步電壓檢測(cè)電路。所有電路都集成在一塊4層 板上，實(shí)現(xiàn)所有重要信號(hào)不出電路板。
DSP為美國(guó)TI公司新推出的TMS320F28335浮點(diǎn)數(shù)DSP，主頻150MHz，其 中低16位地址總線和16位數(shù)據(jù)總線一起構(gòu)成了 DSP對(duì)外的并行總線，浮點(diǎn)數(shù)計(jì) 算，標(biāo)準(zhǔn)C語言編程，支持MATLAB與SIMULINK圖形化編程。主要功能根據(jù)通信 以及AD轉(zhuǎn)換模塊得到的值進(jìn)行計(jì)算得到晶閘管觸發(fā)的控制值。FPGA采用ALTERA 公司的EP2C20Q240I8系列大規(guī)?，F(xiàn)場(chǎng)可編程邏輯門陣列，共含18752個(gè)Les, 52 個(gè)M4K RAM塊，采用VHDL語言描述。主要功能是完成對(duì)AD轉(zhuǎn)換模塊、DA轉(zhuǎn)換 模塊的控制，同步電壓檢測(cè)，脈沖觸發(fā)以及與DSP完成數(shù)據(jù)信息的交換。AD轉(zhuǎn) 換模塊分為兩部分，各6路。其中6路進(jìn)入AD公司推出的16位高精度芯片轉(zhuǎn)換 芯片AD7656，由FPGA完成其控制，并將數(shù)據(jù)存于FPGA的雙口 RAM中；另6路 直接進(jìn)入DSP中，由DSP自帶的AD轉(zhuǎn)換功能完成轉(zhuǎn)換，精度為12位。M轉(zhuǎn)換 模塊采用的是TI公司的DAC7554芯片，精度為12位，由FPGA完成其控制，主 要是送出信號(hào)用于外部測(cè)量。CAN總線使用的是DSP內(nèi)部自帶的功能，通信速度 可達(dá)1M，抗干擾能力強(qiáng)。主要是用于各個(gè)功率柜板間的數(shù)據(jù)交換。光纖通信采 用的是安捷倫公司的發(fā)送、接受器，通信速率可達(dá)5MHz。通過在FPGA內(nèi)自定義 的一套通信協(xié)議，完成與勵(lì)磁系統(tǒng)主控的數(shù)據(jù)通信?？垢蓴_性能優(yōu)越。6路光電 隔離數(shù)字量輸入與4路數(shù)字量輸出完成對(duì)外部電路狀態(tài)的輸入與控制。
如圖2所示，為三相同步檢測(cè)電路的結(jié)構(gòu)框圖，包括電壓匹配電路，電壓匹 配電路的輸出端連接運(yùn)放隔離電路的輸入端，運(yùn)放隔離電路的輸出端連接過零翻 轉(zhuǎn)的輸入端，電壓匹配電路雙向連接所述FPGA芯片。
以下簡(jiǎn)述本發(fā)明的實(shí)現(xiàn)原理首先，F(xiàn)PGA讀取來自AD轉(zhuǎn)換模塊的本功率柜 電流大小并存于一個(gè)雙口 RAM中；與此同時(shí)，接收來自主控的控制值， 一并存于 雙口 RAM中；接著，DSP通過并行總線讀取存于雙口 RAM中的信息，并通過CAN
5總線接收其他功率柜發(fā)送的電流大小值；然后，DSP經(jīng)過計(jì)算得到新的控制值， 并通過并行總線將新控制值發(fā)送到FPGA內(nèi)的計(jì)數(shù)器中；最后FPGA根據(jù)三相同步 信號(hào)啟動(dòng)計(jì)數(shù)器，發(fā)出脈沖控制功率柜的晶閘管導(dǎo)通達(dá)到控制電流的目的。
權(quán)利要求
1. 一種基于DSP與FPGA的勵(lì)磁系統(tǒng)智能功率柜調(diào)節(jié)板，包括三相脈沖觸發(fā)電路，其特征在于，三相脈沖觸發(fā)電路連接FPGA芯片，F(xiàn)PGA芯片連接三相同步檢測(cè)電路、DSP芯片、光電隔離數(shù)字量信號(hào)、光纖信號(hào)、DA轉(zhuǎn)換模塊及AD轉(zhuǎn)換模塊，上述連接皆為雙向連接。
2. 如權(quán)利要求1所述的一種基于DSP與FPGA的勵(lì)磁系統(tǒng)智能功率柜調(diào)節(jié)板， 其特征在于，所述三相同步檢測(cè)電路包括電壓匹配電路，電壓匹配電路的輸 出端連接運(yùn)放隔離電路的輸入端，運(yùn)放隔離電路的輸出端連接過零翻轉(zhuǎn)的輸 入端，電壓匹配電路雙向連接所述FPGA芯片。
全文摘要
本發(fā)明提供了一種基于DSP與FPGA的勵(lì)磁系統(tǒng)智能功率柜調(diào)節(jié)板，包括三相脈沖觸發(fā)電路，其特征在于，三相脈沖觸發(fā)電路連接FPGA芯片，F(xiàn)PGA芯片連接三相同步檢測(cè)電路、DSP芯片、光電隔離數(shù)字量信號(hào)、光纖信號(hào)、DA轉(zhuǎn)換模塊、AD轉(zhuǎn)換模塊，上述連接皆為雙向連接。由于采用了上述的技術(shù)方案，本發(fā)明就具有了以下的幾大優(yōu)點(diǎn)高性能的計(jì)算精度和速度；高精度的AD采樣技術(shù)；超快的通信速率；方便而靈活的多功能高集成度硬件設(shè)計(jì)；超強(qiáng)的抗強(qiáng)電磁干擾能力；先進(jìn)的圖形化的編程方式。
文檔編號(hào)H02P9/14GK101459404SQ20081020526
公開日2009年6月17日 申請(qǐng)日期2008年12月30日 優(yōu)先權(quán)日2008年12月30日
發(fā)明者俞高偉, 張林云, 楊鴻鈞 申請(qǐng)人:上海發(fā)電設(shè)備成套設(shè)計(jì)研究院;上海科達(dá)機(jī)電控制有限公司