專利名稱：智能死區(qū)時間控制的制作方法
技術領域：
本發(fā)明涉及轉換器電路，更具體地，涉及用于減少該種電路中高邊場效
應管(FET)與低邊FET的傳導之間的死區(qū)時間的控制電路。
背景技術：
在直流(DC)到直流(DC)的轉換中，根據(jù)轉換器效率來衡量"好的 轉換器"。依照在轉換器中的最低功率損耗來確定效率，該損耗例如開關損 耗和由功率設備開啟電阻所產(chǎn)生的損耗。
同步整流器通常用于降低開關損耗，盡管其控制很復雜。在同步整流器 中，造成功率損耗的主要因素之一是高邊/控制晶體管與低邊/同步晶體管的 控制之間的延遲。
圖1示出了公知的高速同步降壓轉換器電路10。所述電路IO包括開關 級，該開關級具有在開關節(jié)點處耦合的高邊或者控制功率設備Q和低邊或 同步功率設備Q2。所述開關級接收輸入DC電壓VrN并在輸出節(jié)點處提供高 度可控輸出DC電壓VQ。所述電路10具有與所述開關級并聯(lián)的輸入電容器 C,、連接于所述交換節(jié)點與所述輸出節(jié)點之間的輸出電感器L、以及連接于 所述輸出節(jié)點的輸出電容器C2，該輸出節(jié)點具有輸出DC電壓Vo。負載與 所述輸出電容器C2并聯(lián)。
所述功率設備Qi和Q2通常采用脈沖寬度調(diào)制(PWM)來控制開(ON) 和關(OFF),因此，當功率設備Q2關閉時，功率設備Qi在一段給定時間內(nèi) 處于開啟，且當功率設備Q,關閉時，功率設備Q2處于開啟。即使可由便攜
電子設備中的電池供給的V!N隨著時期、溫度、功率需求等因素而變化，仍
然可對脈沖寬調(diào)制進行控制，以維持在輸出節(jié)點處的預定輸出電壓V0。必須謹防功率設備Q,和Q2的同時開啟，這會造成整個所述輸入電路的 短路。因而，如圖2中所示，在功率設備Qi和Q2都關閉的期間總是提供有 某一死區(qū)時間。需要盡可能的減少該死區(qū)時間，最好將該死區(qū)時間減小為零， 以增大電路效率。
先前的用于控制所述死區(qū)時間的嘗試包括圖3中所示出的固定延遲方 法。此處，當功率設備Q,和Q2都關閉時，最佳延遲能夠根據(jù)負載、線路和 功率設備而被改變。該死區(qū)時間無法自我進行調(diào)節(jié)來達到每個給定條件的最 佳延遲。
圖4中示出的自適應控制方法是比所述固定延遲方案更好的控制方案， 但是該自適應控制方法無法根據(jù)負載、線路和溫度的變化來進行自我調(diào)節(jié)。
圖5中示出的預測控制方案對在連接所述功率設備功率設備Q,和Q2的 開關節(jié)點處的電壓Vsw進行監(jiān)控，并持續(xù)調(diào)整該延遲直至達到預定值。在該 方法中，電壓Vsw必須低于對地電壓并與固定電壓進行比較。所述Vsw為負 值，且恰足以為最小功率損耗建立最佳延遲。由于Vsw比較器延遲，該方法 無法實現(xiàn)最佳死區(qū)時間。

發(fā)明內(nèi)容
本發(fā)明的一個目的在于提供改善的解決方法，該解決方法通過將低邊柵 極驅動和開關節(jié)點/高邊柵極驅動邊緣進行比較來為任何類型的整流器/功率 設備提供固定延遲，從而實現(xiàn)最佳死區(qū)時間以降低功率損耗。
本發(fā)明的更進一步的目的在于減少或者消除任何傳導、反向恢復、和/ 或直通損耗(shoot through loss )。
提供了用于降低開關級的同步整流器中的開關損耗的電路，該開關級包 括在開關節(jié)點處耦合的高邊控制晶體管和低邊同步晶體管，所述開關級接收 輸入電壓并在輸出節(jié)點處提供可控輸出電壓。所述電路包括第一電路部分，
該第一電路部分用于感測在所述低邊同步晶體管的柵極接線端處的第一信 號和第一電壓的波形邊緣，以確定所述第一信號的波形邊緣與所述第一電壓
的波形邊緣之間的延遲；所述電路還包括第二電路部分，用于對所述第一信 號和所述第一電壓進行校準，以將所述第一信號的波形邊緣和所述第一電壓 的波形邊緣對齊。
為了更進一步進行優(yōu)化，該電路可被調(diào)整，以具有固定延遲的效果。該 死區(qū)時間控制電路可被用于各種類型的功率開關設備，所述功率開關設備用 于半橋或同步降壓構造中。
本發(fā)明的其它特征和優(yōu)點會在下面參考附圖對本發(fā)明進行的描述中顯 而易見。


圖1是具有開關級的高速同步降壓轉換器電路的電路圖； 圖2是顯示了調(diào)節(jié)圖1中的開關級的晶體管處于開啟和關閉的PWM和 LGD信號的圖形；
圖3是具有開關級和己知的固定延遲方案來控制死區(qū)時間的電路的電路
圖4是具有開關級和使用已知自適應控制方法來控制死區(qū)時間的柵極驅 動電路的電路的電路圖5是具有開關級和使用已知的預測控制方法來控制死區(qū)時間的傳感和 柵極驅動電路的電路的電路圖6是對電壓Vsw和/或高邊晶體管的柵電壓的邊緣延遲與圖1中電路 的LGD信號進行感測和校準的電路的簡化電路圖7是對電壓Vsw和/或高邊晶體管的柵電壓的邊緣延遲與圖1中電路 的LGD信號進行感測和校準的電路的電路圖；以及 圖8是圖7中電路的電路圖，該電路使用電容分壓器來感測具有不同的 電位和/或高壓信號的快速移動邊緣。
具體實施例方式
圖1顯示了輸入到高邊和低邊晶體管Q!和Q2的PWM。到高邊晶體管 Q,的信號被確認為HGD，到低邊晶體管Q2的信號被反相器12反相，并被 確認為LGD，該到低邊晶體管Q2的信號具有圖2中所示的波長。所述高邊 和低邊晶體管Q,和Q2在開關節(jié)點處連接。
圖2示出了與開關節(jié)點處的電壓Vsw的波形和/或信號HGD的波形的上 升和下降邊緣對齊的信號LGD的波形的上升和下降邊緣。
回到圖1中，根據(jù)本發(fā)明，在高速同步降壓轉換器中，低邊晶體管Q2 被非常迅速地開閉，例如，在十億分之一秒內(nèi)，當所述低邊晶體管Q2的柵 極信號與電壓Vsw和/或信號HGD的波形的上升/下降邊緣對齊時，出現(xiàn)最 佳死區(qū)時間。
通過模擬或數(shù)字鎖相環(huán)(PLL)達到所述電壓Vsw和/或所述信號HGD 的波形邊緣與所述信號LGD的波形的同步，從而消除相位誤差。因而，如 圖6中所示，連接到圖1中的電路的PLL電路15，其電壓Vsw和/或信號 HGD的每個邊緣需要一組相位檢測電路。
例如，使用電壓Vsw禾B/或信號HGD的上升邊緣，如果在圖1和圖6中 的信號LGD的波形與電壓Vsw和/或信號HGD的波形之間沒有重迭，所述 電壓Vsw和/或所述信號HGD將被延遲電路11和13調(diào)整，以產(chǎn)生重迭；如 果在圖1和圖6中的信號LGD的波形和電壓Vsw和/或信號HGD的波形之 間有重迭，所述信號LGD、電壓Vsw和/或信號HGD的波形將被調(diào)整，以 不產(chǎn)生重迭。
通過對兩個控制信號，即所述信號LGD和所述電壓Vsw和/或所述信號 HGD的同步整流器控制信號進行監(jiān)控，來除去同步整流器上的傳導或反向 恢復損耗。如圖7中所示，所述兩個信號邊緣首先在電路20的感測延遲部 分被感測，然后在校準部分被校準。首先，在所述感測延遲部分，電壓Vsw 和/或信號HGD與信號LGD被邊緣檢測電路22和24分別進行感測，并通 過任選的感測延遲電路26和28被分別處理，以在延遲控制回路上進行更好 的調(diào)整。
在所述校準部分，邊緣比較電路34和36將來自所述邊緣延遲電路26 和28的信號進行互相比較，然后指示可預置升/降值計數(shù)器電路38和40來 向前/向后調(diào)整計數(shù)器。所述可預置升/降值計數(shù)器電路38接收來自上升范圍 選擇電路42的輸入信號，以及所述可預置升/降值計數(shù)器電路40接收來自下 降范圍選擇電路44的輸入信號。
所述可預置升/降值計數(shù)器電路38和40的N比特計數(shù)器輸出可被預載 以使邊緣調(diào)整操作最小化，所述可預置升/降值計數(shù)器電路38和40的N比 特計數(shù)器輸出被轉發(fā)到上升和下降邊緣DT控制電路46和48。該N比特計 數(shù)器的一個值被解碼，以選擇響應的延遲。電路20繼續(xù)運作，直到所述電 壓Vsw的波形和/或所述信號HGD與所述信號LGE的波形邊緣被對齊。
所述電路20對所述兩個信號進行比較，并根據(jù)所述定時的條件，生成 一個信號以減少或者增加延遲。根據(jù)生成的信號對該延遲進行調(diào)整。在所述 控制信號的上升和下降邊緣上執(zhí)行該操作。另外，可以對該自動校準加上一 個單獨的延遲，來校正任何感測誤差。
該電路20確定不依賴于輸出條件一負載、線路、溫度和/或功率設備的 最佳延遲。該延遲可以在感測波形邊緣時以任意一個延遲來進行調(diào)整。所述 電壓Vsw和/或所述信號HGD無需低于對地電壓來使電路20正常操作。
同步轉換器的快速控制信號感測
圖8中所示的電容分壓器80a和80b具有串聯(lián)連接的或在節(jié)點LGD與
地以及SW/HGD與地之間耦合的電容器CO和Cl，該電容分壓器80a和80b 用于對具有不同電勢的快速移動邊緣進行感測。盡管所述電容分壓器80可 能已被用于很多應用中，而它和同步轉換器一并使用卻是新穎的。在控制回 路中的信號感測的延遲對于很多有賴于時間的控制而言非常關鍵。在所述同 步轉換器的情況下，驅動信號和/或開關節(jié)點電壓的感測對于最優(yōu)化該同步轉 換器的效率和性能而言是非常有用的信息。開關節(jié)點信號向感測節(jié)點的擺幅 可通過使用電阻分壓器或者箝位電路來進行限制。通過限制所述擺幅，消耗 更多功率和/或減慢該感測過程。
使用所述電容分壓器80的優(yōu)點是在速度和DC功率中的損耗。該電容 分壓器80需要在過渡周期被充電。但是， 一旦充電，該電容分壓器80就不 消耗任何功率。在要求恒定DC電流的應用中，并聯(lián)電阻分壓器82a和82b 具有在節(jié)點LGD與地以及SW/HGD與地之間耦合的串聯(lián)電阻RO和Rl，所 述并聯(lián)電阻驅動器82a和82b可以被加在所述電容分壓器上，來保持所述 DC電壓值。
盡管本發(fā)明結合特定實施方式進行描述，但許多其它的變化和改進以及 其它的使用對于本領域技術人員來說是顯而易見的。因此，本發(fā)明并不局限 于此處特定公開的內(nèi)容。
權利要求
1.一種用于降低開關級的同步整流器中的開關損耗的電路，所述開關級包括在開關節(jié)點處耦合的高邊控制晶體管和低邊同步晶體管，所述開關級接收輸入電壓并在輸出節(jié)點處提供可控輸出電壓，所述電路包括第一電路部分，用于感測在所述低邊同步晶體管的柵極接線端處的第一信號和第一電壓的波形邊緣，以確定所述第一信號的波形邊緣與所述第一電壓的波形邊緣之間的延遲；以及第二電路部分，用于校準所述第一信號和所述第一電壓，以使所述第一信號的波形邊緣與所述第一電壓的波形邊緣對齊。
2. 根據(jù)權利要求1所述的電路，該電路進一步包括與所述開關級并聯(lián) 的輸入電容器、在所述開關節(jié)點與所述輸出節(jié)點之間連接的輸出電感器、連 接至具有所述輸出電壓的所述輸出節(jié)點的輸出電容器以及與該輸出電容器并聯(lián)的負載。
3. 根據(jù)權利要求1所述的電路，其中所述電路能夠根據(jù)負載、線路、 溫度和功率設備的改變進行自調(diào)節(jié)。
4. 根據(jù)權利要求l所述的電路，其中所述第一電壓無需低于對地電壓。
5. 根據(jù)權利要求1所述的電路，其中當所述低邊晶體管的柵極信號與 所述第一電壓的波形的上升/下降邊緣對齊時，所述同步整流器以高速操作來 開閉所述低邊晶體管，并出現(xiàn)最佳死區(qū)時間。
6. 根據(jù)權利要求1所述的電路，其中所述第一電路通過最小化所述高 邊晶體管的第一控制信號與所述低邊/同步晶體管的第二控制信號之間的延遲來對齊波形邊緣，從而將所述死區(qū)時間優(yōu)選地減少到零。
7. 根據(jù)權利要求l所述的電路，其中每個邊緣需要一組邊緣檢測電路， 以檢測所述第一電壓的上升和下降邊緣。
8. 根據(jù)權利要求1所述的電路，其中在所述第一信號的波形邊緣與所 述第一電壓的波形邊緣之間沒有重迭的情況下，所述第一信號或所述第一電 壓的波形將被調(diào)整以產(chǎn)生重迭；并且在所述第一信號的波形邊緣與所述第一 電壓的波形邊緣之間有重迭的情況下，所述第一信號或所述第一電壓的波形 將被調(diào)整以不產(chǎn)生重迭。
9. 根據(jù)權利要求l所述的電路，其中所述第一電路部分包括 至少兩個邊緣檢測電路，用于感測所述第一信號和所述第一電壓的波形邊緣；以及至少一個感測延遲電路，用于處理所感測到的波形邊緣。
10. 根據(jù)權利要求9所述的電路，其中所述至少一個感測延遲電路被用 于最優(yōu)化所述第一信號和所述第一電壓的對齊。
11. 根據(jù)權利要求9所述的電路，其中所述第二電路部分包括 至少一個邊緣比較電路，用于比較經(jīng)處理的波形邊緣； 至少一個可預置計數(shù)器電路，具有用于調(diào)整所述波形邊緣的升/降值計數(shù)器；以及上升和下降邊緣范圍選擇控制電路，用于調(diào)整上升和下降波形邊緣。
12. 根據(jù)權利要求ll所述的電路，其中所述升/降值計數(shù)器在每個時鐘/脈沖寬度調(diào)制周期被調(diào)整。
13. 根據(jù)權利要求ll所述的電路，其中所述升/降值計數(shù)器能夠被預載以最小化邊緣調(diào)整。
14. 根據(jù)權利要求ll所述的電路，其中所述升/降值計數(shù)器的值被解碼 以選擇對應延遲或調(diào)整。
15. 根據(jù)權利要求11所述的電路，該電路進一步包括上升和下降邊緣 范圍選擇電路，用于預載升/降值計數(shù)器值以為所述波形邊緣提供設置。
16. 根據(jù)權利要求l所述的電路，其中所述第一電壓是從所述開關節(jié)點 處的電壓和所述高邊晶體管的柵極處的電壓中選擇的。
17. 根據(jù)權利要求l所述的電路，其中所述電路的操作持續(xù)進行，直到 所述第一信號的波形邊緣與所述第一電壓的波形邊緣對齊。
18. 根據(jù)權利要求l所述的電路，該電路進一步包括用于感測快速移動 的波形邊緣的電容分壓器，該電容分壓器在感測節(jié)點處具有耦合在第一節(jié)點 與第二節(jié)點之間的兩個串聯(lián)連接的電容器。
19. 根據(jù)權利要求18所述的電路，該電路進一步包括用于保持直流電 壓值的并聯(lián)電阻分壓器，該并聯(lián)電阻分壓器在感測節(jié)點處具有耦合在第一節(jié) 點與第二節(jié)點之間的串聯(lián)連接的電阻器。
全文摘要
一種用于降低具有開關級的同步整流器中的開關損耗的電路，所述開關級包括在開關節(jié)點處耦合的高邊控制晶體管和低邊同步晶體管，所述開關級接收輸入電壓并在輸出節(jié)點處提供可控輸出電壓。所述電路包括第一電路部分，用于感測在所述低邊同步晶體管的柵極接線端處的第一信號和第一電壓的波形邊緣，以確定所述第一信號的波形邊緣與第一電壓的波形邊緣之間的延遲；以及第二電路部分，用于校準所述第一信號和所述第一電壓，以采用可選的偏移量對第一信號的波形邊緣和該第一電壓的波形邊緣進行對齊，以實現(xiàn)最小功率損耗。
文檔編號H02M3/04GK101345474SQ20081009973
公開日2009年1月14日 申請日期2008年6月2日 優(yōu)先權日2007年6月1日
發(fā)明者J·張, S·K·金, T·瓦卡 申請人:國際整流器公司