專(zhuān)利名稱(chēng)：瞬態(tài)電壓抑制器二極管及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種二極管，特別是涉及一種瞬態(tài)電壓抑制器二極管及其制 造方法。
背景技術(shù)：
隨著人們生活水平的日益提高，消費(fèi)者對(duì)各類(lèi)消費(fèi)電子產(chǎn)品(如手機(jī)，
PDA, MP3，數(shù)碼相機(jī)等)的功能也提出了更高的要求，增加產(chǎn)品功能特性、 減小產(chǎn)品尺寸已成為電子產(chǎn)品的發(fā)展趨勢(shì)。伴隨邇來(lái)的是對(duì)系統(tǒng)集成電路芯 片的要求越來(lái)越高從單一功能的芯片發(fā)展到現(xiàn)在以系統(tǒng)芯片(SystemOn a Chip, SOC)為主流的多功能芯片。同時(shí)消費(fèi)電子產(chǎn)品對(duì)產(chǎn)品功耗有著嚴(yán)格 的限制，使得目前芯片的工作電壓越來(lái)越低，目前以3.3V/2.5V為主。而隨 著多功能芯片的I/O (輸入/輸出)接口增加，工作電壓的降低，芯片抗靜電 的能力也越來(lái)越差(一般僅為2KV)。為提高整個(gè)系統(tǒng)的防靜電/抗浪涌電流能 力，作為用以防靜電/抗浪涌電流的保護(hù)器件，瞬態(tài)電壓抑制器(Transient Voltage Suppressor,簡(jiǎn)稱(chēng)TVS) 二極管已經(jīng)廣泛應(yīng)用在各類(lèi)消費(fèi)電子產(chǎn)品 中，以防止當(dāng)產(chǎn)品系統(tǒng)外部產(chǎn)生瞬態(tài)高壓靜電或瞬態(tài)浪涌電流時(shí)，對(duì)該類(lèi)產(chǎn) 品中的內(nèi)部芯片造成損害，直接影響產(chǎn)品的功能和可靠性。
傳統(tǒng)的TVS 二極管作為壓敏電阻的替代保護(hù)器件，主要應(yīng)用在消費(fèi)內(nèi)電 子產(chǎn)品(如手機(jī)，PDA, MP3，數(shù)碼相機(jī)等)中，與外部相連接的部分或重要 的數(shù)據(jù)端口如鍵盤(pán)、側(cè)鍵、電源線(xiàn)等部分，此類(lèi)部分由于速度較慢，因此對(duì) TVS二極管的電容要求不高， 一般在30pF以上。而目前的高端電子產(chǎn)品都裝 備了高速數(shù)據(jù)接口、高分辨率LCD屏，因此傳統(tǒng)大電容值的TVS二極管已不能滿(mǎn)足高速需求(一般在USB2.0傳輸中，數(shù)據(jù)傳輸速率達(dá)到480Mbps，所以 需要靜電放電(ESD)保護(hù)器件的電容極低，不能大于3pF)，從而影響整個(gè)系 統(tǒng)信號(hào)的完整性要求，必須要開(kāi)發(fā)出新型的超低電容TVS二極管，滿(mǎn)足系統(tǒng) 一方面對(duì)靜電防護(hù)的需求， 一方面又不影響整個(gè)系統(tǒng)信號(hào)的完整性。
普通的TVS二極管制備工藝如圖l所示，其制備工藝如下簡(jiǎn)述首先在 N型濃襯底上注入P+雜質(zhì)或先外延N-形成外延層后再注入P+雜質(zhì)，或在P 型濃襯底上注入N+雜質(zhì)或先外延P-形成外延層后再注入N+雜質(zhì)。機(jī)理是由 其構(gòu)成的PN結(jié)產(chǎn)生齊納擊穿，用以構(gòu)成TVS二極管，但此類(lèi)TVS二極管的 電容值由PN結(jié)截面積和擊穿電壓決定， 一般不小于30pF，而超低電容TVS 器件對(duì)電容值的要求小于3pF，故不能采用此種制備工藝。

發(fā)明內(nèi)容
本發(fā)明要解決的技術(shù)問(wèn)題是為了克服現(xiàn)有技術(shù)中TVS 二極管的電容值過(guò) 高的缺陷，提供一種TVS二極管及其制造方法，該TVS 二極管及其制造方法 具有超低電容值。
本發(fā)明是通過(guò)下述技術(shù)方案來(lái)解決上述技術(shù)問(wèn)題的 一種瞬態(tài)電壓抑制 器二極管，其包括一第一控向二極管、 一第二控向二極管和一齊納二極管， 該第一控向二極管、該第二控向二極管和該齊納二極管并聯(lián)連接，該第一控 向二極管和該第二控向二極管之間設(shè)有一輸入/輸出接口，該第一控向二極 管和該齊納二極管之間設(shè)有一電壓信號(hào)線(xiàn)。
本發(fā)明的另一技術(shù)方案是提供一種瞬態(tài)電壓抑制器二極管的制造方法， 其包括以下步驟
Sl，提供一P型襯底，在該P(yáng)型襯底上形成一硼深擴(kuò)散區(qū)域；
S2，在該P(yáng)型襯底形成多個(gè)N阱；
S3,在該P(yáng)型襯底的上表面淀積一氮化硅層，并形成多個(gè)P型摻雜區(qū)； S4，對(duì)應(yīng)每一P型摻雜區(qū)形成一個(gè)場(chǎng)氧化層，并去除上述的氮化硅層；
6S5，形成多個(gè)硼淺擴(kuò)散區(qū)域，硼淺擴(kuò)散區(qū)域形成在兩個(gè)場(chǎng)氧化層之間；
S6，在硼深擴(kuò)散區(qū)域和N阱中形成多個(gè)磷淺擴(kuò)散區(qū)域；
S7，在該P(yáng)型襯底的上表面淀積一內(nèi)層介電層；
S8，在該內(nèi)層介電層上形成多個(gè)接觸孔；
S9，在該P(yáng)型襯底的上表面淀積一金屬層；
SIO，對(duì)該金屬層進(jìn)行光刻及刻蝕后形成金屬互連線(xiàn)；
Sll，在該P(yáng)型襯底的上表面淀積一鈍化層；
S12，對(duì)該鈍化層進(jìn)行部分光刻及刻蝕。
其中，該第一控向二極管的P結(jié)和該第二控向二極管的N結(jié)連接。 其中，該P(yáng)型襯底的電阻率為5-10 ohm.cm，濃度為1-2E15/cm3 。 其中，該形成硼深擴(kuò)散區(qū)域的步驟Sl包括以下過(guò)程在P型襯底的一
區(qū)域內(nèi)離子注入5-8E14/cm2 、 40KeV的雜質(zhì)硼，然后淀積厚度3000A四乙基
原硅酸鹽氧化層后，再進(jìn)行熱處理推進(jìn)雜質(zhì)硼。
其中，該熱處理?xiàng)l件為在1200° C下通過(guò)氮?dú)獾臈l件下推進(jìn)110-130分鐘。
其中，該N阱的步驟S2包括以下過(guò)程在P型襯底的多個(gè)區(qū)域內(nèi)離子 注入6-8E12/cm2 、 100KeV的雜質(zhì)磷，并進(jìn)行熱處理推進(jìn)N阱。
其中，該熱處理?xiàng)l件為在1200° C時(shí)，先直接干氧氧化30-50分鐘，然 后在通氮?dú)鈼l件下推進(jìn)70-100分鐘。
其中，形成P型摻雜區(qū)的步驟S3包括以下過(guò)程先光刻后形成打開(kāi)區(qū) 域，然后離子注入2-4E13/cm2、 35KeV的雜質(zhì)硼。
其中，該場(chǎng)氧化層的厚度約為9000-10000A。
其中，該形成多個(gè)硼淺擴(kuò)散區(qū)域的步驟S5包括以下過(guò)程離子注入 5-7E15/cm2、 80KeV的雜質(zhì)硼，完成淺摻雜，然后在1050C的條件下推進(jìn)約 30分鐘。
其中，該形成多個(gè)磷淺擴(kuò)散區(qū)域的步驟S6包括以下過(guò)程對(duì)N阱和硼
7深擴(kuò)散區(qū)域進(jìn)行光刻后，離子注入7-9E15/cm2， 65KeV的雜質(zhì)磷，完成淺摻 雜，然后在950C的條件下推進(jìn)約20分鐘。
其中，該內(nèi)層介電層包括厚度為1300A的非摻雜硅玻璃和厚度為6000A 的硼磷硅玻璃。
其中，該淀積內(nèi)層介電層的步驟S7包括以下過(guò)程在400C條件下淀積 非摻雜硅玻璃，時(shí)間為2-4秒；繼續(xù)在400C條件下淀積硼磷硅玻璃，淀積 時(shí)間為10-12秒；再在950° C條件下，濕氧氧化4-5分鐘后，通氮?dú)?0-60 分鐘作平坦化處理。
其中，該金屬層的組成為鈦、氮化鈦和鋁化銅。
其中，該淀積金屬層的步驟S9包括以下過(guò)程先淀積厚度為344A的鈦， 再淀積厚度為700A的氮化鈦，接著再淀積1.5um的鋁化銅，其中銅含量約 為0. 5%。
其中，該淀積鈍化層的步驟S11包括以下過(guò)程用等離子體化學(xué)氣相沉 積的方法先淀積厚度為7000A的二氧化硅，再淀積厚度為5000A的氮化硅。
本發(fā)明的積極進(jìn)步效果在于本發(fā)明采用先進(jìn)的集成電路制造工藝生產(chǎn) 技術(shù)，極大提高了生產(chǎn)過(guò)程中的可控制性；而且，工藝流程簡(jiǎn)單，可以與現(xiàn) 有的CMOS工藝完全兼容；并且，二極管器件性能穩(wěn)定，可實(shí)現(xiàn)大規(guī)模生 產(chǎn)的需求。


圖1為現(xiàn)有技術(shù)中的TVS 二極管的結(jié)構(gòu)示意圖。
圖2為本發(fā)明TVS 二極管的基本電子線(xiàn)路應(yīng)用圖。
圖3為雜質(zhì)硼深擴(kuò)散后的截面圖。
圖4為形成N阱后的截面圖。
圖5為形成P型摻雜區(qū)后的截面圖。
圖6為形成場(chǎng)氧化層后的截面圖。圖7為形成硼淺擴(kuò)散區(qū)域后的截面圖。
圖8為形成磷淺擴(kuò)散區(qū)域后的截面圖。
圖9為淀積內(nèi)層介電層后的截面圖。
圖IO為形成接觸孔后的截面圖。
圖11為淀積金屬層后的截面圖。
圖12為金屬層圖形光刻與刻蝕后的截面圖。
圖13為淀積鈍化層后的截面圖。
圖14為鈍化層光刻和刻蝕后的截面圖。
具體實(shí)施例方式
下面結(jié)合附圖給出本發(fā)明較佳實(shí)施例，以詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案。 圖2為本發(fā)明TVS二極管的基本電子線(xiàn)路應(yīng)用圖。如圖2所示，本發(fā)明 超低電容TVS 二極管器分別包括為小面積、較高擊穿電壓的兩個(gè)控向二極管 -一-第一控向二極管Dl和第二控向二極管D2， 一為反向擊穿電壓6V的齊納 二極管Z,該第一控向二極管D1、該第二控向二極管D2和該齊納二極管Z 并聯(lián)連接，該第一控向二極管Dl和該第二控向二極管D2設(shè)有一 I/O接口 ， 該第一控向二極管Dl的P結(jié)和該第二控向二極管D2的N結(jié)連接，該第一控 向二極管Dl和該齊納二極管Z設(shè)有一電壓信號(hào)線(xiàn)Vcc。當(dāng)正向高壓靜電出現(xiàn) 在I/O接口上時(shí)，第一控向二極管Dl迅速導(dǎo)通，靜電通過(guò)電壓信號(hào)線(xiàn)Vcc 釋放；當(dāng)反向高壓靜電出現(xiàn)在I/0接口上時(shí)，第二控向二極管D2迅速導(dǎo)通， 靜電通過(guò)Gnd信號(hào)線(xiàn)釋放；從而保證系統(tǒng)內(nèi)部芯片不受到浪涌電壓沖擊而損 壞。同時(shí)由于控向二極管D1、 D2的擊穿電壓高，截面積小的特點(diǎn)，使得1/0 端口看到的電容值極低，而不影響數(shù)據(jù)正常傳輸時(shí)的完整性。而齊納二極管 Z是為保護(hù)電源和地之間的靜電釋放。
如圖3-14所示，本發(fā)明TVS 二極管具體的制造方法包括以下步驟 步驟1:如圖3所示，提供一 P型襯底101，其電阻率為5-10 ohm. cm,濃
9度約為卜2E15/cm3;在P型襯底101的一區(qū)域內(nèi)離子注入5-8E14/cm2 、40KeV 的雜質(zhì)硼，然后淀積厚度3000A四乙基原硅酸鹽(tetraethyl orthosilicate, TE0S)氧化層后，再進(jìn)行熱處理推進(jìn)雜質(zhì)硼，形成一硼深擴(kuò)散區(qū)域102，其中 熱處理?xiàng)l件為1200° C下通過(guò)氮?dú)獾臈l件下推進(jìn)110-130分鐘。
步驟2:如圖4所示，在P型襯底101的多個(gè)區(qū)域內(nèi)離子注入6-8E12/cm2 、 100KeV的雜質(zhì)磷，并進(jìn)行熱處理推進(jìn)N阱，形多個(gè)N阱(麗)103，熱處理?xiàng)l件 為在1200° C時(shí)，先直接干氧氧化30-50分鐘，然后在通氮?dú)鈼l件下推進(jìn) 70-100分鐘。
步驟3:如圖5所示，光刻并生長(zhǎng)厚度為410A的氧化層，然后P型襯底 101上表面用低壓化學(xué)氣相淀積(LPCVD)工藝淀積厚度為1500A的氮化硅層 104，再經(jīng)光刻后形成打開(kāi)區(qū)域，并離子注入2-4E13/cm2、 35KeV的雜質(zhì)硼， 形成多個(gè)P型摻雜區(qū)105。
步驟4:如圖6所示，在1000C熱條件下，進(jìn)行場(chǎng)氧化生長(zhǎng)(時(shí)間先為 20-30分鐘干氧氧化，再250-350分鐘濕氧氧化)形成多個(gè)場(chǎng)氧化層106， 每個(gè)場(chǎng)氧化層106對(duì)應(yīng)一 P型摻雜區(qū)105。場(chǎng)氧化層106的厚度約為 9000-10000A，然后再用濕法腐蝕去除步驟3中生長(zhǎng)的氮化硅層104。
步驟5:如圖7所示，離子注入5-7E15/cm2 、 80KeV的雜質(zhì)硼，完成淺摻 雜，然后在1050C的條件下，推進(jìn)約30分鐘，最后形成多個(gè)硼淺擴(kuò)散區(qū)域 107。
步驟6:如圖8所示，對(duì)N阱(NW) 103和硼深擴(kuò)散區(qū)域102進(jìn)行光刻后， 離子注入7-犯15/cm2， 65KeV的雜質(zhì)磷，完成淺摻雜，然后在950C的條件 下，推進(jìn)約20分鐘，最后形成多個(gè)磷淺擴(kuò)散區(qū)域108。
步驟7:如圖9所示，該P(yáng)型襯底的上表面的所有區(qū)域內(nèi)淀積一內(nèi)層介 電層109 (inter-layer dielectric ， ILD)，該內(nèi)層介電層109包括厚度為 1300A的非摻雜硅玻璃(Un-d叩ed Silicate Glass, USG)和厚度為6000A 的硼磷硅玻璃(Boro Phospho Silicate Glass, BPSG)，并對(duì)BPSG進(jìn)行熱
10平坦化(Reflow)，具體過(guò)程為在400C條件下淀積USG、時(shí)間為2-4秒；繼 續(xù)在400C條件下淀積BPSG，淀積時(shí)間為10-12秒；再在950° C條件下，濕 氧氧化4-5分鐘后，通氮?dú)?0-60分鐘作平坦化處理。
步驟8:如圖IO所示，對(duì)內(nèi)層介電層109進(jìn)行光刻及刻蝕，形成多個(gè)接 觸孔110。
步驟9:如圖ll所示，該P(yáng)型襯底的上表面的所有區(qū)域內(nèi)淀積一金屬層 111，該金屬層的組成為鈦(Ti)、氮化鈦(TiN)和鋁化銅(AlCu)，具體過(guò) 程為先淀積厚度為344A的鈦(Ti)，再淀積厚度為700A的氮化鈦(TiN)， 接著再淀積1.5um的鋁化銅(AlCu)，其中銅含量約為0.5%。
步驟10:如圖12所示，對(duì)金屬層111進(jìn)行光刻及刻蝕后形成金屬互連線(xiàn)；
步驟lh如圖13所示，該P(yáng)型襯底的上表面的所有區(qū)域內(nèi)淀積一鈍化 層112，該鈍化層112淀積過(guò)程為用等離子體化學(xué)氣相沉積(PECVD)的 方法先淀積厚度為7000A的二氧化硅，再淀積厚度為5000A的氮化硅。
步驟12:如圖14所示，在部分區(qū)域內(nèi)保留鈍化層，留作封裝接觸用，其 余區(qū)域的鈍化層經(jīng)光刻及刻蝕后被去除，最后部分金屬互連線(xiàn)與電壓信號(hào)線(xiàn) Vcc、 I/O接口連接，其余的金屬互連線(xiàn)接地。從而可知，第一控向二極管 Dl和第二控向二極管D2分別包括一 N阱103、兩氧化層106、 一硼淺擴(kuò)散區(qū) 域107和兩磷淺擴(kuò)散區(qū)域108，該齊納二極管Z包括一硼深擴(kuò)散區(qū)域102、 四氧化層106、兩硼淺擴(kuò)散區(qū)域107和三磷淺擴(kuò)散區(qū)域108。
綜上所述，本發(fā)明在P-襯底上首先專(zhuān)門(mén)注入深的P型雜質(zhì)，齊納二極 管制作在該P(yáng)型雜質(zhì)內(nèi)；再如CMOS工藝一樣形成N阱；控向二極管系列則 分別制作在N阱和P-襯底上，均具有很小的結(jié)電容。每個(gè)有源區(qū)都用標(biāo)準(zhǔn) CMOS工藝的場(chǎng)氧化層隔離，以減少側(cè)向漏電流。本發(fā)明的超低電容TVS器件， 適用于1)能用在新一代手機(jī)上作保護(hù)電路，并滿(mǎn)足USB2.0接口、 LCD和 攝像電路模塊之間數(shù)據(jù)的高速傳送等，通常這些模塊電路要求保護(hù)電路具有 很小的電容，其電容不能大于3PF。 2)使用在筆記本電腦，MP3播放器，及1394，硬盤(pán)ATA等高速數(shù)據(jù)線(xiàn)路中作為1/0保護(hù)。本發(fā)明采用先進(jìn)的集成電 路制造工藝生產(chǎn)技術(shù)，極大提高了生產(chǎn)過(guò)程中的可控制性；而且，工藝流程 簡(jiǎn)單，可以與現(xiàn)有的CMOS工藝完全兼容；并且，二極管器件性能穩(wěn)定， 可實(shí)現(xiàn)大規(guī)模生產(chǎn)的需求。
雖然以上描述了本發(fā)明的具體實(shí)施方式
，但是本領(lǐng)域的技術(shù)人員應(yīng)當(dāng)理 解，這些僅是舉例說(shuō)明，在不背離本發(fā)明的原理和實(shí)質(zhì)的前提下，可以對(duì)這 些實(shí)施方式做出多種變更或修改。因此，本發(fā)明的保護(hù)范圍由所附權(quán)利要求 書(shū)限定。
權(quán)利要求
1、一種瞬態(tài)電壓抑制器二極管，其特征在于，其包括一第一控向二極管、一第二控向二極管和一齊納二極管，該第一控向二極管、該第二控向二極管和該齊納二極管并聯(lián)連接，該第一控向二極管和該第二控向二極管之間設(shè)有一輸入/輸出接口，該第一控向二極管和該齊納二極管之間設(shè)有一電壓信號(hào)線(xiàn)。
2、 如權(quán)利要求1所述的瞬態(tài)電壓抑制器二極管，其特征在于，該第一 控向二極管的P結(jié)和該第二控向二極管的N結(jié)連接。
3、 一種瞬態(tài)電壓抑制器二極管的制造方法，其特征在于，其包括以下Sl，提供一P型襯底，在該P(yáng)型襯底上形成一硼深擴(kuò)散區(qū)域； S2，在該P(yáng)型襯底形成多個(gè)N阱；S3，在該P(yáng)型襯底的上表面淀積一氮化硅層，并形成多個(gè)P型摻雜區(qū)；S4,對(duì)應(yīng)每一P型摻雜區(qū)形成一個(gè)場(chǎng)氧化層，并去除上述的氮化硅層；S5，形成多個(gè)硼淺擴(kuò)散區(qū)域，硼淺擴(kuò)散區(qū)域形成在兩個(gè)場(chǎng)氧化層之間；S6，在硼深擴(kuò)散區(qū)域和N阱中形成多個(gè)磷淺擴(kuò)散區(qū)域；S7，在該P(yáng)型襯底的上表面淀積一內(nèi)層介電層；S8，在該內(nèi)層介電層上形成多個(gè)接觸孔；S9，在該P(yáng)型襯底的上表面淀積一金屬層；S10,對(duì)該金屬層進(jìn)行光刻及刻蝕后形成金屬互連線(xiàn)；Sll，在該P(yáng)型襯底的上表面淀積一鈍化層；S12，對(duì)該鈍化層進(jìn)行部分光刻及刻蝕。
4、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該P(yáng)型襯底的電阻率為5-10 ohm. cm,濃度為1-2E15/cm3 。
5、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該形成硼深擴(kuò)散區(qū)域的步驟Sl包括以下過(guò)程在P型襯底的一區(qū)域內(nèi)離子注入5-8E14/cm2 、 40KeV的雜質(zhì)硼，然后淀積厚度3000A四乙基原硅酸 鹽氧化層后，再進(jìn)行熱處理推進(jìn)雜質(zhì)硼。
6、 如權(quán)利要求5所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該熱處理?xiàng)l件為在1200° C下通過(guò)氮?dú)獾臈l件下推進(jìn)110-130分鐘。
7、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該N阱的步驟S2包括以下過(guò)程在P型襯底的多個(gè)區(qū)域內(nèi)離子注入 6-8E12/cm2、 100KeV的雜質(zhì)磷，并進(jìn)行熱處理推進(jìn)N阱。
8、 如權(quán)利要求7所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該熱處理?xiàng)l件為在1200° C時(shí)，先直接干氧氧化30-50分鐘，然后在通 氮?dú)鈼l件下推進(jìn)70-100分鐘。
9、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該形成P型摻雜區(qū)的步驟S3包括以下過(guò)程先光刻后形成打開(kāi)區(qū)域， 然后離子注入2-4E13/cm2 、 35KeV的雜質(zhì)硼。
10、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該場(chǎng)氧化層的厚度約為9000-10000A。
11、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該形成多個(gè)硼淺擴(kuò)散區(qū)域的步驟S5包括以下過(guò)程離子注入 5-7E15/cm2、 80KeV的雜質(zhì)硼，完成淺摻雜，然后在1050C的條件下推進(jìn)約 30分鐘。
12、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該形成多個(gè)磷淺擴(kuò)散區(qū)域的步驟S6包括以下過(guò)程對(duì)N阱和硼深擴(kuò)散 區(qū)域進(jìn)行光刻后，離子注入7-犯15/cm2， 65KeV的雜質(zhì)磷，完成淺摻雜，然 后在950C的條件下推進(jìn)約20分鐘。
13、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該內(nèi)層介電層包括厚度為1300A的非摻雜硅玻璃和厚度為6000A的硼磷 硅玻璃。
14、 如權(quán)利要求13所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征 在于，該淀積內(nèi)層介電層的步驟S7包括以下過(guò)程在400C條件下淀積非摻 雜硅玻璃，時(shí)間為2-4秒；繼續(xù)在400C條件下淀積硼磷硅玻璃，淀積時(shí)間 為10-12秒；再在950° C條件下，濕氧氧化4-5分鐘后，通氮?dú)?0-60分 鐘作平坦化處理。
15、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該金屬層的組成為鈦、氮化鈦和鋁化銅。
16、 如權(quán)利要求15所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征 在于，該淀積金屬層的步驟S9包括以下過(guò)程先淀積厚度為344A的鈦，再 淀積厚度為700A的氮化鈦，接著再淀積1.5um的鋁化銅，其中銅含量約為 0. 5%。
17、 如權(quán)利要求3所述的瞬態(tài)電壓抑制器二極管的制造方法，其特征在 于，該淀積鈍化層的步驟S11包括以下過(guò)程用等離子體化學(xué)氣相沉積的方 法先淀積厚度為7000A的二氧化硅，再淀積厚度為5000A的氮化硅。
全文摘要
本發(fā)明公開(kāi)了一種瞬態(tài)電壓抑制器二極管及其制造方法，該瞬態(tài)電壓抑制器二極管包括一第一控向二極管、一第二控向二極管和一齊納二極管，該第一控向二極管、該第二控向二極管和該齊納二極管并聯(lián)連接，該第一控向二極管和該第二控向二極管之間設(shè)有一輸入/輸出接口，該第一控向二極管和該齊納二極管之間設(shè)有一電壓信號(hào)線(xiàn)。該瞬態(tài)電壓抑制器二極管具有超低電容值，且性能穩(wěn)定，可實(shí)現(xiàn)大規(guī)模生產(chǎn)的需求。
文檔編號(hào)H02H9/04GK101557103SQ200810035948
公開(kāi)日2009年10月14日 申請(qǐng)日期2008年4月11日 優(yōu)先權(quán)日2008年4月11日
發(fā)明者倪凱彬, 剛 紀(jì), 顧建平 申請(qǐng)人:上海韋爾半導(dǎo)體股份有限公司