專利名稱：驅(qū)動(dòng)器電路和使用該驅(qū)動(dòng)器電路的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及用于驅(qū)動(dòng)N溝道輸出晶體管的驅(qū)動(dòng)器電路和使用這種驅(qū) 動(dòng)器電路的半導(dǎo)體裝置。
背景技術(shù)：
下面列出的專利文獻(xiàn)l公開(kāi)并提出了一種用于向下一級(jí)高電壓操作 裝置提供從低電壓擺幅輸入信號(hào)產(chǎn)生的高電壓擺幅輸出信號(hào)的高電壓驅(qū) 動(dòng)器電路，作為用于驅(qū)動(dòng)輸出晶體管的驅(qū)動(dòng)器電路的相關(guān)現(xiàn)有技術(shù)的示 例，如圖3所示，該高電壓驅(qū)動(dòng)器電路具有高耐壓晶體管對(duì)，由串聯(lián)在 兩個(gè)電源電壓線VDD和GND之間的第一和第二互補(bǔ)高耐壓晶體管M1和 M2形成，第二高耐壓晶體管M2的控制電極連接到輸入端子Vi，第一和 第二高耐壓晶體管Ml和M2之間的節(jié)點(diǎn)連接到輸出端子Vo;連接在高耐 壓晶體管對(duì)的控制電極之間的電容C;連接在電源電壓線VDD和第一高 耐壓晶體管M1的控制電極之間的電壓限制裝置(晶體管M3和M4)，用 于箝制控制電極的電勢(shì)，其中第一高耐壓晶體管M1連接到所述電源電壓 線VDD。專利文獻(xiàn)1: JP-A-H11-68534發(fā)明內(nèi)容本發(fā)明要解決的問(wèn)題確實(shí)，采用上述現(xiàn)有高電壓驅(qū)動(dòng)器電路，可以同時(shí)實(shí)現(xiàn)高速開(kāi)關(guān)和 較低功耗。然而，上述現(xiàn)有技術(shù)是排他性地以采用P溝道場(chǎng)效應(yīng)晶體管作為上 側(cè)(即，VDD側(cè))高耐壓晶體管M1為前提而設(shè)計(jì)的，因此不能應(yīng)用在 用于驅(qū)動(dòng)N溝道場(chǎng)效應(yīng)晶體管的驅(qū)動(dòng)器電路中。 考慮到上面的問(wèn)題，提出了本發(fā)明，本發(fā)明的目的是提供一種驅(qū)動(dòng) 器裝置，其中在驅(qū)動(dòng)N溝道輸出晶體管時(shí)能夠同時(shí)實(shí)現(xiàn)高速開(kāi)關(guān)和較低 功耗，并且提供一種使用這種驅(qū)動(dòng)器裝置的半導(dǎo)體裝置。解決問(wèn)題的手段為了達(dá)到以上目的，根據(jù)本發(fā)明的一個(gè)方面， 一種驅(qū)動(dòng)器電路，包 括開(kāi)關(guān)元件對(duì)，串聯(lián)連接在接地端子和升壓電壓施加端子之間，所述 升壓電壓施加端子上施加有高于電源電壓的升壓電壓；以及箝位元件， 連接在所述開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)與輸出端子之間。所述驅(qū)動(dòng)器電路根 據(jù)從所述幵關(guān)元件對(duì)之間的節(jié)點(diǎn)得到的電壓信號(hào)，驅(qū)動(dòng)連接在所述輸出 端子與施加有電源電壓的電源電壓施加端子之間的N溝道輸出晶體管。 這里，通過(guò)相互并聯(lián)連接電阻和電容形成的電流控制部插入在所述開(kāi)關(guān) 元件對(duì)之間的節(jié)點(diǎn)與所述升壓電壓施加端子之間的電流路徑、以及在所 述開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)與所述接地端子之間的電流路徑中的至少一個(gè) 電流路徑中(第一配置)。根據(jù)本發(fā)明，箝位元件優(yōu)選地是齊納二極管(第二配置)。 根據(jù)本發(fā)明，優(yōu)選地，在具有上述第二配置的驅(qū)動(dòng)器電路中，開(kāi)關(guān) 元件對(duì)包括第一P溝道場(chǎng)效應(yīng)晶體管，其源極與所述升壓電壓施加端 子連接；以及第一N溝道場(chǎng)效應(yīng)晶體管，其源極與所述接地端子連接，并且漏極與所述第一P溝道場(chǎng)效應(yīng)晶體管的漏極連接(第三配置)。根據(jù)本發(fā)明，優(yōu)選地，具有上述第三配置的驅(qū)動(dòng)器電路還包括第 二P溝道場(chǎng)效應(yīng)晶體管，其源極與所述升壓電壓施加端子連接；以及第二N溝道場(chǎng)效應(yīng)晶體管，其源極與所述輸出端子連接，漏極與所述第二P溝道場(chǎng)效應(yīng)晶體管的漏極連接，并且柵極與所述第一p溝道場(chǎng)效應(yīng)晶體管和所述第一N溝道場(chǎng)效應(yīng)晶體管之間的節(jié)點(diǎn)連接。這里，所述驅(qū)動(dòng)器 電路輸出從所述第二P溝道場(chǎng)效應(yīng)晶體管和所述第二N溝道場(chǎng)效應(yīng)晶體 管之間的節(jié)點(diǎn)得到的電壓信號(hào)，作為所述輸出晶體管的柵極信號(hào)(第四 配置)。根據(jù)本發(fā)明的另一方面， 一種半導(dǎo)體裝置具有形成為集成電路的以 上配置1到4中任一種的驅(qū)動(dòng)器電路(第五配置)。
本發(fā)明的有益效果采用本發(fā)明的驅(qū)動(dòng)器電路，可以在驅(qū)動(dòng)N溝道輸出晶體管時(shí)同時(shí)實(shí) 現(xiàn)高速幵關(guān)和較低功耗。


圖l是示出了實(shí)現(xiàn)本發(fā)明的驅(qū)動(dòng)器裝置的電路圖；圖2A是示出了響應(yīng)于控制信號(hào)S1和S2的開(kāi)關(guān)電壓VSW的行為的時(shí) 序圖(無(wú)電容C1和C2);圖2B是示出了響應(yīng)于控制信號(hào)S1和S2的開(kāi)關(guān)電壓VSW的行為的時(shí) 序圖(有電容C1和C2);以及圖3是示出了現(xiàn)有高電壓驅(qū)動(dòng)器電路的示例的電路圖。附圖標(biāo)記列表IC1半導(dǎo)體裝置Pl， P2P溝道場(chǎng)效應(yīng)晶體管Nl， N2N溝道場(chǎng)效應(yīng)晶體管ZD1， ZD2齊納二極管(箝位元件)IL1， IL2電流限制部Rl， R2電阻Cl， C2電容Tl外部端子(上側(cè)柵極控制端子)T2外部端子(輸出端子)T3外部端子(下側(cè)柵極控制端子)QlN溝道場(chǎng)效應(yīng)晶體管(上側(cè)輸出晶體管)Q2N溝道場(chǎng)效應(yīng)晶體管(下側(cè)輸出晶體管)vcc電源電壓VCP升壓電壓
具體實(shí)施例方式
圖l是示出了實(shí)現(xiàn)本發(fā)明的驅(qū)動(dòng)器裝置的電路圖。半導(dǎo)體裝置C1具有形成為集成電路的本發(fā)明的驅(qū)動(dòng)器電路，并且對(duì)連接到外部端子T1到T3的N溝道場(chǎng)效應(yīng)晶體管Q1和Q2(上側(cè)和下側(cè)輸出 晶體管)的互補(bǔ)開(kāi)關(guān)操作進(jìn)行驅(qū)動(dòng)。應(yīng)當(dāng)理解，本說(shuō)明書(shū)中使用的術(shù)語(yǔ)"互補(bǔ)"不僅包括晶體管Q1的導(dǎo) 通/截止和晶體管Q2的導(dǎo)通/截止彼此精確地相反發(fā)生的情況，而且也包 括從防止直通(through)電流的角度使晶體管Ql的導(dǎo)通/截止的發(fā)生相 對(duì)于晶體管Q2的截止有預(yù)定延遲。在半導(dǎo)體裝置IC1中，將下列元件設(shè)置到集成電路中作為本發(fā)明的驅(qū) 動(dòng)器電路的組件P溝道場(chǎng)效應(yīng)晶體管P1和P2， N溝道場(chǎng)效應(yīng)晶體管N1 和N2，齊納二極管ZD1和ZD2 (箝位元件)和電流限制部IL1和IL2。電 流限制部IL1是通過(guò)將電阻R1和電容C1相互并聯(lián)而形成的，電流限制部 IL2是通過(guò)將電阻R2和電容C2相互并聯(lián)而形成的。晶體管P1的源極經(jīng)由電流限制部IL1與升壓電壓VCP施加端子連接， 在升壓電壓VCP施加端子上施加有升壓電壓VCP (其電平為例如40V)。 晶體管N1的源極經(jīng)由電流限制部IL2連接到接地端子。晶體管P1和N1的 漏極相互連接。晶體管P1和N1的柵極都連接到被施加有控制信號(hào)S1的控 制信號(hào)S1施加端子。晶體管P2的源極連接到升壓電壓VCP施加端子。晶體管P2的漏極連 接到外部端子T1 。晶體管P2的柵極連接到被施加有控制信號(hào)S2的控制信 號(hào)S2施加端子。晶體管N2的漏極連接到外部端子T1。晶體管N2的源極 連接到外部端子T2。晶體管N2的柵極連接到晶體管P1和N1之間的節(jié)點(diǎn) A。齊納二極管ZD1的陰極連接到晶體管N2的柵極。齊納二極管ZD1的 陽(yáng)極連接到晶體管N2的源極。齊納二極管ZD2的陰極連接到外部端子 Tl。齊納二極管ZD2的陽(yáng)極連接到外部端子T2。上述的齊納二極管ZD1和ZD2分別將晶體管N2和Q1的柵極一源極 電壓箝制在比晶體管N2和Q1各自的耐壓(典型地，15到20V)低的電平 上(約5到10V)。在半導(dǎo)體裝置IC1的外部，晶體管Q1的漏極連接到被施加有電源電 壓VCC (其電平為例如30V)的電源電壓VCC施加端子。晶體管Q2的、源 極連接到接地端子。晶體管Q1的源極和晶體管Q2的漏極相互連接，兩者 的節(jié)點(diǎn)連接到負(fù)載(未示出)，以作為輸出開(kāi)關(guān)電壓VSW的開(kāi)關(guān)電壓VSW 輸出端子，并且該節(jié)點(diǎn)也連接到外部端子T2。晶體管Q1的柵極連接到外 部端子T1;也就是，從晶體管P2和N2之間的節(jié)點(diǎn)B得到的電壓信號(hào)被饋 送到晶體管Q1，作為晶體管Q1的柵極信號(hào)。晶體管Q2的柵極經(jīng)由外部 端子T3連接到控制信號(hào)S2施加端子。接下來(lái)，將給出如上述配置的驅(qū)動(dòng)器電路的基本操作的詳細(xì)描述。 當(dāng)控制信號(hào)S1變?yōu)楦唠娖綍r(shí)，晶體管P1截止，晶體管N1導(dǎo)通。相應(yīng) 地，節(jié)點(diǎn)A處的電壓降低至低電平，并且晶體管N2截止。另一方面，當(dāng) 控制信號(hào)S2變?yōu)榈碗娖綍r(shí)，晶體管P2導(dǎo)通。相應(yīng)地，節(jié)點(diǎn)B處的電壓升 高至高電平，并且晶體管Q1導(dǎo)通。而且，響應(yīng)于控制信號(hào)S2的電平變?yōu)?低，晶體管Q2截止。結(jié)果，從晶體管Q1和Q2之間節(jié)點(diǎn)得到的開(kāi)關(guān)電壓 VSW升高至高電平。與上述情況相反，當(dāng)控制信號(hào)S1變?yōu)榈碗娖綍r(shí)，晶體管P1導(dǎo)通，晶 體管N1截止。相應(yīng)地，在節(jié)點(diǎn)A處的電壓升高至高電平，并且晶體管N2 導(dǎo)通。另一方面，當(dāng)控制信號(hào)S2變?yōu)楦唠娖綍r(shí)，晶體管P2截止。相應(yīng)地， 在節(jié)點(diǎn)B的電平降低至低電平，并且晶體管Q1截止。而且，響應(yīng)于控制 信號(hào)S2變?yōu)楦唠娖?，晶體管Q2導(dǎo)通。結(jié)果，從晶體管Q1和Q2之間節(jié)點(diǎn) 得到的開(kāi)關(guān)電壓VSW降低至低電平。這樣，本實(shí)施例的驅(qū)動(dòng)器電路根據(jù)控制信號(hào)S1和S2對(duì)晶體管Q1和 Q2的互補(bǔ)開(kāi)關(guān)操作進(jìn)行驅(qū)動(dòng)。接下來(lái)，將給出電流限制部IL1和IL2的功能的詳細(xì)描述。 如己經(jīng)描述的那樣，在本實(shí)施例的驅(qū)動(dòng)器電路中，作為箝位元件的 齊納二極管ZD1和ZD2分別插入在晶體管N2的柵極和源極之間以及晶體 管Q1的柵極和源極之間，以分別保護(hù)晶體管N2和Q1的柵極。這樣可以 將晶體管N2和Q1的柵極一源極電壓限制在等于或低于它們各自耐壓的 電平上，但是同時(shí)，電流流過(guò)路徑il和i2中的每個(gè)路徑而將被浪費(fèi)掉， 這是不便的。更具體地，當(dāng)晶體管Q1導(dǎo)通時(shí)，晶體管N1導(dǎo)通，以使晶體管N2截
止，因此，電流從晶體管Q1開(kāi)始，經(jīng)由齊納二極管ZDl流過(guò)路徑il，到達(dá)晶體管N1，并被浪費(fèi)掉了。另一方面，當(dāng)晶體管Q1截止時(shí)，晶體管P1 導(dǎo)通，相應(yīng)地節(jié)點(diǎn)A處的電平變?yōu)楦唠娖?其接近于升壓電壓VCP)以 導(dǎo)通晶體管N2，因此，發(fā)生齊納二極管ZD1的擊穿，電流從晶體管P1開(kāi) 始，經(jīng)由齊納二極管ZDl流過(guò)路徑i2，到達(dá)晶體管Q2，并被浪費(fèi)掉。特別地，由于晶體管Q1和Q2是高耐壓元件，即使少量的電流泄漏也 可能導(dǎo)致大量的功率損失，而且，當(dāng)這個(gè)驅(qū)動(dòng)器電路應(yīng)用到開(kāi)關(guān)調(diào)整器 (switching regulator)和類似裝置時(shí)，即使少量的電流泄漏也會(huì)對(duì)輸出 電壓有不良影響。為了解決上述的不便，在本實(shí)施例的驅(qū)動(dòng)器電路中，將電流限制部 ILl和IL2分別插入到上述路徑il和i2中。在只插入電阻R1和R2分別作為電流限制部IL1和IL2的情況下，電阻 值設(shè)定得越高，存在于晶體管N2的柵極和源極之間的寄生電容的充電/ 放電時(shí)間越長(zhǎng)；這減慢了晶體管N2的操作，因此，開(kāi)關(guān)電壓VSW對(duì)控制 信號(hào)S1和S2的響應(yīng)也減慢(見(jiàn)圖2A)。如已經(jīng)描述的那樣，電流限制能 力和操作速度之間存在權(quán)衡關(guān)系；如果電阻R1和R2的電阻值設(shè)定得較小 以獲得更高速的開(kāi)關(guān)操作，則將不能完全防止電流的浪費(fèi)。相反地，本實(shí)施例中的驅(qū)動(dòng)器電路具有分別與電阻R1和R2并聯(lián)連接 的電容C1和C2。采用上述并聯(lián)的電容C1和C2，在開(kāi)關(guān)時(shí)段期間(即， 當(dāng)對(duì)電容Cl和C2充電/放電時(shí))，電流流過(guò)電容C1和C2，而在穩(wěn)定時(shí)段期 間(即，在對(duì)電容Cl和C2充電/放電后)，電流流過(guò)電阻R1和R2;因此， 可以將開(kāi)關(guān)時(shí)段期間的電流路徑和穩(wěn)定時(shí)段期間的電流路徑彼此分離。 這種分離的電流路徑的效果是，即使電阻R1和R2的電阻值設(shè)定得較高， 這些高電阻值在開(kāi)關(guān)時(shí)段中也幾乎沒(méi)有影響，因此，開(kāi)關(guān)電壓VSW對(duì)控 制信號(hào)S1和S2的響應(yīng)幾乎不減慢(見(jiàn)圖2B)。因此，通過(guò)本實(shí)施例的驅(qū)動(dòng)器電路，可以在驅(qū)動(dòng)N溝道輸出晶體管Ql時(shí)同時(shí)獲得高速開(kāi)關(guān)和較低功耗。對(duì)于電容C1和C2的電容值，考慮到晶體管N2中存在的寄生電容的 電容值和電路的時(shí)間常數(shù)，可以適當(dāng)?shù)卦O(shè)定電容C1和C2的電容以能夠獲 得需要的開(kāi)關(guān)速度。例如，可以將電容C1和C2的電容設(shè)定為足夠高的電
容值(大約5pF)，以晶體管N1中存在的寄生電容(其電容值低于lpF) 完全充電/放電。對(duì)于電阻R1和R2的電阻值，可以適當(dāng)?shù)貙⑺鼈冊(cè)O(shè)定為足夠高的電阻 (大約100kQ)，以完全防止電流的浪費(fèi)。以上的實(shí)施例針對(duì)將本發(fā)明應(yīng)用到用于驅(qū)動(dòng)半橋(halfbridge)的驅(qū) 動(dòng)器電路的情況，然而這不意味著對(duì)本發(fā)明的應(yīng)用存在任何限制，本發(fā) 明可以應(yīng)用在用于驅(qū)動(dòng)全橋的驅(qū)動(dòng)器電路，或者應(yīng)用在用于驅(qū)動(dòng)構(gòu)成開(kāi) 關(guān)調(diào)整器或類似裝置的單個(gè)輸出晶體管的驅(qū)動(dòng)器電路。本發(fā)明還可以通過(guò)除了以上作為實(shí)施例而專門(mén)描述的方式以外的其 他任何方式實(shí)現(xiàn)，并且允許在任何其精神內(nèi)的變化和修改。例如，以上的實(shí)施例針對(duì)如下配置晶體管N2由從節(jié)點(diǎn)A得到的電 壓信號(hào)驅(qū)動(dòng)，并且通過(guò)由晶體管P2和N2形成的緩沖級(jí)，晶體管Q1由從節(jié) 點(diǎn)B得到的電壓信號(hào)驅(qū)動(dòng)。但是這并不意味著對(duì)本發(fā)明的配置存在任何 限制，晶體管Q1可由從節(jié)點(diǎn)A得到的電壓信號(hào)直接驅(qū)動(dòng)，或者，可以插入多于一個(gè)的上述緩沖級(jí)。上述實(shí)施例針對(duì)晶體管Q1和Q2是從外部連接到半導(dǎo)體裝置IC1的配 置，但是這不意味著對(duì)本發(fā)明的配置存在任何限制，晶體管Q1和Q2可以 結(jié)合在半導(dǎo)體裝置IC1中。N溝道晶體管較優(yōu)地作為晶體管Q1，因?yàn)镹溝道晶體管的元件面積大約是P溝道晶體管元件面積的三分之一，這有利 于將晶體管Q1設(shè)置到集成電路中。以上的實(shí)施例針對(duì)將電流限制部IL1和IL2分別插入在晶體管P1和升 壓電壓VCP施加端子之間以及晶體管N1和接地端子之間的情況，但是這 不意味著對(duì)本發(fā)明的配置存在任何限制，電流限制部IL1和IL2可以分別 插入在節(jié)點(diǎn)A和晶體管P1之間以及節(jié)點(diǎn)A和晶體管N1之間，或者僅插入 電流限制部IL1和IL2中的一個(gè)。根據(jù)以上描述顯而易見(jiàn)，本發(fā)明的技術(shù)范圍覆蓋包括如下所有驅(qū)動(dòng) 器電路包括在升壓電壓VCP施加端子和接地端子之間串聯(lián)連接的開(kāi)關(guān) 元件對(duì)(Pl， Nl)、以及連接在開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)A與輸入端子T2 之間的箝位元件ZD1，并根據(jù)從節(jié)點(diǎn)A得到的電壓信號(hào)，驅(qū)動(dòng)連接在電 源電壓VCC施加端子和輸出端子T2之間的N溝道輸出晶體管Q1，其中將
由并聯(lián)的電阻和電容形成的電流限制部(IL1， IL2)插入到連接節(jié)點(diǎn)A和升壓電壓VCP施加端子的電流路徑以及連接節(jié)點(diǎn)A和接地端子的電流路徑中的至少一個(gè)中。 工業(yè)應(yīng)用本發(fā)明提供一種可應(yīng)用于諸如打印機(jī)等高電壓裝置領(lǐng)域中用于驅(qū)動(dòng)N溝道輸出晶體管的驅(qū)動(dòng)器電路的技術(shù)，這對(duì)于同時(shí)獲得高速開(kāi)關(guān)和較 低功耗是有用的。
權(quán)利要求
1、一種驅(qū)動(dòng)器電路，包括開(kāi)關(guān)元件對(duì)，串聯(lián)連接在接地端子和升壓電壓施加端子之間，所述升壓電壓施加端子上施加有高于電源電壓的升壓電壓；以及箝位元件，連接在所述開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)與輸出端子之間，所述驅(qū)動(dòng)器電路根據(jù)從所述開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)得到的電壓信號(hào)，驅(qū)動(dòng)連接在所述輸出端子與施加有電源電壓的電源電壓施加端子之間的N溝道輸出晶體管，其中通過(guò)相互并聯(lián)連接電阻和電容形成的電流控制部插入在所述開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)與所述升壓電壓施加端子之間的電流路徑、以及在所述開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)與所述接地端子之間的電流路徑中的至少一個(gè)電流路徑中。
2、 根據(jù)權(quán)利要求l所述的驅(qū)動(dòng)器電路，其中所述箝位元件是齊納二極管。
3、 根據(jù)權(quán)利要求2所述的驅(qū)動(dòng)器電路，其中所述開(kāi)關(guān)元件對(duì)包括 第一P溝道場(chǎng)效應(yīng)晶體管，其源極與所述升壓電壓施加端子連接；以 及第一N溝道場(chǎng)效應(yīng)晶體管，其源極與所述接地端子連接，并且其漏 極與所述第一P溝道場(chǎng)效應(yīng)晶體管的漏極連接。
4、 根據(jù)權(quán)利要求3所述的驅(qū)動(dòng)器電路，還包括 第二P溝道場(chǎng)效應(yīng)晶體管，其源極與所述升壓電壓施加端子連接；以及第二N溝道場(chǎng)效應(yīng)晶體管，其源極與所述輸出端子連接，其漏極與所述第二P溝道場(chǎng)效應(yīng)晶體管的漏極連接，并且其柵極與所述第一P 溝道場(chǎng)效應(yīng)晶體管和所述第一N溝道場(chǎng)效應(yīng)晶體管之間的節(jié)點(diǎn)連接，其中所述驅(qū)動(dòng)器電路輸出從所述第二P溝道場(chǎng)效應(yīng)晶體管和所述第二 N溝道場(chǎng)效應(yīng)晶體管之間的節(jié)點(diǎn)得到的電壓信號(hào)，作為所述輸出晶體 管的柵極信號(hào)。
5、 一種半導(dǎo)體裝置，其中根據(jù)權(quán)利要求1到4中任一項(xiàng)所述的驅(qū)動(dòng) 器電路形成為集成電路。
全文摘要
本發(fā)明的驅(qū)動(dòng)器電路包括開(kāi)關(guān)元件對(duì)(P1，N1)，串聯(lián)連接在接地端子和施加有升壓電壓VCP的升壓電壓施加端子之間；和箝位元件ZD1，連接在開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)A和輸出端子T2之間，驅(qū)動(dòng)器電路根據(jù)從開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)A得到的電壓信號(hào)，驅(qū)動(dòng)連接在輸出端子T2和施加有電源電壓VCC的電源電壓VCC施加端子之間的N溝道輸出晶體管Q1。這里，將由相互并聯(lián)的電阻和電容形成的電流控制部(IL1，IL2)插入在開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)A和升壓電壓VCP施加端子之間的電流路徑、以及在開(kāi)關(guān)元件對(duì)之間的節(jié)點(diǎn)A和接地端子之間的電流路徑中的至少一個(gè)中。
文檔編號(hào)H02M1/08GK101401307SQ20078000890
公開(kāi)日2009年4月1日 申請(qǐng)日期2007年11月30日 優(yōu)先權(quán)日2006年12月6日
發(fā)明者柳島大輝 申請(qǐng)人:羅姆股份有限公司