專利名稱：步進(jìn)馬達(dá)驅(qū)動(dòng)電路的制作方法
技術(shù)領(lǐng)域：
本發(fā)明是相關(guān)于一種步進(jìn)馬達(dá)驅(qū)動(dòng)電路，尤指一種用于穩(wěn) 定控制步進(jìn)馬達(dá)的步進(jìn)馬達(dá)驅(qū)動(dòng)電路。
背景技術(shù)：
一般在驅(qū)動(dòng)步進(jìn)馬達(dá)的時(shí)候，通常是使用H橋電路使步進(jìn) 馬達(dá)進(jìn)行不同方向的旋轉(zhuǎn)和停止，如圖l所示，H橋電路l是由 四個(gè)金屬氧化物半導(dǎo)體(MOS; metal oxide semiconductor)所構(gòu) 成，通過第一金屬氧化物半導(dǎo)體11及第三金屬氧化物半導(dǎo)體13 的導(dǎo)通，或是第二金屬氧化物半導(dǎo)體12及第四金屬氧化物半導(dǎo) 體14的導(dǎo)通來控制馬達(dá)15的轉(zhuǎn)動(dòng)方向。在控制金屬氧化物半導(dǎo) 體的導(dǎo)通時(shí)，需要借著輸入電壓至金屬氧化物半導(dǎo)體的柵極來 控制開關(guān)，由于不同的金屬氧化物半導(dǎo)體打開所需要的電壓不 同，因此需要不同的輸出電壓電路來控制，因此每個(gè)金屬氧化 物半導(dǎo)體的柵極都會(huì)連接至一輸出電壓電路，通過輸出電壓電
路所輸出的電壓來控制整個(gè)H橋電路的運(yùn)作，使馬達(dá)轉(zhuǎn)動(dòng)。
而在輸出電壓電路中，通常具有一輸入電壓，若以該輸入 電壓的電壓直接打開金屬氧化物半導(dǎo)體，必須消耗很大的功率，
在效率而言并不合適，因此需要通過該輸出電壓電路將輸入電 壓提升到較適合打開金屬氧化物半導(dǎo)體的程度，以使H橋運(yùn)作。 由于H橋包含了四個(gè)金屬氧化物半導(dǎo)體，每個(gè)金屬氧化物 半導(dǎo)體的柵極均連接至一輸出電壓電路，透過輸出電壓電路輸 出的高電壓打開金屬氧化物半導(dǎo)體，使馬達(dá)運(yùn)作。當(dāng)其中兩個(gè) 金屬氧化物半導(dǎo)體打開時(shí)，另外兩個(gè)金屬氧化物半導(dǎo)體則要關(guān) 閉，如果當(dāng)需要關(guān)閉的金屬氧化物半導(dǎo)體沒有關(guān)閉，或是因?yàn)槁╇姇?huì)電壓不穩(wěn)定的輸出時(shí)，則H橋的錯(cuò)誤運(yùn)作則有可能使馬 達(dá)轉(zhuǎn)動(dòng)的方向錯(cuò)誤，甚至造成馬達(dá)的損害，因此，設(shè)計(jì)一個(gè)良 好的輸出電壓電路成為一個(gè)重要的課題。

發(fā)明內(nèi)容
因此，本發(fā)明的目的之一，在于提供一種步進(jìn)馬達(dá)驅(qū)動(dòng)電
路，其包含 一輸入電壓源組，用以提供一輸入電壓組； 一參 考電壓源，用以提供一參考電壓； 一電壓電平移位單元，用以 將該輸入電壓組其中之一的電平以一特定方式提升至該參考電 壓的電平； 一運(yùn)算單元，用以接受該參考電壓及該輸入電壓組， 并選擇輸出一控制電壓； 一重置電壓源，用以輸出一重置電壓 以控制該運(yùn)算單元進(jìn)行一重置動(dòng)作；及一輸出電壓端，用以接 收該控制電壓并輸出一輸出電壓。
本發(fā)明所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，更包含一穩(wěn)壓?jiǎn)卧?，?以防止該步進(jìn)馬達(dá)驅(qū)動(dòng)電路發(fā)生漏電，該穩(wěn)壓?jiǎn)卧鄠€(gè)電 阻，耦接于該參考電壓源與該電壓電平移位單元之間。
本發(fā)明所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，該輸入電壓組包含一第 一輸入電壓源、 一第二輸入電壓源、第三輸入電壓源及第四輸 入電壓源，分別用以輸入一第一輸入電壓、 一第二輸入電壓、 一第三輸入電壓及一第四輸入電壓，其中該第一及該第二輸入 電壓的電平互為反相，該第三及該第四輸入電壓的電平互為反 相。
本發(fā)明所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，該第 一輸入電壓的電平、 該第二輸入電壓的電平、該第三輸入電壓的電平及該第四輸入
電壓的電平為0V或5V,當(dāng)該第一輸入電壓的電平為5V時(shí)，該 第二輸入電壓的電平為OV,反之當(dāng)該第一輸入電壓的電平為OV 時(shí)，該第二輸入電壓的電平為5V;當(dāng)該第三輸入電壓電平為5V時(shí)，該第四輸入電壓的電平為ov,當(dāng)該第三輸入電壓電平為ov
時(shí)，該第四輸入電壓的電平為5V。
本發(fā)明所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，該電壓電平移位單元包 含八個(gè)p型金屬氧化物半導(dǎo)體以及四個(gè)N型金屬氧化物半導(dǎo)體。
本發(fā)明所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，該運(yùn)算單元包含一或非 邏輯門、 一與非邏輯門和多個(gè)反相器。
本發(fā)明所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，該重置電壓源耦接至該 或非邏輯門、該與非邏輯門及該多個(gè)反相器的控制端。
本發(fā)明所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，防止電路在通電時(shí)產(chǎn)生 的漏電或電位不穩(wěn)的狀況。


圖l為本發(fā)明較佳實(shí)施例的已知H橋電路圖。
圖2為本發(fā)明較佳實(shí)施例的馬達(dá)驅(qū)動(dòng)電路電路圖。
具體實(shí)施例方式
請(qǐng)參考圖2,圖2為本發(fā)明較佳實(shí)施例的馬達(dá)驅(qū)動(dòng)電路電路 圖，如圖2所示，步進(jìn)馬達(dá)驅(qū)動(dòng)電路2包含輸入電壓源組21、重 置電壓源22、參考電壓源23、第一電壓電平移位單元24、第二 電壓電平移位單元25、運(yùn)算單元26、輸出電壓源27、穩(wěn)壓?jiǎn)卧?28以及4妄地端29。
輸入電壓源組21包含第一輸入電壓源211、第二輸入電壓源 212、第三輸入電壓源213及第四輸入電壓源214，分別用以輸入 第一輸入電壓、第二輸入電壓、第三輸入電壓以及第四輸入電 壓，合稱為輸入電壓組。其中輸入電壓組電壓電平為0V或5V, 并且第一輸入電壓與第二輸入電壓的電平互為反相，第三輸入 電壓與第四輸入電壓的電平互為反相。當(dāng)?shù)谝惠斎腚妷旱碾娖綖?V時(shí)，第二輸入電壓的電平為0V,反之當(dāng)?shù)谝惠斎腚妷旱碾?平為0V時(shí)，第二輸入電壓的電平為5V;當(dāng)?shù)谌斎腚妷弘娖綖?5V時(shí)，第四輸入電壓的電平為0V,當(dāng)?shù)谌斎腚妷弘娖綖镺V 時(shí)，第四輸入電壓的電平為5V。
參考電壓源23用以輸入一參考電壓，參考電壓的電平為 24V,參考電壓源23耦接至第 一電壓電平移位單元24及第二電 壓電平移位單元25的一端，第一電壓電平移位單元24及第二電 壓電平移位單元25的另 一端耦接至輸入電壓源組21。
第一電壓電平移位單元24包含第一 PMOS(Metal - Oxide Semiconductor;金屬氧化物半導(dǎo)體)241 、第二PMOS242、第一 麗OS243、第三PMOS244、第四PMOS245以及第二NMOS246。 第二電壓電平移位單元包25含第五PMOS251、第六PMOS252、 第三NMOS253 、第七PMOS254 、第八PMOS255以及第四 NMOS256。且第一電壓電平移位單元24及第二電壓電平移位單 元25合成為電壓電平移位單元。第一PMOS241的源極耦接至參 考電壓源23,漏極耦接至第二PMOS242的漏極，第二PMOS242 的源極耦接置第一NMOS243的漏極，第一NMOS243的源極耦 接至接地端29,柵極耦接至第 一輸入電壓源211;第三PMOS244 的源極耦接至參考電壓源23，漏極耦接至第四PMOS245的漏 極，第四PMOS245的源極耦接至第二NMOS246的漏極，第二 NMOS246的源極耦接至接地端29,柵極耦接至第二輸入電壓源 212;第五PMOS251的源極耦接至參考電壓源23，漏極耦接至 第六PMOS252的漏極，第六PMOS252的源極耦接至第三 NMOS253的漏極，第三NMOS253的源極耦接至接地端29,柵 極耦接至第三輸入電壓源213;第七P M O S 2 5 4的源極耦接至參 考電壓源23,漏極耦接至第八PMOS255的漏極，第八PMOS255 的源極耦接至第四NMOS256的漏極，第四NMOS256的源極耦接至接地端29，柵-極耦接至第四輸入電壓源214。
透過第 一電壓電平移位單元24及第二電壓電平移位單元25 中各個(gè)MOS的作用，第一電壓電平移位單元24可將輸入電壓源 組21其中的第一輸入電壓源211或第二輸入電壓源212其中之一 的電平提升至參電電壓源23的電平；第二電壓電平移位單元25 可將輸入電壓源組21其中的第三輸入電壓源213或第四輸入電 壓源214其中之一的電平提升至參電電壓源23的電平。
重置電壓源22耦接至第二PMOS242、第四PMOS245、第六 PMOS252、第八PMOS255及第九PMOS221的柵極，第九PMOS 的源極耦接至接地端29，漏極耦接至運(yùn)算單元26的控制端。當(dāng) 重置電壓源22輸出重置電壓時(shí)，會(huì)打開第九PMOS221,使運(yùn)算 單元26中的電壓透過第九PMOS221的導(dǎo)通進(jìn)入接地端29完成 重置，并同時(shí)打開第二 PMOS242 、第四PMOS245 、第六 PMOS252、第八PMOS255以進(jìn)行新一次的電壓電平提升動(dòng)作。 運(yùn)算單元26包含或非邏輯門261、與非邏輯門262、第一反 相器263、第二反相器264、第三反相器265、第四反相器266、 第五NMOS267及第十PMOS268，或非邏輯門261的輸入端耦接 至第一PMOS241的漏極、第二PMOS242的漏極和第五PMOS251 的漏極、第六PMOS252的漏極，輸出端耦接至第一反相器263 的輸入端；與非邏輯門262的輸入端耦接至第三PMOS244的漏 極、第四PMOS245的漏極和第五PMOS251的漏極、第六 PMOS252的漏極，輸出端耦接至第二反相器264的輸入端，第 一反相器263的輸出端耦接至第三反相器265的輸入端，第三反 相器265的輸出端耦接至第五NMOS267的柵極，第二反相器264 的輸出端耦接至第四反相器266的輸入端，第四反相器266的輸 出端耦接至第十PMOS268的柵極。運(yùn)算單元26用以從所接收的 電壓中選擇輸出控制電壓。輸出電壓端27耦接至第十PMOS268及第五NMOS267的漏 極，用以接收控制電壓并輸出輸出電壓，以控制圖1中H橋電路 中的金屬氧化物半導(dǎo)體打開或關(guān)閉。
在一般的情況下，當(dāng)步進(jìn)馬達(dá)驅(qū)動(dòng)電路2通電時(shí)，運(yùn)算單元 26輸入端的電壓會(huì)因?yàn)橥蝗坏耐姸环€(wěn)定，如果不穩(wěn)定的電 壓過大，可能會(huì)使非預(yù)設(shè)的電壓值通過運(yùn)算單元，造成整個(gè)電 壓電平移位電路輸出不正常的電壓，使得系統(tǒng)運(yùn)作異常。穩(wěn)壓 單元28包含第一電阻281、第二電阻282、第三電阻283及第四電 阻284,第一電阻281耦接于參考電壓源23與第一PMOS241的柵 極之間，第二電阻282耦接于參考電壓源23與第三PMOS244的 柵極之間，第三電阻283耦接于參考電壓源23與第五PMOS251 的柵極之間，第四電阻284耦接于參考電壓源23與第七 PMOS254的柵極之間。其中穩(wěn)壓?jiǎn)卧?8可在馬達(dá)驅(qū)動(dòng)電路2通 電時(shí)，將運(yùn)算單元26輸入端的電壓值固定在與參考電壓值相同 的電平，以防止發(fā)生電壓電平異常及漏電造成的系統(tǒng)異常。
如上所述，本發(fā)明的馬達(dá)驅(qū)動(dòng)電路可以有效達(dá)成驅(qū)動(dòng)馬達(dá) 的功效，透過第 一輸入電壓源211及第二輸入電壓源212決定驅(qū) 動(dòng)電路的運(yùn)作與否，再利用第一電壓電平移位單元24、第二電 壓電平移位單元25將輸入電壓提升至參考電壓的電平，并且具 有穩(wěn)壓?jiǎn)卧苑乐闺娐吩谕姇r(shí)產(chǎn)生的漏電或電位不穩(wěn)的狀 況，還包含重置電壓源22使運(yùn)算單元26中留下的電壓不會(huì)造成 系統(tǒng)異常，可以有效解決在已知技術(shù)中可能發(fā)生的情況，因此 本發(fā)明極具價(jià)值。
以上所述僅為本發(fā)明較佳實(shí)施例，然其并非用以限定本發(fā) 明的范圍，任何熟悉本項(xiàng)技術(shù)的人員，在不脫離本發(fā)明的精神 和范圍內(nèi)，可在此基礎(chǔ)上做進(jìn)一步的改進(jìn)和變化，因此本發(fā)明 的保護(hù)范圍當(dāng)以本申請(qǐng)的權(quán)利要求書所界定的范圍為準(zhǔn)。附圖中符號(hào)的簡(jiǎn)單說明如下 1: H橋電路
11:第一金屬氧化物半導(dǎo)體
12:第二金屬氧化物半導(dǎo)體
13:第三金屬氧化物半導(dǎo)體
14:第四金屬氧化物半導(dǎo)體
15:馬達(dá)
2:馬達(dá)驅(qū)動(dòng)電i 各
21: Mr入電壓源組
211:第一輸入電壓源
212:第二輸入電壓源
22:重置電壓源
213:第三輸入電壓源
214:第四輸入電壓源
23:參考電壓源
24:第一電壓電平移位單元
241:第一PMOS
242:第二PMOS
243:第一NMOS
244:第三PMOS
245:第四PMOS246:第二NMOS
25:第二電壓電平移位單元 251:第五PMOS 252:第六PMOS 253:第三NMOS 254:第七PMOS255:第八PMOS
256:第四NMOS
26:運(yùn)算單元
261:或非邏輯門
262:與非邏輯門
263:第一反相器
264-第二反相器
265第三反相器
266第四反相器
267第五NMOS
268第十PNMOS
27:專lr出電壓端
28:穩(wěn)壓?jiǎn)卧?br> 281:第一電阻
282第二電阻
283第三電阻
284第四電阻
29:接地端
221第九PMOS
權(quán)利要求
1.一種步進(jìn)馬達(dá)驅(qū)動(dòng)電路，其特征在于，該步進(jìn)馬達(dá)驅(qū)動(dòng)電路包含一輸入電壓源組，用以提供一輸入電壓組；一參考電壓源，用以提供一參考電壓；一電壓電平移位單元，用以將該輸入電壓組其中之一的電平以一特定方式提升至該參考電壓的電平；一運(yùn)算單元，用以接受該參考電壓及該輸入電壓組，并運(yùn)算后輸出一控制電壓；一重置電壓源，用以輸出一重置電壓以控制該運(yùn)算單元進(jìn)行一重置動(dòng)作；及一輸出電壓端，用以接收該控制電壓并輸出一輸出電壓。
2. 根據(jù)權(quán)利要求l所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，其特征在于， 更包含一穩(wěn)壓?jiǎn)卧?，用以防止該步進(jìn)馬達(dá)驅(qū)動(dòng)電3各發(fā)生漏電， 該穩(wěn)壓?jiǎn)卧鄠€(gè)電阻，耦接于該參考電壓源與該電壓電平 移位單元之間。
3. 根據(jù)權(quán)利要求l所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，其特征在于， 該輸入電壓組包含一第一輸入電壓源、 一第二輸入電壓源、第 三輸入電壓源及第四輸入電壓源，分別用以輸入一第一輸入電 壓、 一第二輸入電壓、 一第三輸入電壓及一第四輸入電壓，其中該第一輸入電壓的電平及該第二輸入電壓的電平互為反相， 該第三輸入電壓的電平及該第四輸入電壓的電平互為反相。
4. 根據(jù)權(quán)利要求3所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，其特征在于， 該第一輸入電壓的電平、該第二輸入電壓的電平、該第三輸入 電壓的電平及該第四輸入電壓的電平為0V或5V，當(dāng)該第 一輸入 電壓的電平為5V時(shí)，該第二輸入電壓的電平為0V,反之當(dāng)該第 一輸入電壓的電平為0V時(shí)，該第二輸入電壓的電平為5V;當(dāng)該 第三輸入電壓電平為5V時(shí)，該第四輸入電壓的電平為0V,當(dāng)該第三輸入電壓電平為OV時(shí)，該第四輸入電壓的電平為5V。
5. 根據(jù)權(quán)利要求l所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，其特征在于， 該電壓電平移位單元包含八個(gè)P型金屬氧化物半導(dǎo)體以及四個(gè) N型金屬氧化物半導(dǎo)體。
6. 根據(jù)權(quán)利要求l所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，其特征在于， 該運(yùn)算單元包含一或非邏輯門、 一與非邏輯門和多個(gè)反相器。
7. 根據(jù)權(quán)利要求6所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，其特征在于， 該重置電壓源耦接至該或非邏輯門、該與非邏輯門及該多個(gè)反 相器的控制端。
全文摘要
本發(fā)明為一種步進(jìn)馬達(dá)驅(qū)動(dòng)電路，其包含一輸入電壓源組，用以提供一輸入電壓組；一參考電壓源，用以提供一參考電壓；一電壓電平移位單元，用以將該輸入電壓組其中之一的電平以一特定方式提升至該參考電壓的電平；一運(yùn)算單元，用以接受該參考電壓及該輸入電壓組，并選擇輸出一控制電壓；一重置電壓源，用以輸出一重置電壓以控制該運(yùn)算單元進(jìn)行一重置動(dòng)作；及一輸出電壓端，用以接收該控制電壓并輸出一輸出電壓。本發(fā)明所述的步進(jìn)馬達(dá)驅(qū)動(dòng)電路，防止電路在通電時(shí)產(chǎn)生的漏電或電位不穩(wěn)的狀況。
文檔編號(hào)H02P8/20GK101309064SQ20071010706
公開日2008年11月19日 申請(qǐng)日期2007年5月18日 優(yōu)先權(quán)日2007年5月18日
發(fā)明者郭榮彥 申請(qǐng)人:普誠(chéng)科技股份有限公司