專利名稱：低聲頻噪聲電源控制器及其方法
技術領域：
一般地說，本發(fā)明涉及一種電子器件，更具體地說，涉及一種形成半導體器件的方法和結構。
背景技術：
在過去，各種各樣的方法和電路用于實施開關電源。為了使功耗最小，一些實施方案以低頻切換功率晶體管或者可以以較短的脈沖串接通或切斷功率晶體管。使功耗最小化的一種實施方案公開在2001年6月26日授予給Dong-Yong等人的美國專利號6,252,783中。
這種實施方案的一個問題是聲頻噪聲。在功率晶體管的開關頻率減小時，它通常在聲頻范圍中產生噪聲。聲頻噪聲通常是比較討厭并且成為電源的用戶的麻煩。
因此，理想的是提供一種減小了功耗并且聲頻噪聲最小的開關電源。


附圖1所示根據本發(fā)明的電源系統(tǒng)的一種實施例的一部分的示意圖；附圖2所示為根據本發(fā)明的附圖1的電源系統(tǒng)的一部分的電源控制器的一部分的實施例的示意圖；附圖3所示為根據本發(fā)明的附圖2的電源控制器的一部分的實施例的示意圖；附圖4所示為根據本發(fā)明的附圖2的電源控制器的信號和操作序列的一部分的時序圖的曲線圖；附圖5所示為根據本發(fā)明的附圖2的電源控制器的另一部分的實施例的示意圖；附圖6所示為根據本發(fā)明形成的附圖2的電源控制器的半導體管芯的實施例的一部分的放大視圖。
為了使說明清楚簡潔，在附圖中的元件不必按比例，并且在不同的附圖中相同的參考標號表示相同的元件。此外，為了使描述簡潔，省去了對十分公知的步驟和元件的詳細描述。
具體實施例方式
附圖1所示為電源系統(tǒng)10的一部分的實施例的示意圖，電源系統(tǒng)10包括在控制器11和系統(tǒng)10的操作過程中使聲頻噪聲最小的電源控制器11。控制器11接收在電壓輸入12和電壓返回13之間的功率，而系統(tǒng)10在輸出14上提供輸出電壓。應用到輸入12的電壓通常是整流的AC電壓比如整流的家用電源電壓。其它的部件通常外部連接到控制器11以給系統(tǒng)10提供所需的功能。例如，能量存儲電感器21、能量存儲電容器22、上輸出晶體管18和下輸出晶體管19通常外部連接到控制器11?？刂破?1的輸出16和17分別連接到晶體管18和19。晶體管18和19通常是在輸入12和返回13之間串聯(lián)連接的開關功率晶體管，并且在晶體管18和19的串聯(lián)連接上具有開關節(jié)點27。通常包括反饋電阻器24和25的反饋網絡23外部連接到控制器11。電阻器24和25通常串聯(lián)連接在輸出14和返回13之間，并且在電阻器24和25之間的串聯(lián)連接上具有反饋節(jié)點26。反饋信號(FB)形成在反饋節(jié)點26上。示出了晶體管18和19、電感器21、電容器22和電阻器24和25以幫助描述控制器11的操作。在大多數實施例中，網絡23、晶體管18和19、電感器21、電容器22和電阻器24和25都外部連接到在其上形成了控制器11的半導體管芯。典型地，除了輸出電壓之外，負載15連接在輸出14和返回13之間以從系統(tǒng)10接收負載電流。
控制器11的開關部分提供了對本領域普通技術人員十分公知的典型開關電源操作特征。開關部分包括在振蕩器32的輸出上提供時鐘(Clock)信號的振蕩器32、接收Clock信號并將用于提供開關信號的電壓斜坡信號提供給晶體管18和19的斜坡發(fā)生器31、斜坡比較器51和除了用于驅動晶體管18和19的驅動器之外還提供典型的開關電源控制器的邏輯功能的邏輯和驅動器塊52。塊52從發(fā)生器31接收斜坡電壓并以驅動脈沖驅動晶體管18和19以在輸出14上形成輸出電壓。塊52具有連接到輸出16和17以驅動晶體管18和19的輸出。本領域普通技術人員會理解塊52可以包括各種其它公知的部件和功能比如欠電壓保護、過電流保護、軟啟動和各種其它十分公知的功能。
除了開關部分之外，控制器11也包括采樣保持塊36、誤差放大器34、零交叉檢測器53、邏輯和濾波塊54、電源接通復位(POR)電路或電源接通復位(POR)35、過壓比較器49、滾回(rollback)控制塊56和模式改變比較器50?？刂破?1的參考發(fā)生器或參考33提供由控制器11的不同部分使用的四個不同的參考電壓，標識為Vref1、Vref2、Vref3和Vref4?？刂破?1從在控制器11的反饋輸入29上的節(jié)點26接收反饋信號。誤差放大器34在倒相輸入上接收反饋信號，在非倒相輸入上接收Vref1電壓，以及在連接到節(jié)點43的放大器34的輸出上相應地產生可變誤差電壓。補償網絡或COMP37可以連接在輸入29和放大器34的輸出之間以便提供對反饋信號的補償。這種補償網絡對于本領域普通技術人員是十分公知的。電源接通復位35被形成為從輸入12接收輸入電壓并相應地提供指示在輸入12上的輸入電壓為低和控制器11應該復位的電源接通復位(POR)信號。在輸入電壓為低時POR信號是邏輯零。
控制器11被形成為以在此稱為正常操作模式和輕負載模式的兩種不同的模式操作。在正常操作模式中，控制器11的開關部分給晶體管18和19提供周期性驅動脈沖。一般以通過振蕩器32產生的Clock信號的頻率產生驅動脈沖。因此，Clock信號的每個周期是驅動脈沖可能發(fā)生的時間間隙。在某些實施例中，時間間隙可以是Clock信號的多個周期。在輕負載的條件下，提供給負載15的輸出電流可以很小。在這種情況下，理想的是減小給晶體管18和19的驅動脈沖數量以便改善系統(tǒng)10的效率?？刂破?1被形成為檢測這種輕負載狀態(tài)并改變系統(tǒng)10的操作模式。在負載電流減小到第一值時發(fā)生輕負載狀態(tài)。在輕負載模式下，滾回控制塊56防止邏輯和驅動器塊52產生給晶體管18和19的一些驅動脈沖。所省去的驅動脈沖被選擇以使通過控制器11產生的聲頻噪聲量最小。在輕負載模式過程中省去一些驅動脈沖可以使輸出電壓降低?？刂破?1被形成為，如果在輸出14上的輸出電壓減小到有損于負載15的操作的值則從輕負載模式復位。這個值被稱為模式改變電壓值或者模式改變電壓。在輸出電壓降低到模式改變電壓時，比較器50的輸出變高，指示控制器11應該從輕負載狀態(tài)復位并進入正常操作模式。因此，比較器50的輸出用作模式改變信號。為了形成模式改變信號，比較器50具有連接成從參考33接收Vref3的非倒相輸入和具有連接到輸入29以接收反饋信號的倒相輸入。Vref3信號被形成為表示模式改變電壓。比較器50的輸出連接到邏輯和濾波塊54的輸入。
零交叉檢測器53與邏輯和濾波塊54被形成為檢測輕負載狀態(tài)，并提供指示當前存在輕負載狀態(tài)的輕負載鎖存(LLL)信號。在每次通過電感器21的電流反向時檢測器53產生零交叉檢測信號。檢測器53具有耦合到開關節(jié)點27以便檢測零交叉的輸入和提供零交叉檢測的信號的輸出。在晶體管19啟動的同時在節(jié)點27相對于返回13每次變?yōu)檎龝r，檢測器53產生零交叉檢測信號。塊52被形成為在檢測到零交叉時驅動輸出17變低并切斷晶體管19。這個操作極大地減小了反向電感器電流。這種零交叉檢測器對于本領域普通技術人員來說是十分公知的。在塊54連續(xù)地接收所需數量的零交叉檢測信號而不通過比較器50或塊56復位時，塊54產生輕負載鎖存(LLL)信號。在優(yōu)選實施例中，邏輯和濾波塊54在產生LLL信號之前接收8個連續(xù)的零交叉檢測信號。8個連續(xù)的零交叉檢測到負載電流已經降低到第一值并且存在輕負載狀態(tài)。8個交叉被選擇以提供足夠的抗噪性以確保所檢測到的電流改變不是瞬變性，而是通過負載15所要求的電流改變。
滾回控制塊56接收LLL信號并在間隔輸出上周期性地提供間隔(Bank)信號，該間隔信號防止邏輯和驅動器塊52產生到晶體管18和19的驅動脈沖。塊56也從振蕩器32接收Clock信號，從電源接通復位35接收電源接通復位(POR)信號、在Vref2輸入上的Vref2信號和在FB輸入上的反饋(FB)信號。塊56產生間隔信號、用于啟動采樣保持塊36以采樣放大器34的輸出的采樣信號和輕負載鎖存復位(LLLR)信號。LLLR信號指示輕負載模式應該復位并且控制器11應該切換到正常操作模式。邏輯和濾波器塊54接收LLLR信號并對LLL信號求反以從在輕負載模式下的操作中取消控制器11和塊56。
采樣保持塊36被形成為對于兩種操作模式改變提供給斜坡比較器51的誤差信號。在正常的操作模式中，采樣保持塊36從放大器34的輸出將變化的誤差電壓提供給誤差節(jié)點44和斜坡比較器51作為誤差信號。塊36也采樣在節(jié)點43上的變化的誤差電壓值并存儲變化的誤差電壓值。在輕負載模式下，采樣保持塊36將采樣的誤差電壓提供給節(jié)點44和斜坡比較器51作為誤差電壓。采樣保持塊36包括存儲電容器38、第一開關39、第二開關40、第三開關41、第四開關45、第五開關46、第六開關30和第七開關47，這些開關用于將放大器34的輸出連接到比較器51的輸入或斷開它。在正常的操作模式中，開關39、46和47打開，而開關30、40和45關閉，因此在節(jié)點43上的誤差電壓連接到比較器51的倒相輸入。開關41在來自振蕩器32的時鐘的每個上升邊緣上在正常操作模式中穩(wěn)定由在采樣邏輯塊或采樣邏輯42中的單觸發(fā)器(one shot)140所確定的較短時間。這允許在節(jié)點43上的誤差電壓存儲在電容器38中。在輕負載模式中，開關39、46和47關閉，而開關30、40、41和45打開，因此放大器34與比較器51的輸入斷開，并且在電容器38上的采樣的誤差電壓連接到比較器51的倒相輸入。也是在這個輕負載結構中，開關30將反饋網絡23與誤差放大器34的負輸入斷開，開關39以單元增益反饋限制誤差放大器34，開關40將Vref1與誤差放大器34的正輸入斷開，以及開關47將比較器51的輸入限制到誤差放大器34的正輸入。誤差放大器34的這個輕負載模式結構使在節(jié)點43上的電壓的變化最小化。開關30、39、40、41、45、46和47通常是本領域普通技術人員十分公知的MOS傳輸門。采樣邏輯42包括單觸發(fā)器140、NAND門141-144和反向器145-147。在輕負載模式中，LLL信號是邏輯1或更大。這在反向器146的輸出和NAND門142的輸入上強制邏輯零或低電平。在NAND門142的輸入上的零迫使它的輸出為高狀態(tài)或者邏輯1。在采樣信號是邏輯零或低時，反向器145的輸出為高，使NAND門144的輸出變低并且反向器147的輸出變高。低采樣信號也使NAND門141的輸出變高。由于NAND門142的輸出也為高，因此NAND門143的輸出變低。在反向器147的輸出變高時，開關39、47和46關閉，而開關40、45和30打開。在NAND門143的輸出為低時，開關41關閉。在反向器147的輸出為邏輯零或低時，開關39、47和46打開，而開關40、45和30關閉。在采樣信號為低時，采樣的誤差電壓仍然保持基本恒定的值，因此在比較器51的輸出上的信號的占空比和輸送給晶體管18和19的脈沖的占空比在每組驅動脈沖中仍然保持基本恒定。從下文可以看出，采樣信號變高，因此采樣的誤差電壓可以被調節(jié)到更精確地反映在輸出14上的輸出電壓的值。
在控制器11在輕負載模式下操作時，控制器11實施驅動脈沖算法以改善系統(tǒng)10的效率并基本消除聲頻噪聲。作為驅動脈沖算法的一部分，塊56將其間控制器11驅動晶體管18和19的時間間隙組織或分組為包含所需數量的時間間隙的一組或集合。每個時間間隙對應于控制器11的開關部分使用它以產生用于晶體管18和19的每個驅動脈沖的時間間隙。這個時間間隙通常對應于來自振蕩器32的Clock信號的一個周期。作為驅動脈沖算法的另一部分，在每個時間間隙中，塊52使用通過塊56產生的間隔信號以刪除或抑制特定的時間間隙的驅動脈沖。如果維持間隔信號，則控制器11不給晶體管18和19提供驅動脈沖，因此，刪除或省去該驅動脈沖。對于在控制器11已經發(fā)布第一組時間間隙之后的隨后的每個時間間隙組，塊56增加間隔信號的數量。因此，對于隨后的每個時間間隙組，塊56控制控制器11以省去或刪除附加的驅動脈沖。對于每個連續(xù)的時間間隙組，刪除附加的驅動脈沖的這個序列繼續(xù)直到輸出電壓降低到滾回值。滾回值通常比模式改變值更接近所需的輸出電壓值。因此，模式改變電壓值小于滾回電壓值。在優(yōu)選的實施例中，該滾回值表示在所需的輸出電壓降低一個百分點(1％)，而模式改變值表示所需的輸出電壓降低三個百分點(3％)。如果輸出電壓降低到滾回值，則塊56滾回脈沖消除算法并重新插入從先前的時間間隙組中消除的最后驅動脈沖。注意，在輸出電壓降低到滾回值時，塊36也對誤差電壓的再采樣進行初始化，如下文更加詳細地解釋。只要輸出電壓小于或等于滾回值(但大于模式改變電壓)，則對于每個連續(xù)的時間間隙組，通過重新插入一個先前的驅動脈沖，塊56繼續(xù)滾回該算法，直到塊56已經插入了除了一個以外的全部驅動脈沖或者直到輸出電壓上升到滾回值之上。如果輸出電壓上升到滾回值之上，則塊56繼續(xù)從每個連續(xù)的時間間隙組中消除一個驅動脈沖的算法序列。如果輸出電壓保持等于或小于滾回電壓并且塊56已經重新插入了除了一個以外的全部驅動脈沖，則塊56繼續(xù)抑制該一個驅動脈沖直到這個序列重復被稱為重復次數的次數。一旦這個序列重復等于重復次數的次數，則塊56維持使塊54復位的LLLR信號，這個信號使輕負載鎖存(LLL)信號求反，由此將控制器11切換到正常操作模式。
如下文更詳細地描述，只要輸出電壓降低到滾回值或者模式改變值或之下，則采樣信號變高以允許誤差電壓可調節(jié)或者再采樣并存儲在電容器38中。在采樣信號變高的同時，暫停該算法并且操作切換到正常模式。在采樣信號一旦再次變低時該算法從暫停點繼續(xù)。
附圖2示意性地示出了實施用于塊56的上文描述的操作序列的優(yōu)選功能塊附圖實施例。操作序列可以通過其它的塊圖和電路實施，只要實施所描述的操作序列。在這個優(yōu)選的實施例中，塊56將時間間隙分成16的組。也是在這個優(yōu)選實施例中，塊56以16的組中的第16個時間間隙開始清除驅動脈沖并下計數，清除偶數編號的驅動脈沖和剩下奇數編號的驅動脈沖以驅動晶體管18和19。每隔一個清除一個驅動脈沖，剩下在通過時間間隙組表示的周期上間隔開的一些驅動脈沖，由此在控制器11的輕負載模式中使聲頻噪聲最小化。此外，在優(yōu)選實施例中，重復次數被選擇為3，以便在發(fā)生電流瞬變時確?？刂破?1能夠快速地退出輕負載模式并返回到正常操作模式。
塊56包括同步計數器57、偶數上/下計數器或偶數計數器59、進位(skip)計數器58、數字比較器61、輕負載(LL)復位或LL復位塊62、間隔邏輯塊63和采樣控制塊110。同步計數器57是用于將時間間隙分為十六(16)的組的同步四(4)位翻轉計數器。同步計數器57從反向器66的輸出接收倒相的時鐘信號，并在Clock信號的負邊緣(對應于CLK信號的負邊緣)上從零到15連續(xù)地計數以形成16的組。決56的所有其它存儲元件(包括塊63的存儲元件)在Clock信號的正邊緣(對應于CLK信號的正邊緣)上工作。計數器57的輸出是表示在計數器57內的四個元件的狀態(tài)的4位信號。計數器57的輸出連接到塊63的四個CNT輸入和比較器61的四個B輸入。偶數計數器59和進位計數器58都用于識別將從其中刪除驅動脈沖的16個時間間隙的特定的時間間隙。計數器59是僅對偶數計數的4位同步偶數上/下計數器。計數器59從在計數器59的時鐘一(C1)輸入上的間隔邏輯塊63接收時鐘信號。計數器59也從控制計數器59的上或下計數方向的塊63中接收上計數控制輸入。計數器59的輸出是表示在計數器59內的計數器元件的狀態(tài)的4位輸出。進位計數器58是也對偶數計數的4位并行可裝載的僅偶數上計數器。進位計數器58具有接收計數器59的4個輸出的4個并行輸入(I)。計數器58具有表示在計數器58內的計數器元件的狀態(tài)的4個并行輸出(O)。計數器58具有連接到塊63的對應輸出的時鐘二(C2)輸入和負載控制輸入(Load)。C2和負載信號都通過間隔邏輯塊63產生。比較器61是具有兩組4個并行輸入的數字比較器。第一組4個并行輸入(A)從進位計數器58中接收輸出，而第二組4個并行輸入(B)從同步計數器57接收輸出。比較器61具有通過塊63的4個CMP輸入接收的4個并行輸出(O)。在輸入相等時比較器61的輸出都是1，而對于其它的輸入值，輸出不相同。
附圖3示意性地示出了有助于實施在附圖1和附圖2的描述中描述的控制器11的操作的間隔邏輯塊63的優(yōu)選功能性方塊圖的實施例。操作序列可以通過其它的塊圖實施例實施，只要實施所描述的操作序列。
附圖4所示為在附圖2、附圖3和附圖5中所示的實施例的一部分信號和操作序列的時序圖的曲線圖。下面的操作描述參考附圖1、附圖2、附圖3和附圖4。在控制器11以正常操作模式操作時，輕負載鎖存(LLL)信號變低并且功率接通復位(POR)信號變高。NAND門72接收LLL和POR信號并相應地驅動門72的輸出變高。反向器73具有連接到門72的輸出的輸入并驅動復位(RST)信號變低以設定計數器59到計數15。塊63和塊62的復位(R)輸入也接收RST信號。RST信號阻止計數器59計數并防止塊63產生時鐘脈沖給計數器58和59。通過AND門67的RST信號也防止計數器57計數。成為高電平的POR也使如下部件復位強制使Up和脈沖串信號變低的單觸發(fā)器102、強制使預間隔(Pre-Bank)信號變低的D觸發(fā)器76和強制使C1信號變低的D觸發(fā)器96和D觸發(fā)器108。
在控制器11開始在輕負載模式操作時，LLL信號變高，由此驅動門72的輸出變低并釋放計數器59、計數器57、塊62和塊63。計數器57被復位到零值(所有的零)，而計數器59被設定到計數15(所有的1)。計數器57的所有的零輸出驅動塊63的CNT輸入變低。由于計數器57和59包含不同的值，因此塊63的CMP輸入不都是1。NOR門90接收CNT輸入并將邏輯1應用到NAND門91。如圖所示，在時間T1時，CLK信號的下一正邊緣使塊63通過門91和反向器92相應地產生的負載信號。正向負載信號從計數器59的輸出將所有的1裝載到計數器58中。CLK信號的下一負載邊緣通過反向器66使計數器57從零增加到1。由于CNT不再所有的都是0并且CLK信號為低，因此塊63相應地驅動負載信號變低。
CLK信號的每個負邊緣使計數器57遞增直到計數器57和58兩者相等。計數器58以計數15(都是1)裝載，因此，在計數器57通過CLK的負邊緣在時間T2上增加到計數15時，計數器57和58的輸出相等并且比較器61的輸出變高，并驅動塊63的CMP輸入變高。計數15也驅動塊63的CNT輸入高。高CMP輸入由將邏輯1應用到D觸發(fā)器76的輸入的NAND門77和反向器78接收。由于計數器57對CLK的負邊緣操作，因此CLK信號的下一正邊緣將邏輯1計時從反向器78進入觸發(fā)器76，使塊63相應地產生高預間隔信號。由于采樣信號變低，因此高預間隔信號產生在間隔輸出上通過反向器64和NOR門65產生高信號(參見附圖2)。高間隔信號使塊52從這16的時間間隙組中刪除第16驅動脈沖。在CNT輸入上的高信號也使CLK的正邊緣設定D觸發(fā)器96為高，并通過門94、反向器95、NAND門97、反向器98、NOR門99和反向器100驅動計數器59的C1時鐘變高。應用到63的低輸入的Low信號是使單觸發(fā)器102產生低輸出的邏輯零。然而，計數器59已經為計數15，因此它不能計數到更高，而計數器59仍然保持在計數15。由于反向器103的輸出低并且Low信號為低，因此Up信號通過NOR門104、反向器105變低。因為Up信號是邏輯0，因此C1時鐘信號使計數器59從15下計數到13。預間隔信號也通過反向器79和NOR門84驅動C2時鐘信號變高。
在CLK的下一負邊緣上，計數器57計數到零，這將零應用到CNT輸入并使比較器61將零應用到塊63的CMP輸入。應用到CNT輸入的邏輯低使塊63通過門90和91和反向器92維持負載信號。CLK的下一正邊緣將低信號輸入到驅動預間隔變低的觸發(fā)器76，并將零輸入到使C1復位的觸發(fā)器96。低預間隔也驅動間隔信號變低。
計數器58現(xiàn)在具有13的值。在時間T3上在CLK信號的下一下降邊沿上，同步計數器57從零增加到1。計數器57繼續(xù)增加直到它達到等于在計數器58中存儲的計數13的計數。在計數器57和58的輸出相等(計數13)時，比較器61將邏輯1應用到CMP輸入。門77和反向器78將邏輯1應用到觸發(fā)器76。CLK信號的下一上升邊沿驅動預間隔和間隔信號變高以從這16個時間間隙的組中刪除第14個驅動脈沖。CLK信號的上升邊沿也通過門84傳播以產生C2時鐘以使計數器58從13增加到計數15。CLK的下一負邊沿使計數器57增加到計數14，并且比較器61將邏輯低電平應用到CMP輸入。CLK的下一正邊沿驅動預間隔和間隔信號變低，允許塊52產生驅動脈沖給晶體管18和19。
在時間T4時，下一個下降CLK邊沿使計數器57增加到計數15。計數器57和58的輸出相等，并且比較器61的輸出變高并驅動塊63的CMP輸入變高。計數15也驅動塊63的CNT變高。高CMP輸入通過將邏輯1應用到D觸發(fā)器76的NAND門77和反向器78接收。由于計數器57對CLK的負邊沿操作，因此CLK信號的下一正邊沿將邏輯1從反向器78輸入到觸發(fā)器76，使塊63相應地產生高預間隔和間隔信號。高間隔信號使塊52從這16個時間間隙組中刪除第16個驅動脈沖。在CNT輸入上高電平也使CLK的正邊沿將D觸發(fā)器96設定為高并驅動到計數器59的C1時鐘變高。應用到塊63的低輸入的Low信號是通過反向器103、NOR門104和反向器105產生邏輯零Up信號的邏輯零。因為Up是邏輯零，因此C1時鐘信號使計數器59從13下計數到11。高CNT輸入也迫使負載信號變高，產生電平敏感的負載輸入以將計數11裝入到計數器58。預間隔信號也通過使計數器58增加的門84驅動C2時鐘信號變高。
重復如下的序列在計數器57和58相等時清除驅動脈沖、使計數器58增加2、在16個時間間隙組的結尾使計數器59減2、將新計數從計數器59裝入計數器58以及啟動一新組的16個時間間隙，直到輸出電壓降低到等于或小于模式改變值的值并且比較器50使塊54驅動LLL信號變低或者直到輸出電壓降低到等于或小于滾回值的值或者直到塊56從LL復位塊62產生低LLLR信號。
在輸出電壓降低到滾回值之下時，塊56使驅動脈沖算法返回并給每組驅動脈沖重新插入一個驅動脈沖直到除了一個之外全部驅動脈沖被重新插入。誤差電壓的再采樣也被初始化。Vref2被形成為表示在輸出電壓的滾回值上的反饋電壓，因此，在輸出電壓降低到等于或小于滾回值的值時，比較器69的輸出變高并且產生用于Low信號的邏輯1。Low信號使采樣信號變高并啟動再采樣操作。高采樣信號停止通過門68傳播的CLK以暫停輕負載模式操作并使塊36的再采樣操作初始化。計數器115(參見附圖2)使采樣信號再次變低以停止再采樣操作并通過啟動門68并允許Clock信號通過門68傳播而繼續(xù)輕負載操作模式。
塊63接收Low信號并通過NOR門104和反向器105迫使Up信號成為邏輯高信號。在CLK信號的下一正邊沿上，在Low信號上的邏輯1觸發(fā)單觸發(fā)器102。通過單觸發(fā)器102產生的脈沖通過門104和反向器103和105提供脈沖以確保Up信號保留在邏輯1直到下一正CLK信號。因此，單觸發(fā)器102被形成為具有大于CLK信號的周期的脈沖寬度。單觸發(fā)器102的輸出通過反向器103反向并被用于形成脈沖串信號。
脈沖串信號有助于使驅動脈沖算法的計數返回并降低從時間間隙組中清除的驅動脈沖的數量。脈沖串信號被用于使另一計數16初始化并增加在計數器59內的計數。脈沖串信號通過反向器71和AND門67使計數器57復位或清零(附圖2)到全部的零。脈沖串信號也通過反向器87、NAND門86和反向器88使觸發(fā)器76(附圖3)復位。使計數器57復位到全部的零將負載信號驅動變高以將計數器59的計數裝入到計數器58。在脈沖串信號通過反向器103變高時，門107的其它輸入也從觸發(fā)器108的Q輸出變低。CLK信號的下一正邊沿通過門99和反向器100迫使C1時鐘信號變高。由于計數器57被清零，因此NOR門90(附圖3)的輸出變高。因此，在CLK變高時負載信號通過門91和反向器92變高。由于Up信號是邏輯1，因此正向C1信號被應用到計數器59并使計數器59增加。下面的正CLK邊沿迫使108的輸出變低，由此使C1再次變低。在自單觸發(fā)器102的時序脈沖終止時，脈沖串信號變低，清除了觸發(fā)器76和計數器57的復位。
計數器57現(xiàn)在開始以零計數開始的另一組的16個時間間隙。如前文一樣，計數器57在CLK信號的負邊沿上增加，直到達到在計數器58中存儲的計數15。在計數器57滾回到計數15的負時鐘邊沿上，來自計數器57的輸出的所有的1也都應用到塊63的CNT輸入。比較器61也將所有的1應用到塊63的CMP輸入。如前文所討論，CNT輸入產生C1時鐘信號。因為Low信號變高，因此Up信號成為使計數器59再次增加的邏輯1。然而，計數器59已經為計數15，因此它不能更高地計數并且計數器59仍然保持在計數15。如果在計數器59中存儲的值是小于15的數字，則計數器59通過每個正向C1信號增加，并且對于下一新組的16個時間間隙，該新值將被裝入到計數器58。這個序列繼續(xù)直到計數器59達到15的值。由于CMP輸入變高，因此塊63在下一正時鐘邊沿上產生正向間隔信號。下一負時鐘變壓使計數器57增加到零，由此將所有的零都應用到CNT和CMP輸入。在CNT輸入上的低信號通過門91在下一上升CLK邊沿上產生正向負載信號。負載信號將計數器59的計數裝入到計數器58中。
只要輸出電壓小于滾回值，這個序列以計數器59繼續(xù)，在該周期內的相同點上將計數15裝入到計數器58。重復計數15直到達到重復的重復次數的這個序列被稱為最大滾回序列。
在輕負載模式中，采樣控制塊110可以周期性地暫停算法以調節(jié)在電容器38上的存儲的誤差電壓值。塊110通常允許算法操作直到低或Phi信號變高，進行再采樣。再采樣暫停稱為暫停時間周期的時間周期的算法。在控制器11處于正常的操作模式中時，LLL信號變低并且塊110被復位。反向器101接收低LLL信號并將高信號輸出給NOR門109的輸入。門109的輸出然后被強制為低，由此使反向器106的輸出變高。反向器106的高輸出保持RS觸發(fā)器或觸發(fā)器113于復位狀態(tài)。D-型觸發(fā)器114通過先前變高的POR信號復位。在計數器115從復位釋放之后，計數器115對CLK脈沖的數量進行計數。時鐘脈沖的數量設定操作時間周期。
在輸出14上的輸出電壓增加超過上限時，比較器49的輸出變高并且初始化另一采樣周期以刷新采樣保持塊36的采樣的誤差電壓。輸出電壓的上限通過第四參考電壓Vref4建立。通常，上限是大約比所需的輸出電壓大3％。采樣控制塊110從通過NOR門111和反向器112設定RS觸發(fā)器113的比較器中接收高信號。Clock信號的下一正邊沿通過反向器75和74緩存并將RS觸發(fā)器113的輸出鎖存到D-觸發(fā)器114。觸發(fā)器114的輸出通過緩沖器131驅動采樣信號變高并開始塊36的刷新。在輸出電壓降低到上限之后，采樣周期操作通過采樣控制塊110繼續(xù)。觸發(fā)器114的輸出允許計數器115通過反向器70開始對負時鐘邊沿計數。一旦計數器115的MSB變高，通常8個時鐘邊沿，NOR門109的輸出變低并且反向器106的輸出變高。在反向器106的輸出上高信號使RS觸發(fā)器113復位。在時鐘的下一正邊沿上，在RS觸發(fā)器113的輸出上的邏輯零輸入到D觸發(fā)器114中，由此使采樣信號變低。在通過Phi信號產生采樣周期時，這是因為輸出電壓已經變得高于預定的閾值。在優(yōu)選的實施例中，預定的閾值是在輸出電壓增加到大于輸出電壓的所需值的3％的值時的值。在滾回算法每隔一個脈沖清除一個脈沖并且負載繼續(xù)降低時發(fā)生這種情況。在這時的再采樣使占空比降低以便與所要求的負載匹配(因為在如前文所描述的電感器中不允許負電流)。最終，負載可以降低到一些再采樣產生0％的占空比的點。這會使節(jié)點27處于三態(tài)，直到輸出電壓降低到產生再采樣的滾回值(觸發(fā)低信號)之下。通過消除大量的脈沖，這種動作進一步改善了在非常輕的負載下的效率。0％的占空比的點一般被選擇為在電感器21中的能量不足以通過膠料電容器22產生聲頻噪聲的點上出現(xiàn)。這種操作通過“聲頻噪聲區(qū)”安全地提高了效率，并且在電感器能量小于該區(qū)域時進一步改善了效率。
在輸出電壓降低到滾回值之下時，如前文所述，Low信號變高。Low信號進入采樣控制塊110作為NOR門111的第二輸入。因此，Low信號以與上文所描述的比較器49的輸出相同的方式產生采樣信號。
附圖5示意性地示出了在附圖2中所示的輕負載復位塊62的優(yōu)選實施方案。塊52被形成為允許滾回以重復等于重復數的次數。在優(yōu)選實施例中，重復數是3。為了實施最大滾回序列，進位計數器58的輸出應用到塊62的S輸入。對于三個連續(xù)的16的組，如果計數器58的輸出都是1(計數15)，則塊62維持輕負載鎖存復位(LLLR)信號。
連續(xù)組通過D觸發(fā)器118、D觸發(fā)器121和D觸發(fā)器124計數并存儲。間隔信號用作時鐘以順序地將計數器58的狀態(tài)輸入到觸發(fā)器118、121和124。對于三個連續(xù)的間隔信號，如果計數器58的輸出都是1，則對于三個連續(xù)的組，計數15存儲在計數器58中。塊62的元件檢測這種狀態(tài)。計數器58的輸出應用到NAND門116的輸入。計數15迫使NAND門116通過反向器117將零應用到觸發(fā)器118的D輸入。在反向器117的輸出上的零應用到NAND門119的輸入，通過門119和反向器120將零應用到觸發(fā)器121的D輸入。在反向器120的輸出上的零將零應用到NAND門122的輸入，通過門122和反向器123將零應用到觸發(fā)器124的D輸入。間隔信號驅動觸發(fā)器118、121和124的時鐘輸入。觸發(fā)器124的Q輸出應用到置位復位鎖存器125的置位輸入。鎖存器125的Q輸出通過反向器126和反向器127驅動LLLR信號。觸發(fā)器118的Q輸出應用到門119的另一輸入，觸發(fā)器121的Q輸出應用到門122的另一輸入。如果在間隔信號發(fā)生時計數器58的輸出是除了1之外的任何值(計數15)，則零同時輸入到觸發(fā)器118、121和124。由于間隔信號在CLK信號的正邊沿變?yōu)橛行?，因此第三CLK信號的正邊沿驅動LLLR輸出變高。該CLK信號的負邊沿使驅動LLLR信號變低的鎖存器125復位。因此，LLLR信號在一半的CLK周期上仍然保持高信號。來自反向器126的輸出的經反向的LLLR信號應用到NAND門129的輸入。由于門129的另一輸入是RST并且RST變高，因此門129的輸出跟隨LLLR信號。門129的輸出應用到反向器130的輸入并將反向器的輸出應用到反向器131的輸入，該反向器131具有連接到觸發(fā)器118、121和124的復位輸入。
在LLLR信號變高時，邏輯和濾波塊54驅動LLL信號變低。低LLL信號應用到驅動RST信號變低的門72(附圖2)的輸入，由此在輕負載模式下防止塊62和63和計數器57和59操作并刪除控制器11。
為了實施這種功能，反向器70具有連接到塊56的時鐘輸入的輸入和連接到NOR門68的第一輸入的輸出。門68的第二輸入連接到塊110的采樣輸出。門68的輸出連接到具有連接到計數器57的時鐘輸入的輸出的反向器66的輸入。門68的輸出也連接到塊62和63的CLK信號。反向器73具有連接到門72的輸出的輸入，和連接到計數器59的置位輸入、塊62的復位輸入、塊62和63的復位輸入和AND門67的第一輸入的輸出。門67的第二輸入連接到反向器71的輸出，而門67的輸出連接到計數器57的復位輸入。反向器71的輸入連接到塊63的脈沖串輸出。塊63的預間隔輸出連接到反向器64的輸入，而反向器64的輸出連接到NOR門65的第一輸入。門65的第二輸入連接到塊110的采樣輸出，而門65的輸出連接到塊56的間隔輸出。塊56的間隔輸出連接到塊62的間隔輸入。比較器69具有連接到參考33的Vref2輸出的正輸入、連接到反饋輸入29的倒相輸入和連接到塊63的低輸入的輸出。
采樣塊110接收在反向器110的輸入上的CLK信號和計數器115的時鐘(C)輸入。反向器112的輸出連接到觸發(fā)器113的置位(S)輸入。觸發(fā)器113的Q輸出連接到觸發(fā)器114的數據(D)輸入，觸發(fā)器114的Q輸出連接到塊110的采樣信號輸出和計數器115的時鐘(C)輸入。觸發(fā)器114的復位輸入連接到塊56的POR輸入。計數器115的最高位輸出連接到門109的第一輸入，門109的第二輸入通過反向器74連接到塊56的LLL信號輸入，門109的第三輸入通過反向器103連接到塊56的POR輸入。門111的輸出連接到反向器112的輸入。反向器112的輸出連接到觸發(fā)器113的置位(S)輸入。Phi輸入連接到NOR門111的第一輸入，該NOR門111的輸出連接到D觸發(fā)器114的鎖栓輸入和連接到反向器112的輸入。低輸入連接到NOR門111的第二輸入。
塊63的門77的輸入連接到比較器61的輸出，門77的輸出連接到反向器78的輸入，反向器78的輸出連接到觸發(fā)器76的D輸入。觸發(fā)器76的Q輸出連接到反向器79的輸入、門97的第一輸入和塊63的預間隔輸出。反向器79的輸出連接到門84的第一輸入。反向器82的輸入連接到塊56的CLK輸入。反向器82的輸出連接到反向器83的輸入和門97的第二輸入。反向器83的輸出連接到門84的第二輸入、觸發(fā)器76的時鐘輸入、門91的第一輸入、觸發(fā)器96的時鐘輸入、單觸發(fā)器102的時鐘輸入和觸發(fā)器108的時鐘輸入。門84的輸出連接到塊56的C2輸出。門90具有連接到塊57的輸出和連接到門91的第二輸入。門91的輸出連接到反向器92的輸入，該反向器92的輸出連接到塊56的負載輸出。門94的輸入連接到計數器57的輸出，同時門94的輸出連接到反向器95的輸入。反向器95的輸出連接到觸發(fā)器96的D輸入，同時觸發(fā)器96的Q輸出連接到門97的第三輸入。門97的輸出連接到反向器98的輸入，反向器98具有一個輸出連接到門99的第一輸入。門99的第二輸入連接到門107的第一輸入和觸發(fā)器108的Q輸出。門99的輸出連接到反向器100的輸入，反向器100具有連接到塊56的C1輸出的輸出。塊63的POR輸入連接到門86的第一輸入、觸發(fā)器96的復位輸入、單觸發(fā)器102的復位輸入和觸發(fā)器108的復位輸入。塊63的低輸入連接到單觸發(fā)器102的In輸入和門104的第一輸入。單觸發(fā)器102的輸出連接到反向器103的輸入和門107的第二輸入。反向器103的輸出連接到塊63的脈沖串輸出、門104的第二輸入和反向器87的輸入。反向器87的輸出連接到門86的第二輸入，門86具有連接到反向器88的輸入的輸出。反向器88的輸出連接到觸發(fā)器76的復位輸入。
門116的輸入連接到計數器58的輸出和門116的輸出連接到反向器117的輸入。反向器117的輸出連接到觸發(fā)器118的D輸入和門119的第一輸入。觸發(fā)器118的Q輸出連接到門119的第二輸入和門119的輸出連接到反向器120的輸入。反向器120的輸出連接到觸發(fā)器121的D輸入和門122的第一輸入。觸發(fā)器121的Q輸出連接到門122的第二輸入和門122的輸出，該門122的輸出連接到反向器123的輸入，反向器123的輸出連接到觸發(fā)器124的D輸入。觸發(fā)器124的Q輸出連接到鎖存器125的S輸入。來自塊63的間隔信號連接到觸發(fā)器118、121和124的時鐘輸入。CLK信號連接到反向器128的輸入，反向器128的輸出連接到鎖存器125的R輸入。鎖存器125的Q輸出連接到反向器126的輸入，反向器126的輸出連接到反向器127的輸入和門129的第一輸入。反向器127的輸出連接到塊62的LLLR輸出和塊54的LLLR輸入。門129的第二輸入連接到RST信號并且輸出連接到反向器130的輸入。反向器130的輸出連接到觸發(fā)器18、121和124的復位輸入。
附圖6示意性地示出了形成在半導體管芯161上的半導體器件160的實施例的一部分的放大的平面視圖。通過本領域普通技術人員十分公知的半導體處理技術，將控制器11形成在管芯161上。為了使附圖簡潔，管芯161也可以包括在附圖6中沒有示出的其它的電路。
考慮到上述所有的描述，顯然，本發(fā)明公開了一種新穎的裝置和方法。尤其是包括形成了電源控制器以將驅動脈沖分為組并在一定條件下從每個組中清除一些驅動脈沖。應該注意，驅動脈沖的占空比仍然保持基本恒定。僅清除一些驅動脈沖改善了電源控制器的效率并減小了由驅動脈沖產生的聲頻噪聲。
雖然參考具體的優(yōu)選實施例已經描述了本發(fā)明，但是很顯然，在半導體技術領域中的普通技術人員可以作出多種變型和改變。更具體地說，可以以各種各樣的方式但仍然落在將驅動脈沖分為組并從每組中清除一些驅動脈沖的精神內改變算法。例如，該組可以具有各種數量的成員而不是優(yōu)選實施例中描述的16。該組甚至可以具有從一組到另一組各不相同的數量的成員。例如在第一組中該組可能具有16個成員，而下一組可能具有32個成員或8個成員。此外，對于每個新組可以刪除多或少于一個驅動脈沖或者對該算法的滾回部分再插入。例如，第一組可以刪除或再插入兩個驅動脈沖，而第二組可以刪除或者再插入5個驅動脈沖。通過使用觸發(fā)算法的暫停的輸出電壓的值，也可以將采樣和保持方法改變?yōu)槠渌姆椒?。例如，在一定的時間間隔比如預定的刷新速率可以暫停該算法。
權利要求
1.一種操作電源控制器的方法，包括將電源控制器的輸出驅動脈沖組織成多個組，多個組中的每個組具有用于輸出驅動脈沖的多個時間間隙；在電源控制器的負載電流小于第一電流值時從第一時間間隙中刪除在多個組中的第一組中的第一驅動脈沖；和在電源控制器已經發(fā)布了第一組之后在多個組中的第二組中從第一時間間隙中刪除第一驅動脈沖和從第二時間間隙中刪除第二驅動脈沖。
2.權利要求1所述的方法，其中從第一時間間隙刪除第一驅動脈沖和從第二時間間隙中刪除第二驅動脈沖包括保持電源控制器的誤差電壓恒定。
3.權利要求1所述的方法，其中從第一時間間隙刪除第一驅動脈沖和從第二時間間隙中刪除第二驅動脈沖包括從第一時間間隙中刪除第一驅動脈沖和從與第一時間間隙不相鄰的第二時間間隙中刪除第二驅動脈沖。
4.一種形成電源控制器的方法，包括形成電源控制器以將輸出驅動脈沖組織成多個組，每個組具有用于輸出驅動脈沖的多個時間間隙；形成電源控制器以在電源控制器的負載電流小于第一電流值時從第一時間間隙中刪除在多個組中的第一組中的第一驅動脈沖；和形成電源控制器以在電源控制器已經發(fā)布了第一組之后從在多個組中的第二組中的第二時間間隙中刪除第二驅動脈沖。
5.權利要求4所述的方法，其中形成控制器以從第一時間間隙刪除第一驅動脈沖和從第二時間間隙中刪除第二驅動脈沖包括將該控制器形成為從第一時間間隙中刪除第一驅動脈沖和從與第一時間間隙不相鄰的第二時間間隙中刪除第二驅動脈沖。
6.權利要求4所述的方法，其中形成控制器以將輸出驅動脈沖組織成每個組具有多個時間間隙的多個組，包括形成控制器以形成具有不同數量的時間間隙的每個組。
7.權利要求4所述的方法，其中形成控制器以在電源控制器的負載電流小于第一電流值時從第一時間間隙中刪除在多個組中的第一組中的第一驅動脈沖，包括對通過能量存儲電感器的第一數量的電流反向進行計數以確定電源控制器的負載電流何時小于第一電流值。
8.一種電源控制器，包括被耦合成驅動輸出晶體管以通過能量存儲電感器提供負載電流以形成輸出電壓的輸出；和被耦合成將到輸出晶體管的驅動脈沖組織成多個組的控制塊，該組具有用于驅動輸出晶體管的多個時間間隙，其中控制塊提供控制信號以在負載電流小于第一電流值時從第一時間間隙中刪除多個組的第一組中的第一驅動脈沖。
9.權利要求8所述的電源控制器，其中耦合成組織驅動脈沖的控制塊包括提供控制信號以在電源控制器已經發(fā)布了第一組之后從在多個組中的第二組中的第二時間間隙中刪除第二驅動脈沖的電源控制器。
10.權利要求8所述的電源控制器，其中耦合成組織驅動脈沖的控制塊包括耦合成在輸出電壓降低到第一電壓時再插入至少一個刪除的驅動脈沖的電源控制器。
全文摘要
本發(fā)明涉及低聲頻噪聲電源控制器及其方法，在一種實施例中，在輕負載狀態(tài)下電源系統(tǒng)的電源控制器使用一種算法減小給輸出晶體管的驅動脈沖的數量。該算法將給輸出晶體管的驅動脈沖分為組并且對于通過控制器發(fā)布的每組驅動脈沖刪除一些驅動脈沖。每個連續(xù)組刪除附加的驅動脈沖。
文檔編號H02M3/335GK1677814SQ200510062569
公開日2005年10月5日 申請日期2005年3月29日 優(yōu)先權日2004年3月29日
發(fā)明者查爾斯·A.·凱西, 丹尼爾·康諾利, 布蘭特·約翰遜 申請人:半導體元件工業(yè)有限責任公司