專利名稱：內(nèi)置功率mos場效應(yīng)晶體管和驅(qū)動電路的半導(dǎo)體裝置的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種內(nèi)置功率MOS場效應(yīng)晶體管(下面稱為功率MOSFET)和驅(qū)動該晶體管的驅(qū)動電路的半導(dǎo)體裝置，尤其涉及包含功率MOSFET和驅(qū)動該晶體管的驅(qū)動電路的、適用于高速轉(zhuǎn)換的非絕緣型DC-DC轉(zhuǎn)換器。
背景技術(shù)：
隨著計(jì)算機(jī)等CPU(central processing unit)中所用電源的低電壓化，多采用基于同步整流方式的電源。另外，CPU用電源所需的電流變化率(di/dt)越來越大，并且，為了抑制電源輸出電壓的起伏，電源高速化為得重要。
圖1中示出變壓直流電壓的現(xiàn)有DC-DC轉(zhuǎn)換器的電路圖。以前，DC-DC轉(zhuǎn)換器將由離散元件形成的高端(high side)用MOS場效應(yīng)晶體管(High SideFET)101、同樣由離散元件形成的低端用MOS場效應(yīng)晶體管(Low SideFET)102、和驅(qū)動上述晶體管的驅(qū)動電路裝入各自的封裝中，在印刷基底上進(jìn)行連接(例如參照MAX1710評價(jià)配套(kit)，“制品目錄Maxim IntegratedProducts”，マキシム·ギャパン株式會社，1998年，p1-7)。
但是，隨著電流變化率(di/dt)變大，印刷基底上的寄生電感104、和基于封裝內(nèi)的引線結(jié)合的寄生電感104的影響造成的變換效率(輸出功率/輸入功率)下降不能忽視。
另外，存在于離散元件中的柵電阻與驅(qū)動電阻的輸出電阻同樣也是隨著高速化、使DC-DC轉(zhuǎn)換器的變換效率下降的原因。低端用MOS場效應(yīng)晶體管在漏極-源極間電壓為0時(shí)，導(dǎo)通、截止，所以不產(chǎn)生開關(guān)(switching)損耗。另一方面，高端用MOS場效應(yīng)晶體管隨著漏極-源極間電壓的變化而導(dǎo)通、截止，所以產(chǎn)生開關(guān)損耗。因此，尤其是高端用MOS場效應(yīng)晶體管因所述寄生電感和電阻的增加而產(chǎn)生的變換效率下降大。

發(fā)明內(nèi)容
從某個(gè)側(cè)面看到的本發(fā)明的半導(dǎo)體裝置具備高端開關(guān)元件，形成于第1半導(dǎo)體基底上，向電流通路的一端提供輸入電壓，所述電流通路的另一端連接于電感上；驅(qū)動電路，形成于形成所述高端開關(guān)元件的所述第1半導(dǎo)體基底上，驅(qū)動所述高端開關(guān)元件；和低端開關(guān)元件，形成于與所述第1半導(dǎo)體基底不同的第2半導(dǎo)體基底上，在漏極上連接電感，向源極提供基準(zhǔn)電位。


圖1是以前變壓直流電壓的DC-DC轉(zhuǎn)換器的電路圖。
圖2A和2B是表示本發(fā)明第1實(shí)施方式的DC-DC轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
圖3是所述第1實(shí)施方式的DC-DC轉(zhuǎn)換器中的形成于同一半導(dǎo)體基底上的驅(qū)動電路與高端開關(guān)元件的截面圖。
圖4是所述第1實(shí)施方式的DC-DC轉(zhuǎn)換器中的低端開關(guān)元件的截面圖。
圖5是表示本發(fā)明第2實(shí)施方式的DC-DC轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
圖6是表示本發(fā)明第3實(shí)施方式的DC-DC轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
圖7A和7B是表示所述第3實(shí)施方式的DC-DC轉(zhuǎn)換器中的高端開關(guān)元件和驅(qū)動電路的具體結(jié)構(gòu)例的布置圖。
圖8是放大圖7A中的區(qū)域A的布置圖。
圖9是表示所述第3實(shí)施方式的DC-DC轉(zhuǎn)換器中的高端開關(guān)元件和驅(qū)動電路的另一具體結(jié)構(gòu)例的布置圖。
圖10是放大圖9中的區(qū)域B的布置圖。
圖11A和11B是表示本發(fā)明第4實(shí)施方式的DC-DC轉(zhuǎn)換器中的高端開關(guān)元件和驅(qū)動電路的具體結(jié)構(gòu)例的布置圖。
圖12是放大圖11A中的區(qū)域C的布置圖。
圖13是表示所述第4實(shí)施方式的DC-DC轉(zhuǎn)換器中的高端開關(guān)元件和驅(qū)動電路的另一具體結(jié)構(gòu)例的布置圖。
圖14是放大圖13中的區(qū)域D的布置圖。
圖15是表示所述實(shí)施方式的DC-DC轉(zhuǎn)換器中電極裝配的布置圖。
圖16是表示本發(fā)明第5實(shí)施方式的DC-DC轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
圖17是表示所述實(shí)施方式的DC-DC轉(zhuǎn)換器中低端開關(guān)元件的第1例的截面圖。
圖18是表示所述實(shí)施方式的DC-DC轉(zhuǎn)換器中低端開關(guān)元件的第2例的截面圖。
圖19A和19B是表示所述實(shí)施方式的布置圖案的其它實(shí)例的截面圖。
圖20A和20B是沿圖19A和19B所示布置圖案中的20A-20A和20B-20B的截面圖。
圖21是表示所述第5實(shí)施方式的DC-DC轉(zhuǎn)換器結(jié)構(gòu)的布置圖。
圖22是現(xiàn)有低端開關(guān)元件中墊片的布置圖。
圖23是表示所述第5實(shí)施方式的DC-DC轉(zhuǎn)換器的第1變形例結(jié)構(gòu)的布置圖。
圖24是所述第5實(shí)施方式的低端開關(guān)元件中的墊片的布置圖。
圖25是表示所述第5實(shí)施方式的DC-DC轉(zhuǎn)換器的第2變形例結(jié)構(gòu)的布置圖。
具體實(shí)施例方式
下面，參照附圖來詳細(xì)說明本發(fā)明的實(shí)施方式。當(dāng)說明時(shí)，在所有圖中向共同的部分附加共同的符號。
第1實(shí)施方式首先，說明本發(fā)明第1實(shí)施方式的半導(dǎo)體裝置。
圖2A是表示第1實(shí)施方式的DC-DC轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
如圖2A所示，在驅(qū)動電路11上，分別連接高端(high side)用MOS場效應(yīng)晶體管(下面稱為高端開關(guān)(switching)元件)12和低端(low side)用MOS場效應(yīng)晶體管(下面稱為低端開關(guān)元件)13的柵極。在低端開關(guān)元件13的漏極與源極之間，連接二極管14。驅(qū)動電路11的作用是使高端開關(guān)元件12和低端開關(guān)元件13導(dǎo)通、截止。
在所述高端開關(guān)元件12的源極與低端開關(guān)元件13的漏極之間，連接電感，例如線圈15的一端。該線圈15的另一端連接于輸出端子TO上。向線圈15的另一端，或經(jīng)電容16提供基準(zhǔn)電位(例如接地電位GND)。向低端開關(guān)元件13的源極提供基準(zhǔn)電位(接地電位GND)。另外，向高端開關(guān)元件12的漏極輸入輸入電壓VIN，從輸出端子TO輸出輸出電壓VOUT。另外，向驅(qū)動電路11提供電壓V1與V2，電壓V1用于驅(qū)動高端開關(guān)元件，電壓V2用于驅(qū)動低端開關(guān)元件。電壓V1在設(shè)高端開關(guān)元件12的源極與低端開關(guān)元件13的漏極之間的電壓為VX時(shí)，V1＞VX成立，由自舉電路或供給泵電路生成。
在這種電路結(jié)構(gòu)中，驅(qū)動電路11與高端開關(guān)元件12形成于由虛線包圍的同一半導(dǎo)體基底1上。即，集成驅(qū)動電路11與高端開關(guān)元件12。圖2A示出高端開關(guān)元件是n溝道MOS場效應(yīng)晶體管(下面稱為nMOSFET)的情況，而圖2B示出高端開關(guān)元件是p溝道MOS場效應(yīng)晶體管(下面稱為pMOSFET)的情況。在圖2B所示結(jié)構(gòu)的情況下，驅(qū)動電路11中不需要電壓V1，代之以需要輸入電壓VIN。
圖3中示出將nMOSFET設(shè)為輸出元件時(shí)形成于同一半導(dǎo)體基底上的高端開關(guān)元件12與驅(qū)動其的驅(qū)動電路11的局部截面圖。
如圖3所示，在p型半導(dǎo)體基底21上，形成n+型埋入層22。在n+型埋入層22上，形成n型層23。在n型層23的形成驅(qū)動電路的區(qū)域中，形成p型勢阱(well)層24和n型勢阱層25。
在p型勢阱層24的表面區(qū)域，隔離形成作為源極區(qū)域26的n+型層和作為漏極區(qū)域27的n+型層。在源極區(qū)域26與漏極區(qū)域27之間的p型勢阱層(溝道區(qū)域)24上，經(jīng)柵極絕緣膜形成柵極電極28。
在n型勢阱層25的表面區(qū)域，隔離形成作為源極區(qū)域29的p+型層和作為源極區(qū)域30的p+型層。在漏極區(qū)域29與源極區(qū)域30之間的n型勢阱層(溝道區(qū)域)25上，經(jīng)柵極絕緣膜形成柵極電極31。
另外，在n型層23的形成了高端開關(guān)元件的區(qū)域中，形成n+型勢阱層32和p型勢阱層33。在p型勢阱層33的表面區(qū)域，隔離形成作為漏極區(qū)域34的n+型層和作為源極區(qū)域35的n+型層。在漏極區(qū)域34的兩側(cè)，形成相鄰的作為RESURF(リサ一フ)層36的n型層。在RESURF層36與源極區(qū)域35之間的p型勢阱層(溝道區(qū)域)33上，經(jīng)柵極絕緣膜形成柵極電極37。
并且，在上述結(jié)構(gòu)上形成分層絕緣膜38，在該分層絕緣膜38內(nèi)，分別形成連接于所述源極區(qū)域、漏極區(qū)域和n+型層32的電極。
另外，如圖1所示，在本實(shí)施方式中，在由實(shí)線包圍的同一封裝2中，形成同一半導(dǎo)體基底上的高端開關(guān)元件12和驅(qū)動電路11、與低端開關(guān)元件13。
另外，由于低端開關(guān)元件13對導(dǎo)通損耗造成大的影響，所以期望導(dǎo)通電阻低。因此，低端開關(guān)元件13使用離散元件，例如溝槽(trench)型MOS場效應(yīng)晶體管(下面稱為溝槽MOSFET)等縱向MOSFET。這是由于無論如何，只要溝槽MOSFET的耐壓為30V左右，則與由功率IC制作的橫向MOSFET相比，導(dǎo)通電阻低。此時(shí)，在同一半導(dǎo)體基底上形成溝槽MOSFET與高端開關(guān)元件由于工程復(fù)雜，不是上策。所述溝槽MOSFET是具有將柵極電極埋入形成于半導(dǎo)體層中的溝槽中、將溝槽側(cè)壁的半導(dǎo)體層用作溝道的溝槽柵極結(jié)構(gòu)的MOSFET?？v向MOSFET是電流從半導(dǎo)體基底的表面通到背面的MOSFET。
圖4中示出構(gòu)成低端開關(guān)元件13的溝槽MOSFET的截面圖。在n+型層81上，形成n-型層82。在該n-型層82上，形成p型層83。在p型層83上，形成溝槽，在該溝槽內(nèi)，經(jīng)柵極絕緣膜84，形成柵極電極85。在柵極電極85上，經(jīng)絕緣膜86形成源極電極87。在p型層83的表面區(qū)域，與源極電極87和柵極絕緣膜84接觸地形成作為源極區(qū)域88的n+型層，在源極電極87的下面，形成p+型層89。并且，如圖4所示，在n+型層81上形成漏極電極90。在該第1實(shí)施方式中，通過集成高端開關(guān)元件12和驅(qū)動電路11，盤繞的布線變短，可降低基于印刷基底和接合引起的寄生電感和電阻的變換效率的下降。另外，由于低端開關(guān)元件13期望低導(dǎo)通電阻，所以由離散元件構(gòu)成。
如上所述，根據(jù)第1實(shí)施方式，通過由第1芯片構(gòu)成高端開關(guān)元件和驅(qū)動電路，由第2芯片構(gòu)成低端開關(guān)元件，可降低印刷基底和接合(bonding)引起的寄生電感和電阻的影響。并且，通過將各個(gè)芯片放入同一封裝中，可盡量減少寄生電感的影響。由此，可降低DC-DC轉(zhuǎn)換器中變換效率的下降。
第2實(shí)施方式下面，說明本發(fā)明第2實(shí)施方式的半導(dǎo)體裝置。
圖5是表示本發(fā)明第2實(shí)施方式的DC-DC轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
在本實(shí)施方式中，將高端開關(guān)元件分割成兩個(gè)以上。例如，這里設(shè)置3個(gè)高端開關(guān)元件12A、12B、12C，對各個(gè)高端開關(guān)元件分別獨(dú)自設(shè)置驅(qū)動電路11A、11B、11C。在這種結(jié)構(gòu)中，對應(yīng)于連接于輸出端子TO上的負(fù)載中流過的電流，使分割成多個(gè)的高端開關(guān)元件的有源區(qū)域變化。
如圖5所示，在控制電路17上，分別連接3個(gè)驅(qū)動電路11A、11B、11C。在各個(gè)驅(qū)動電路11A、11B、11C上，分別連接高端開關(guān)元件12A、12B、12C的柵極。在高端開關(guān)元件12C的源極與低端開關(guān)元件13的漏極之間、和與線圈15的一端之間，連接感應(yīng)用電阻18。并且，在感應(yīng)用電阻18的一端和另一端上，連接控制電路17。
在這種電路結(jié)構(gòu)中，由感應(yīng)(sensor)用電阻18來監(jiān)視連接于輸出端子TO上的負(fù)載中流過的電流。當(dāng)規(guī)定電壓V2、V3為V2＞V3時(shí)，在感應(yīng)用電阻18中產(chǎn)生的電壓降ΔV大于等于電壓V2的情況下，驅(qū)動全部分割了的3個(gè)高端開關(guān)元件12A、12B、12C。另外，在電壓降ΔV大于等于電壓V3、小于電壓V2的情況下，驅(qū)動分割后的高端開關(guān)元件中的兩個(gè)高端開關(guān)元件12A、12B。并且，在電壓降ΔV小于電壓V3時(shí)，僅驅(qū)動一個(gè)高端開關(guān)元件12A。
由此，當(dāng)連接于輸出端子TO上的負(fù)載小時(shí)，可減小高端開關(guān)元件中柵極的驅(qū)動損耗(用于驅(qū)動高端開關(guān)元件的柵極電容的功率)。這是檢測電流并反饋給控制電路17來實(shí)現(xiàn)的，但即便以輸出電壓VOUT相對于設(shè)定值的變動幅度來反饋時(shí)也可適用。結(jié)果，在低負(fù)載時(shí)，可降低DC-DC轉(zhuǎn)換器中變換效率的下降。
第3實(shí)施方式下面，說明本發(fā)明第3實(shí)施方式的半導(dǎo)體裝置。
圖6是表示第3實(shí)施方式的DC-DC轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
如圖6所示，在高端開關(guān)元件12A、12B、12C、12D的附近，分別配置驅(qū)動它們的驅(qū)動電路11A、11B、11C、11D。這里，驅(qū)動電路11A、11B、11C、11D是至少導(dǎo)通或截止高端開關(guān)元件的電路?？刂乞?qū)動電路11A、11B、11C、11D的控制電路17也可配置在這些驅(qū)動電路的附近。
以前，將驅(qū)動高端開關(guān)元件的驅(qū)動電路和控制該驅(qū)動電路的控制電路相鄰配置在一個(gè)部位。因此，若向高端開關(guān)元件的柵極電極提供電荷或放電，則從驅(qū)動電路連到高端開關(guān)元件的柵極的布線中必然引起電流集中。圖6所示實(shí)施方式通過分散驅(qū)動高端開關(guān)元件的柵極電極的電流，可減小布線電阻的影響。由此，可降低DC-DC轉(zhuǎn)換器中變換效率的下降。
另外，圖7A是表示高端開關(guān)元件和驅(qū)動電路的具體結(jié)構(gòu)例的布置圖。
如圖7A所示，在半導(dǎo)體基底1上，以包含全部高端開關(guān)元件的四邊形，設(shè)置面積最小的高端開關(guān)區(qū)域3和外圍電路4。
在圖7A所示附圖中，在所述區(qū)域3內(nèi)的左側(cè)區(qū)域中，縱向排列多個(gè)形成高端開關(guān)元件的高端元件區(qū)域41。另一方面，在區(qū)域3內(nèi)的右側(cè)區(qū)域中，還縱向排列多個(gè)形成高端開關(guān)元件的高端元件區(qū)域41。在左側(cè)高端元件區(qū)域41與右側(cè)高端元件區(qū)域41之間，排列多個(gè)驅(qū)動在這種高端元件區(qū)域41中形成的高端開關(guān)元件的驅(qū)動電路42。驅(qū)動高端開關(guān)元件的驅(qū)動電路42的50％以上存在于高端開關(guān)區(qū)域中。
并且，在高端元件區(qū)域41上，形成連接于高端開關(guān)元件的漏極的布線VIN、和連接于高端開關(guān)元件的源極的布線VX。另外，外圍電路4包含控制驅(qū)動電路42的控制電路。另外，如圖7B所示，在半導(dǎo)體基底1上，除外圍電路4外，也可形成驅(qū)動低端開關(guān)元件的驅(qū)動電路91。
圖8是放大圖7A中的區(qū)域A的布置圖。如圖8所示，鄰接高端元件區(qū)域41來配置驅(qū)動電路42。并且，將連接于驅(qū)動電路42的布線43配置在高端元件區(qū)域41之間，柵極電極44從該布線43延伸。這樣，從各個(gè)驅(qū)動電路來控制高端開關(guān)元件的柵極電極。
另外，圖9是表示高端開關(guān)元件和驅(qū)動電路的另一具體結(jié)構(gòu)例的布置圖。圖10是放大圖9中的區(qū)域B的布置圖。
如圖9所示，附圖中，在左側(cè)縱向排列多個(gè)形成高端開關(guān)元件的高端元件區(qū)域41，右側(cè)也縱向排列多個(gè)高端元件區(qū)域41。在排列在左側(cè)的高端元件區(qū)域41與排列在右側(cè)的高端元件區(qū)域41之間，配置驅(qū)動高端開關(guān)元件的驅(qū)動電路42的最終段(開關(guān)電路)。換言之，將多個(gè)高端元件區(qū)域41排列成矩陣狀，在中央附近的高端元件區(qū)域41之間，配置放大電流并驅(qū)動高端開關(guān)元件的驅(qū)動電路42。
所述驅(qū)動電路42的最終段是由p溝道MOS場效應(yīng)晶體管(下面稱為pMOSFET)42A與n溝道MOS場效應(yīng)晶體管(下面稱為nMOSFET)42B構(gòu)成的開關(guān)電路。pMOSFET42A和nMOSFET42B的漏極連接于共同電極45上。
如圖9、圖10所示，在該共同電極45上，連接形成于高端元件區(qū)域41之間的布線46。并且，在布線46上，連接構(gòu)成形成于高端元件區(qū)域41內(nèi)的高端開關(guān)元件的柵極電極的柵極布線47。由此，至高端開關(guān)元件的柵極電極的布線變短，可降低柵極電阻。另外，柵極布線47例如由多晶硅構(gòu)成。
另外，在高端元件區(qū)域41上和布線46上，形成連接高端開關(guān)元件的源極48的源極電極層(所述布線VX)49、和連接高端開關(guān)元件的漏極50的漏極電極層(所述布線VIN)51。并且，將源極電極層49連接于驅(qū)動電路42的最終段的nMOSFET42B的源極上。
這樣，在高端元件區(qū)域41的正上方，形成連結(jié)于該相鄰高端開關(guān)元件的源極上的源極電極層49，并將驅(qū)動電路42的最終段的nMOSFET42B的源極直接連接于源極電極層49上，由此可降低電感的影響。即，通過分散驅(qū)動?xùn)艠O的總線，可防止電流集中，另外，由于可減少寄生電感，所以可降低DC-DC轉(zhuǎn)換器中變換效率的下降。
第4實(shí)施方式下面，說明本發(fā)明第4實(shí)施方式的半導(dǎo)體裝置。
圖11A是表示第4實(shí)施方式的DC-DC轉(zhuǎn)換器中的高端開關(guān)元件和驅(qū)動電路的具體結(jié)構(gòu)例的布置圖，圖12是放大圖11A中的區(qū)域C的布置圖。
這里，也示出使用nMOSFET來作為高端開關(guān)元件的實(shí)例。在所述第3實(shí)施方式中，在左側(cè)排列的多個(gè)高端元件區(qū)域與在右側(cè)排列的多個(gè)高端元件區(qū)域之間，配置驅(qū)動電路42，相反，在本第4實(shí)施方式中，在左側(cè)排列的多個(gè)高端元件區(qū)域之間、和在右側(cè)排列的多個(gè)高端元件區(qū)域之間，分別設(shè)置驅(qū)動電路。
如圖11A所示，附圖中，在左側(cè)縱向排列的多個(gè)高端元件區(qū)域41的各個(gè)之間、和在右側(cè)縱向排列的多個(gè)高端元件區(qū)域41的各個(gè)之間，配置驅(qū)動電路42。另外，外圍電路4包含控制驅(qū)動電路42的控制電路。另外，如圖11B所示，在半導(dǎo)體基底1上，除外圍電路4外，也可形成驅(qū)動低端開關(guān)元件的驅(qū)動電路91。
并且，如圖12所示，在驅(qū)動電路42上，連接構(gòu)成形成于高端元件區(qū)域41內(nèi)的高端開關(guān)元件的柵極電極的柵極布線44。由此，至高端開關(guān)元件的柵極電極的布線變短，可降低柵極電阻。另外，柵極布線44例如由多晶硅構(gòu)成。并且，在高端元件區(qū)域41上和驅(qū)動電路42上，形成連接于高端開關(guān)元件的漏極的布線VIN9、和連接于高端開關(guān)元件的源極的布線VX。
圖13是表示所述高端開關(guān)元件和驅(qū)動電路的另一具體結(jié)構(gòu)例的布置圖，圖14是放大圖13中的區(qū)域D的布置圖。
如圖13所示，附圖中，在左側(cè)縱向排列多個(gè)的高端元件區(qū)域41之間、和在右側(cè)縱向排列多個(gè)的高端元件區(qū)域41之間，配置由pMOSFET和nMOSFET構(gòu)成的驅(qū)動電路42的最終段(開關(guān)電路)。換言之，將高端元件區(qū)域分割成兩個(gè)以上后、排列成多個(gè)矩陣狀。另外，例如附圖中在左側(cè)縱向排列的高端元件區(qū)域41之間、和在右側(cè)縱向排列多個(gè)的高端元件區(qū)域41之間，細(xì)長地配置放大電流并驅(qū)動高端開關(guān)元件的驅(qū)動電路42的最終段。
如圖14所示，驅(qū)動電路42的最終段由nMOSFET42B與pMOSFET42A構(gòu)成，形成開關(guān)電路。nMOSFET42B與pMOSFET42A的漏極連接于共同電極45上。
在所述共同電極45上，連接構(gòu)成形成于高端元件區(qū)域41內(nèi)的高端開關(guān)元件的柵極電極的柵極布線47。由此，至高端開關(guān)元件的柵極電極的布線變短，可降低柵極電阻。另外，柵極布線47例如由多晶硅構(gòu)成。
另外，在高端元件區(qū)域41上和驅(qū)動電路42上，形成連接高端開關(guān)元件的源極48的源極電極層(所述布線VX)49、和連接高端開關(guān)元件的漏極50的漏極電極層(所述布線VIN)51。將源極電極層49連接于驅(qū)動電路42的最終段的nMOSFET42B的源極上。
另外，在驅(qū)動電路42上，形成連接于nMOSFET42A的柵極上的布線52、連接于pMOSFET42B的柵極上的布線53。并且，形成向pMOSFET42A的源極提供電源電壓的布線55、向nMOSFET42B的源極提供基準(zhǔn)電位(例如接地電位)的布線54。
這樣，在驅(qū)動電路的最終段的正上方，形成連結(jié)于該相鄰高端開關(guān)元件的源極上的源極電極層49，并將驅(qū)動電路42的最終段的nMOSFET42B的源極直接連接于源極電極層49上，由此可降低電感的影響。即，可減少寄生電感，可降低DC-DC轉(zhuǎn)換器中變換效率的下降。
圖15是表示所述實(shí)施方式的半導(dǎo)體裝置中的電極裝配的布置圖。
如圖15所示，在形成高端開關(guān)元件和驅(qū)動電路的半導(dǎo)體裝置(芯片)1上，形成源極電極層49、漏極電極層51。在這些極電極層49和漏極電極層51上，分別形成多個(gè)焊盤(bump)56。另外，通過焊盤56將半導(dǎo)體裝置1電連接于印刷基底等上。由此，與由引線盤繞的情況相比，可減少寄生電感，可降低DC-DC轉(zhuǎn)換器中變換效率的下降。
第5實(shí)施方式下面，說明本發(fā)明第5實(shí)施方式的半導(dǎo)體裝置。
圖16是表示本發(fā)明第5實(shí)施方式的DC-DC轉(zhuǎn)換器結(jié)構(gòu)的電路圖。
在本實(shí)施方式中，在同一半導(dǎo)體基底1上形成低端開關(guān)元件13、與高端開關(guān)元件12和驅(qū)動電路11。
在DC-DC轉(zhuǎn)換器的提供電流小的情況下，由于不必減小低端開關(guān)元件13的導(dǎo)通電阻，所以低端開關(guān)元件13也可形成于形成高端開關(guān)元件12和驅(qū)動電路11的同一半導(dǎo)體基底(芯片)上。通過這種結(jié)構(gòu)，與圖1所示實(shí)施方式相比，可進(jìn)一步減小寄生電感，可降低DC-DC轉(zhuǎn)換器中變換效率的下降。
另外，下面說明所述第1-第5實(shí)施方式的半導(dǎo)體裝置中的低端開關(guān)元件13的截面結(jié)構(gòu)。這里，示出由橫向MOS場效應(yīng)晶體管來構(gòu)成低端開關(guān)元件13的實(shí)例。圖17是表示所述實(shí)施方式的DC-DC轉(zhuǎn)換器中低端開關(guān)元件的第1例的截面圖。
如圖17所示，在p型半導(dǎo)體基底61上，形成n+型埋入層62。在n+型埋入層62上，形成p型層63。在p型層63中，形成作為基極區(qū)域64的p型勢阱層。在該基極區(qū)域64的表面區(qū)域中，形成作為源極區(qū)域65的n+型層。在p型層63的表面區(qū)域，與源極區(qū)域65相隔離地形成作為漏極區(qū)域66的n+型層。在源極區(qū)域65與漏極區(qū)域66之間，形成與漏極區(qū)域66接觸的RESURF層(n型層)67。
在所述漏極區(qū)域65與RESURF層67之間的基極區(qū)域64和p型層63(溝道區(qū)域)上，經(jīng)柵極絕緣膜形成柵極電極68。
在所述結(jié)構(gòu)上，形成分層絕緣膜69，在分層絕緣膜69內(nèi)的源極區(qū)域65上，形成電連接于源極區(qū)域65上的源極電極70。并且，在分層絕緣膜69內(nèi)的漏極區(qū)域66上，形成電連接于漏極區(qū)域66上的漏極電極71。這里，覆蓋柵極電極68地形成所述源極電極70，換言之，沿垂直于半導(dǎo)體基底表面的方向彼此交迭地配置柵極電極68與源極電極70。通過這種配置，增大柵極電極68與源極電極70之間的電容。
就所述低端開關(guān)元件13而言，從自動打開(self turn on)的觀點(diǎn)看，要求“電容Crss/電容Ciss”小。所謂自動打開是指低端開關(guān)元件13在截止?fàn)顟B(tài)時(shí)，通過漏極電壓的電壓變化率(dv/dt)來變?yōu)閷?dǎo)通狀態(tài)。電容Crss表示低端開關(guān)元件中的柵極與漏極間的電容。電容Ciss表示低端開關(guān)元件中的柵極與源極之間的電容、和柵極與漏極之間的電容之和。
單純增長柵極長度，面向柵極與p型勢阱層的源極區(qū)域的面積變大，可增大電容Ciss。此時(shí)，因?yàn)闇系篱L度變長，所以導(dǎo)通電阻也變大。因此，如圖17所示，通過覆蓋所述柵極電極面積的50％以上地覆蓋源極電極70來配置在柵極電極68的上方，增大柵極與源極之間的電容，增大電容Ciss。從而，不會增大低端開關(guān)元件13的導(dǎo)通電阻，可增大電容Ciss。結(jié)果，可減小低端開關(guān)元件13的“電容Crss/電容Ciss”。
圖18是表示所述實(shí)施方式的DC-DC轉(zhuǎn)換器中低端開關(guān)元件的第2例的截面圖。
如圖18所示，在柵極電極68的下面，接觸n+型層的源極區(qū)域65地設(shè)置n型層72。由此，通過增長柵極長度，不會增長溝道長度，可增大柵極與源極之間的電容。通過這種結(jié)構(gòu)，不會增大低端開關(guān)元件13的導(dǎo)通電阻，可增大電容Ciss。
另外，在圖17與圖18所示實(shí)例中，通過改變器件結(jié)構(gòu)，增大柵極與源極之間的電容，但通過改進(jìn)布置布圖，可增大柵極與源極之間的電容。圖19A和圖19B表示實(shí)施改進(jìn)的所述布置圖案，圖19A是低端開關(guān)元件的形成區(qū)域，圖19B是高端開關(guān)元件的形成區(qū)域。圖20A和圖20B分別表示沿圖19A中的19A-19A、和圖19B中的19B-19B的截面。
如圖20B所示，高端開關(guān)元件在柵極布線47與布線46的接觸區(qū)域，增厚柵極布線47正下方的場氧化膜73。另一方面，如圖20A所示，低端開關(guān)元件為了增大柵極與源極之間的電容，在柵極布線47與布線46的接觸區(qū)域，減薄柵極布線47正下方的氧化膜74。由此，可防止自動打開。
下面，說明所述第5實(shí)施方式的DC-DC轉(zhuǎn)換器的布置。
圖21是表示所述第5實(shí)施方式的DC-DC轉(zhuǎn)換器中高端開關(guān)元件、低端開關(guān)元件和驅(qū)動電路的具體結(jié)構(gòu)例的布置圖。
如圖21所示，在半導(dǎo)體裝置(芯片)1上，配置高端開關(guān)區(qū)域81、低端元件區(qū)域82、柵極布線區(qū)域83、和外圍電路84。在高端元件區(qū)域81中，形成高端開關(guān)元件，同時(shí)，配置形成驅(qū)動該高端開關(guān)元件的驅(qū)動電路的高端驅(qū)動區(qū)域85。在低端元件區(qū)域82中，形成低端開關(guān)元件，同時(shí)，配置形成驅(qū)動該低端開關(guān)元件的驅(qū)動電路的低端驅(qū)動區(qū)域86。在高端元件區(qū)域81與低端元件區(qū)域82之間，配置柵極布線區(qū)域83。在柵極布線區(qū)域83中，形成連接于驅(qū)動電路的柵極信號布線。并且，外圍電路84包含控制分別驅(qū)動高端開關(guān)元件和低端開關(guān)元件的驅(qū)動電路的控制電路。
另外，在半導(dǎo)體裝置1上的高端元件區(qū)域81的上方，形成第1電極層87，在半導(dǎo)體裝置1上的高端元件區(qū)域81和低端元件區(qū)域82的上方，形成第2電極層88。并且，在半導(dǎo)體裝置1上的低端元件區(qū)域82的上方，形成第3電極層89。
第1電極層87連接于高端開關(guān)元件的電流通路的一端上(在高端開關(guān)元件為nMOSFET的情況下，為漏極電極)。向該第1電極層87提供輸入電壓VIN。第2電極層88連接于高端開關(guān)元件的電流通路的另一端(在高端開關(guān)元件為nMOSFET的情況下，為源極電極)、和低端開關(guān)元件的漏極上。該第2電極層88具有電壓VX。第3電極層89連接于低端開關(guān)元件的源極上。向該第3電極層89提供接地電位GND。
在這些第1電極層87上、第2電極層88上和第3電極層89上，分別形成多個(gè)焊盤90。另外，通過焊盤90將半導(dǎo)體裝置1電連接于印刷基底等上。由此，與由引線盤繞的情況相比，可減少寄生電感，可降低DC-DC轉(zhuǎn)換器中變換效率的下降。另外，若低端開關(guān)元件的柵極電阻大，則將第3電極層89固定在接地電位GND的效果小，所以容易受到電壓變化(dv/dt)的影響，容易引起自動打開。圖22中示出現(xiàn)有低端開關(guān)元件的布置。現(xiàn)有低端開關(guān)元件如圖22所示，配置柵極墊片G1。但是，由于僅在一個(gè)部位有柵極墊片，所以低端開關(guān)元件內(nèi)部的柵極盤繞大，柵極電阻變大。另外，由于連結(jié)驅(qū)動電路與低端開關(guān)元件的柵極墊片的布線為一條，所以具有引起電流集中，布線電阻增加的趨勢。
因此，為了緩和連結(jié)驅(qū)動電路與低端開關(guān)元件的柵極墊片的布線的電流集中，同時(shí)低端開關(guān)元件內(nèi)部的柵極盤繞變小，如圖23、24、25所示，對低端開關(guān)元件13-1、13-2、...、13-n設(shè)置柵極電極G1、G2、...、Gn。即，形成兩個(gè)以上低端開關(guān)元件的柵極電極。另外，形成多個(gè)連結(jié)驅(qū)動電路91與低端開關(guān)元件的柵極墊片G1、G2、...、Gn的布線。并且，為了減小連結(jié)驅(qū)動電路與低端開關(guān)元件的柵極墊片的布線的盤繞，將外圍電路4配置在半導(dǎo)體基底1的中央部。
如此，可減小低端開關(guān)元件的柵極電阻，可減小自動打開的影響。
根據(jù)本發(fā)明的實(shí)施方式，可提供一種可降低DC-DC轉(zhuǎn)換器的寄生電感和電阻并提高變換效率的半導(dǎo)體裝置。
另外，上述各實(shí)施方式不僅可單獨(dú)實(shí)施，也可適當(dāng)組合后實(shí)施。并且，在所述各實(shí)施方式中包含各個(gè)階段的發(fā)明，通過適當(dāng)組合各實(shí)施方式公開的多個(gè)構(gòu)成要件，也可提取各個(gè)階段的發(fā)明。
對于本領(lǐng)域的技術(shù)人員而言，其它的優(yōu)點(diǎn)和變更是顯而易見的。因此，本發(fā)明在其寬的范圍內(nèi)不限于這里所示和所述的特定細(xì)節(jié)和代表性的實(shí)施例。據(jù)此，在不脫離下面的權(quán)利要求和其等同描述所定義的一般發(fā)明概念的精神和范圍下，可進(jìn)行各種變更。
權(quán)利要求
1.一種半導(dǎo)體裝置，具備高端開關(guān)元件，形成于第1半導(dǎo)體基底上，向電流通路的一端提供輸入電壓，所述電流通路的另一端連接于電感上；驅(qū)動電路，在形成了所述高端開關(guān)元件的所述第1半導(dǎo)體基底上形成，驅(qū)動所述高端開關(guān)元件；和低端開關(guān)元件，在與所述第1半導(dǎo)體基底不同的第2半導(dǎo)體基底上形成，在漏極上連接電感，向源極提供基準(zhǔn)電位。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述低端開關(guān)元件是電流從所述第2半導(dǎo)體基底的表面通到背面的縱向MOS場效應(yīng)晶體管，所述高端開關(guān)元件是所述縱向MOS場效應(yīng)晶體管以外的MOS場效應(yīng)晶體管。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體裝置，其特征在于所述縱向MOS場效應(yīng)晶體管包含溝槽型MOS場效應(yīng)晶體管。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述第1半導(dǎo)體基底與所述低端開關(guān)元件被放入同一封裝中。
5.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于配備多個(gè)所述高端開關(guān)元件和所述驅(qū)動電路，對各個(gè)所述高端開關(guān)元件設(shè)置對其進(jìn)行驅(qū)動的所述驅(qū)動電路。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于還具備控制電路，對應(yīng)于流過所述電感的電流或輸出電壓，將所述多個(gè)高端開關(guān)元件控制成導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)之一的狀態(tài)。
7.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于所述驅(qū)動電路的50％以上的部分存在于形成高端開關(guān)元件的區(qū)域中。
8.根據(jù)權(quán)利要求5所述的半導(dǎo)體裝置，其特征在于所述驅(qū)動電路夾在多個(gè)形成高端開關(guān)元件的區(qū)域之間。
9.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于還具備第1電極層，連接于所述高端開關(guān)元件的電流通路的一端上，形成于所述高端開關(guān)元件的上方；第2電極層，連接于所述高端開關(guān)元件的所述電流通路的另一端上，形成于所述高端開關(guān)元件的上方；和焊盤，分別形成于所述第1電極層上和所述第2電極層上。
10.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述高端開關(guān)元件和所述低端開關(guān)元件包含橫向MOS場效應(yīng)晶體管。
11.根據(jù)權(quán)利要求1所述的半導(dǎo)體裝置，其特征在于所述半導(dǎo)體裝置是將直流電壓變壓的DC-DC轉(zhuǎn)換器。
12.一種半導(dǎo)體裝置，具備高端開關(guān)元件，形成于半導(dǎo)體基底上，向電流通路的一端提供輸入電壓，所述電流通路的另一端連接于電感上；高端驅(qū)動電路，在形成了所述高端開關(guān)元件的所述半導(dǎo)體基底上形成，驅(qū)動所述高端開關(guān)元件；低端開關(guān)元件，在形成了所述高端開關(guān)元件和所述高端驅(qū)動電路的所述半導(dǎo)體基底上形成，漏極連接于所述高端開關(guān)元件的所述電流通路的另一端與所述電感之間，向源極提供基準(zhǔn)電位；和低端驅(qū)動電路，在形成了所述高端開關(guān)元件、所述高端驅(qū)動電路和低端開關(guān)元件的所述半導(dǎo)體基底上形成，驅(qū)動所述低端開關(guān)元件。
13.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于具備多個(gè)所述高端開關(guān)元件和所述高端驅(qū)動電路，對各個(gè)所述高端開關(guān)元件設(shè)置對其進(jìn)行驅(qū)動用的所述高端驅(qū)動電路。
14.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于還具備控制電路，對應(yīng)于流過所述電感的電流或輸出電壓，將所述多個(gè)高端開關(guān)元件控制成導(dǎo)通狀態(tài)和截止?fàn)顟B(tài)之一的狀態(tài)。
15.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于所述高端驅(qū)動電路的50％以上的部分存在于形成高端開關(guān)元件的區(qū)域中。
16.根據(jù)權(quán)利要求13所述的半導(dǎo)體裝置，其特征在于所述高端驅(qū)動電路夾在多個(gè)形成高端開關(guān)元件的區(qū)域之間。
17.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于還具備第1電極層，連接于所述高端開關(guān)元件的電流通路的一端上，形成于所述高端開關(guān)元件的上方；第2電極層，連接于所述高端開關(guān)元件的所述電流通路的另一端和所述低端開關(guān)元件的漏極上；第3電極層，連接于所述低端開關(guān)元件的源極上；和焊盤，分別形成于所述第1電極層上、所述第2電極層上和所述第3電極層上。
18.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于所述高端開關(guān)元件和所述低端開關(guān)元件包含橫向MOS場效應(yīng)晶體管。
19.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于所述低端開關(guān)元件配置成具有柵極電極、源極電極，所述源極電極覆蓋所述柵極電極的面積的50％以上。
20.根據(jù)權(quán)利要求12所述的半導(dǎo)體裝置，其特征在于所述半導(dǎo)體裝置是將直流電壓變壓的DC-DC轉(zhuǎn)換器。
21.一種半導(dǎo)體裝置，具備形成于半導(dǎo)體基底上的第1區(qū)域中的第1功率MOS場效應(yīng)晶體管；形成于所述半導(dǎo)體基底上的第2區(qū)域中的第2功率MOS場效應(yīng)晶體管；和第1、第2開關(guān)電路，形成于所述第1區(qū)域與所述第2區(qū)域之間的所述半導(dǎo)體基底上，分別驅(qū)動所述第1、第2功率MOS場效應(yīng)晶體管。
22.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其特征在于在所述第1、第2開關(guān)電路的上方，形成所述第1、第2功率MOS場效應(yīng)晶體管的源極電極。
23.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其特征在于所述第1、第2開關(guān)電路與所述第1、第2功率MOS場效應(yīng)晶體管相鄰配置，提供所述第1、第2開關(guān)電路輸出的布線，在形成所述第1功率MOS場效應(yīng)晶體管的所述第1區(qū)域、與形成所述第2功率MOS場效應(yīng)晶體管的第2區(qū)域之間形成。
24.根據(jù)權(quán)利要求21所述的半導(dǎo)體裝置，其特征在于所述半導(dǎo)體裝置是將直流電壓變壓的DC-DC轉(zhuǎn)換器。
全文摘要
本發(fā)明提供一種包含功率MOSFET和驅(qū)動該晶體管的驅(qū)動電路的、適用于高速轉(zhuǎn)換的非絕緣型DC－DC轉(zhuǎn)換器。半導(dǎo)體裝置具備高端開關(guān)元件、驅(qū)動電路和低端開關(guān)元件。所述高端開關(guān)元件形成于第1半導(dǎo)體基底上，向電流通路的一端提供輸入電壓，所述電流通路的另一端連接于電感上。所述驅(qū)動電路形成于形成所述高端開關(guān)元件的所述第1半導(dǎo)體基底上，驅(qū)動所述高端開關(guān)元件。所述低端開關(guān)元件形成于與所述第1半導(dǎo)體基底不同的第2半導(dǎo)體基底上，在漏極上連接電感，向源極提供基準(zhǔn)電位。
文檔編號H02M1/08GK1630093SQ200410101189
公開日2005年6月22日 申請日期2004年12月20日 優(yōu)先權(quán)日2003年12月18日
發(fā)明者中村和敏, 安原紀(jì)夫, 末代知子, 松下憲一, 中川明夫 申請人:株式會社東芝