專利名稱：用以提高可靠電壓操作范圍的分門極驅(qū)動方案的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及功率調(diào)節(jié)器，尤其涉及DC/DC變換器。
背景技術(shù)：
直流-直流(DC/DC)變換器通常包括上部驅(qū)動器部分和下部驅(qū)動器部分，用以通過外部電感器和外部電容器將電流傳送給負(fù)載。
例如，圖1顯示了一種DC/DC變換器系統(tǒng)100，該系統(tǒng)具有被稱為“buck”結(jié)構(gòu)的降壓結(jié)構(gòu)。脈寬調(diào)制器(PWM)控制器110控制上部驅(qū)動器和下部驅(qū)動器，其中上部驅(qū)動器包含PMOS晶體管120而下部驅(qū)動器包含NMOS晶體管130。晶體管120和130通常采用功率晶體管來實現(xiàn)。負(fù)載140可經(jīng)由電感器150和電容器160與晶體管120和晶體管130的輸出相耦合。系統(tǒng)100還包括寄生電感L1和L2，引起寄生電感L1和L2的可能是封裝印制電路板的線路電感，諸如電容器180這樣的外部去耦電容器的有限等效串連電感(ESL)，或是其他因素。在操作中，PWM控制器110交替地接通和斷開晶體管120和晶體管130，因此電流交替流過電流路徑I1和電流路徑I2。
圖1所示結(jié)構(gòu)對于大電流應(yīng)用來說可能不是最佳的，這是因為PMOS功率晶體管一般有較大的導(dǎo)通狀態(tài)下的漏極-源極電阻RDS-on。例如對PMOS功率晶體管來說，其RDS-on一般比同等尺寸的NMOS晶體管的RDS-on值高兩到三倍。為了獲得同等的RDS-on，將需要增大PMOS功率晶體管的尺寸。然而，較大的器件會導(dǎo)致門開關(guān)損耗增加，并可能導(dǎo)致所不希望的龐大模片尺寸。
另一方面，可以同時對于上部驅(qū)動器和下部驅(qū)動器使用NMOS功率晶體管。圖2A顯示了這樣一種可選實施例。DC/DC變換器系統(tǒng)200包括PWM控制器210用以控制上部驅(qū)動器，該上部驅(qū)動器包含頂部NMOS晶體管220和底部NMOS晶體管230。系統(tǒng)200還包括與頂部晶體管220相連的驅(qū)動器前置自舉電路215和自舉電容CBS218。
由于NMOS晶體管的RDS-on值相對相應(yīng)的PMOS晶體管來說較低，圖2A所示實施例可以比圖1所示實施例提供更高性能。然而，附加驅(qū)動器前置自舉電路使得系統(tǒng)的復(fù)雜度增大。如果NMOS晶體管220是集成的，則NMOS晶體管220在導(dǎo)通狀態(tài)下的擊穿電壓對更高的電流應(yīng)用來說可能過低，換言之，可能不得不減小可靠輸入電壓的操作范圍。
例如，圖2B顯示了在多個VGS值下，典型的5V NMOS晶體管的擊穿和階躍恢復(fù)特性。相之形成對照，圖2C顯示了典型的5V PMOS晶體管在相同的VGS值下的擊穿特性。NMOS晶體管在其門極電壓為低或者說晶體管截止時可以經(jīng)受高VGS。如圖2C所示，PMOS晶體管通常能夠比同等NMOS晶體管更好地經(jīng)受導(dǎo)通狀態(tài)的電壓負(fù)荷。

發(fā)明內(nèi)容
本發(fā)明申請要求被轉(zhuǎn)讓給的美國臨時專利申請第60/492,403號的優(yōu)先權(quán)，該申請于2003年8月4日提出，名稱為“ADriver Scheme forImproved Reliability of High Efficiency，High Current Switched Regulator(一種用于提升高效高電流切換調(diào)節(jié)器可靠性的驅(qū)動器方案)”，其全文在此結(jié)合作為參考資料。
概括地說，從一方面看，本發(fā)明提供了一種功率調(diào)節(jié)器，其包括具備第一驅(qū)動器輸出的第一驅(qū)動器和具備第二驅(qū)動器輸出的第二驅(qū)動器。該第一驅(qū)動器可以包括第一開關(guān)和第二開關(guān)，其中第一開關(guān)具有與第一驅(qū)動器輸出相連的輸出端，而且第二開關(guān)也具有與第一驅(qū)動器輸出相連的輸出端。第一開關(guān)的功率耗散可小于第二開關(guān)的功率耗散。例如，第一開關(guān)和第二開關(guān)可以采用晶體管來實現(xiàn)，其中第一開關(guān)由于其晶體管的類型或尺寸而具有比第二開關(guān)更低的功率耗散。
上述第二開關(guān)的導(dǎo)通狀態(tài)擊穿電壓可以比第一開關(guān)的導(dǎo)通狀態(tài)擊穿電壓高。例如，第一開關(guān)和第二開關(guān)可以用晶體管來實現(xiàn)，其中第二開關(guān)由于其晶體管的類型和尺寸而具有比第一開關(guān)更高的導(dǎo)通狀態(tài)擊穿電壓。
在某些實施例中，第一開關(guān)可以由NMOS晶體管構(gòu)成，并且所述調(diào)節(jié)器還可以包括與第一晶體管的門極相連的驅(qū)動器前置自舉電路。
在某些實施例中，所述調(diào)節(jié)器可以包括用以斷開第一驅(qū)動器的電路。該電路可以被設(shè)置成通過控制施加到第一晶體管門極上的電壓的第一斷開起始時間和第一轉(zhuǎn)換速率來斷開第一驅(qū)動器。該電路可以進一步被設(shè)置成用以控制施加到第二晶體管門極上的電壓的第二斷開起始時間和第二轉(zhuǎn)換速率。
所述電路可以被設(shè)置成控制第一斷開起始時間，使得第一斷開起始時間處于第二斷開起始時間之前。該電路可被設(shè)置成控制第一轉(zhuǎn)換速率而使其大于第二轉(zhuǎn)換速率。該電路可以被設(shè)置成控制第一斷開起始時間、第二斷開起始時間、第一轉(zhuǎn)換速率和第二轉(zhuǎn)換速率，使得第一晶體管在第二斷開起始時間之前被斷開。
所述調(diào)節(jié)器可以被包含在直流-直流(DC/DC)變換器中。該調(diào)節(jié)器可以包括一濾波器，該濾波器的輸入與第一驅(qū)動器輸出和第二驅(qū)動器輸出相連。該濾波器可以和一負(fù)載相連。
第一驅(qū)動器還可以包括一個或多個附加開關(guān)，每個開關(guān)具有和第一驅(qū)動器輸出相連的輸出端。第二驅(qū)動器可以包括一個或多個第二驅(qū)動器開關(guān)，每個第二驅(qū)動器開關(guān)具有和第二驅(qū)動器輸出相連的輸出端。第二驅(qū)動器開關(guān)可以由NMOS晶體管構(gòu)成。上述一個或多個第二驅(qū)動器開關(guān)可以包括第一晶體管和第二晶體管，該第一晶體管所具有的導(dǎo)通狀態(tài)漏極-源極電阻比第二晶體管的導(dǎo)通狀態(tài)漏極-源極電阻低。
概括地說，從另一方面看，所述功率調(diào)節(jié)器可以包括第一驅(qū)動裝置，該第一驅(qū)動裝置包括第一驅(qū)動輸出裝置。第一驅(qū)動裝置可以包括第一開關(guān)裝置，該第一開關(guān)裝置借助一輸出裝置和第一驅(qū)動輸出裝置相連；并且上述第一驅(qū)動裝置還可以包括第二開關(guān)裝置，該第二開關(guān)裝置借助一輸出裝置和第一驅(qū)動輸出裝置相連。第一開關(guān)裝置的功率耗散可以小于第二開關(guān)裝置的功率耗散。
概括地說，從另一方面看，本發(fā)明提供了一種斷開驅(qū)動器的方法，該方法可以包括斷開驅(qū)動器的第一開關(guān)以及斷開驅(qū)動器的第二開關(guān)，該第一開關(guān)具有比驅(qū)動器的第二開關(guān)更低的導(dǎo)通狀態(tài)下的功率耗散。第一開關(guān)可以包括第一晶體管，而斷開驅(qū)動器的第一開關(guān)可以包括改變施加到該第一晶體管門極上的電壓，使其從接通電壓改變?yōu)閿嚅_電壓，第一晶體管在接通電壓作用下接通，而在斷開電壓下斷開。
上述第二開關(guān)可以包括第二晶體管，而斷開驅(qū)動器的第二開關(guān)可以包括改變施加到該第二晶體管門極上的電壓，使其從接通電壓改變?yōu)閿嚅_電壓，第二晶體管在接通電壓作用下接通，在斷開電壓下斷開。
上述改變施加到第一晶體管門極上電壓的步驟，其執(zhí)行時間可以與第一晶體管的斷開時間相同，同時，改變第二晶體管門極上電壓的步驟，其執(zhí)行時間可以與第二晶體管的斷開時間相同。第二晶體管的斷開時間可以比第一晶體管的斷開時間長。例如，第二晶體管斷開時間可以至少為第一晶體管斷開時間的兩倍。
上述方法還可以包括接通一不同的驅(qū)動器。上述接通不同的驅(qū)動器可以包括接通包含于該不同驅(qū)動器內(nèi)的一個或多個開關(guān)。這一個或多個開關(guān)可以用晶體管來實現(xiàn)。所述方法還可以包括斷開不同的驅(qū)動器。在一實施例中，該不同驅(qū)動器包括第一晶體管和第二晶體管，而斷開該不同驅(qū)動器包括在斷開第二晶體管之前斷開第一晶體管。第一晶體管可以具有比第二晶體管更低的導(dǎo)通狀態(tài)下?lián)p耗。第一晶體管可以具有比第二晶體管更低的導(dǎo)通狀態(tài)下的擊穿電壓。
在下面的描述和附圖中闡述了一個或多個實施例的細(xì)節(jié)。其他特征和優(yōu)點將由描述、附圖以及權(quán)利要求而變得明顯。


圖1是按照現(xiàn)有技術(shù)的一種DC/DC變換器的示意圖。
圖2A是按照現(xiàn)有技術(shù)的另一種DC/DC變換器的示意圖。
圖2B說明了典型的5V NMOS晶體管的擊穿和階躍恢復(fù)特性。
圖2C說明了典型5V的PMOS晶體管的擊穿特性。
圖3是按照本發(fā)明一個實施例的一種功率調(diào)節(jié)器的示意圖。
圖4是一個DC/DC變換器系統(tǒng)的實施例的示意圖，其中該變換器系統(tǒng)在頂部開關(guān)中結(jié)合了NMOS和PMOS晶體管。
圖5說明了一種用以斷開DC/DC變換器系統(tǒng)的驅(qū)動器的方法，該DC/DC變換器系統(tǒng)例如即為圖4所示的系統(tǒng)。
圖6顯示了如圖2A所示DC/DC變換器系統(tǒng)的電壓V1，V2，VX和電流IL。
圖7顯示了如圖1所示DC/DC變換器的電壓V1，V2，VX和電流I，其中晶體管的門極電壓增長緩慢但dI/dt仍然高。
圖8顯示了用以減少或消除過沖(over-shoot)和下沖(under-shoot)的DC/DC變換器的一個實施例。
圖9顯示了用于如圖8所示實施例的電壓V1a，V1b，VX，V2與電流I1和I2。
圖10顯示了一個DC/DC變換器系統(tǒng)的實施例，該變換器系統(tǒng)在上部驅(qū)動器部分包含兩個以上的晶體管。
在不同的圖中，相同的附圖標(biāo)記表示相同的元件。
具體實施例方式
本說明書所描述的系統(tǒng)和技術(shù)可以使具有改善的可靠性的高效功率調(diào)節(jié)器得以實現(xiàn)。
如圖1和2A所示的DC/DC變換器有許多局限性。例如，對于集成的DC/DC變換器，內(nèi)部電壓跳動(由圖示PVDD和PVSS的下沖和過沖引起)可能導(dǎo)致不希望的噪聲，并可能導(dǎo)致晶體管組件過載。電壓跳動尤其會增大晶體管220的電壓負(fù)荷，該晶體管可能會承受比輸入電壓高大約2V的VDS值。加至晶體管220的額外電壓負(fù)荷會限制系統(tǒng)200的可靠輸入電壓操作范圍。
發(fā)生電壓跳動可能主要歸因于寄生電感，如圖2A所示的電感L1和電感L2。圖2A中的變換器200可處于三個狀態(tài)之一。在第一狀態(tài)或稱狀態(tài)1中，晶體管220接通而晶體管230斷開。VX為高電平，流過電感器250的電流增加，而且電容器280被充電。在第二狀態(tài)或稱狀態(tài)2中，晶體管220斷開而晶體管230接通。VX為低電平，流過電感器250的電流減小。在第三狀態(tài)或稱狀態(tài)3中，晶體管220和晶體管230都是斷開的。第三狀態(tài)發(fā)生于第一狀態(tài)和第二狀態(tài)之間的過渡階段。在第三狀態(tài)所經(jīng)歷的時間通常被稱為死區(qū)時間。
圖6顯示了在晶體管220的門極處的電壓V1，在晶體管230的門極處的電壓V2，在晶體管220和230的公共端處的電壓VX，以及流過圖2A中電感器250的電流。
在介于第一狀態(tài)和第二狀態(tài)之間的過渡階段，電流在電流路徑232和電流路徑234之間切換。PVDD和PVSS在外部電源電壓PVIN和PGND下可能會經(jīng)歷下沖和過沖，這主要是由于寄生電感L1和L2。
過沖和下沖可以下面的方式發(fā)生。在第一狀態(tài)中，流過電感器250的電流在晶體管220被斷開之前增加到峰值電流IP。這一電流流經(jīng)寄生電感L1，因此當(dāng)晶體管220被斷開時，就產(chǎn)生電壓 該電壓阻止流過L1的電流變化。同樣的是，產(chǎn)生了電壓 該電壓阻止流過L2的電流變化，請注意，在晶體管230被接通前，流過L2的電流是經(jīng)由晶體管230的體二極管(body diode)傳導(dǎo)的。
流過寄生電感L1和L2的電流的變化持續(xù)時間可能在若干納秒或者數(shù)十納秒的量級，而電流變化速率在每納秒若干安培的量級。因此，在從第一狀態(tài)到第二狀態(tài)的過渡階段，PVDD可能過沖高于PGND達(dá) 同樣，PVSS可能下沖低于PGND達(dá) 如上面所提示的，在晶體管230接通之前，流過L2的電流是經(jīng)由晶體管230的體二極管傳導(dǎo)的，因此VX可能下沖達(dá) 其中，VD是體二極管的正向電壓降。
可以用多種方法來抑制跳動電壓?？梢酝ㄟ^改進封裝和印制電路板的布局和通過減少去耦電容器的ESL來減小寄生電感L1和L2。然而，這樣做會顯著增加系統(tǒng)成本。
其它方法包括減少門極驅(qū)動電壓的轉(zhuǎn)換速率以增加流經(jīng)寄生電感的電流的變化時間(并從而減小相應(yīng)的dI/dt)。然而，這種方法可能顯著增加死區(qū)時間。參照圖7和圖1，如果晶體管120的門極電壓增加緩慢，直到t2點才能對流經(jīng)L1的電流有作用，在該點，VX下降到低于PVSS(例如接地)。在t2和t3之間，流經(jīng)L1的電流從IP減少到0，而流經(jīng)L2的電流從0增加到IP。如圖7所示，減少門極驅(qū)動電壓轉(zhuǎn)換速率僅影響大約1/4的切換時間。因此，在dI/dt方面所得到的減少較小，而死區(qū)時間方面卻會有較大增加。進而言之，既然晶體管在死區(qū)時間工作于高RDS-on區(qū)間，變換器的效率就被較低了。
本發(fā)明人認(rèn)為，包含有用于上部驅(qū)動器或者下部驅(qū)動器中的一個或多個驅(qū)動器的多個開關(guān)的功率調(diào)節(jié)器可以提供比現(xiàn)有系統(tǒng)更好的解決方案。例如，可用多個開關(guān)來減少或者消除由上述電源過沖和下沖引起的問題。
圖3顯示了根據(jù)本發(fā)明一個實施例的功率調(diào)節(jié)器。DC/DC變換器300包括與上部驅(qū)動器320和下部驅(qū)動器330相連的PWM控制器310。上部驅(qū)動器320包括第一開關(guān)322和第二開關(guān)324。PWM控制器310通過開關(guān)端子323控制第一開關(guān)322，并且通過開關(guān)端子325控制第二開關(guān)324。PWM控制器310通過開關(guān)端子333控制開關(guān)332。PWM控制器310控制第一開關(guān)322、第二開關(guān)324、和開關(guān)332，從而交替地產(chǎn)生電流I1和I2，以便通過濾波器370向負(fù)載390提供直流輸出。
在上部驅(qū)動器320中設(shè)置多個開關(guān)可以有許多益處。例如，第一開關(guān)322可以比第二驅(qū)動器324更有效(例如具有更低的功率耗散)，而第二開關(guān)324可具有更高的導(dǎo)通狀態(tài)擊穿電壓。系統(tǒng)300可以被設(shè)置得令第一開關(guān)322承載大部分電流I1，而第二開關(guān)324承受最主要的導(dǎo)通狀態(tài)電壓負(fù)荷。因此，系統(tǒng)300可以既高效又可靠。
在某些實施例中，第一開關(guān)322和第二開關(guān)324可以用功率晶體管來實現(xiàn)。圖4顯示了一個DC/DC變換器系統(tǒng)400的實施例，其中上部驅(qū)動器420的第一開關(guān)以NMOS晶體管422實現(xiàn)，而第二開關(guān)以PMOS晶體管424來實現(xiàn)。在某些實施例中，晶體管422比晶體管424大，以至于在上部驅(qū)動器420的大部分工作周期中，晶體管422承載電流的主要部分。晶體管422與晶體管424的最優(yōu)尺寸和相關(guān)的RDS-on值與處理相關(guān)。在某些實施例中，晶體管422可以被設(shè)置為承載約70％到約95％之間的電流，不過其它實施例也是可能的。變換器400包括與晶體管422的門極423相連的驅(qū)動器前置自舉電路415和自舉電容器CBS418。
變換器400包括PWM控制器410，用以控制上部驅(qū)動器420和下部驅(qū)動器430的工作周期(例如，在所期望的時間以所期望的轉(zhuǎn)換速率來接通和斷開晶體管422、晶體管424和晶體管432)。
如上面所提到的，由于具有較低的導(dǎo)通狀態(tài)擊穿電壓，NMOS晶體管在導(dǎo)通狀態(tài)下承受電壓負(fù)荷的能力弱于PMOS晶體管。在諸如圖2A所示變換器系統(tǒng)200的變換器中，最高的電壓負(fù)荷發(fā)生在電流由上部驅(qū)動器切換到下部驅(qū)動器的時候。在一個實施例中，變換器系統(tǒng)400的可靠性可以如圖5所示的方法500那樣，通過斷開上部驅(qū)動器420而得到改善。
在斷開上部驅(qū)動器420以前，NMOS晶體管422(具有較低的RDS-on)承載了電流的主要部分(步驟510)。例如，晶體管422可以承載大約90％的電流，而晶體管424承載10％的電流。為了斷開上部驅(qū)動器420，可以首先相對快地斷開NMOS晶體管422(步驟520)。接著，由PMOS晶體管424來承載上部驅(qū)動器的所有電流(步驟530)。隨后再相對緩慢地斷開PMOS晶體管(步驟540)。相對快速地斷開晶體管422減少了與斷開晶體管422相關(guān)的部分死區(qū)時間。然而，既然I1在晶體管422被斷開時沒有顯著變化，跳動電壓就不會對處于其導(dǎo)通狀態(tài)的晶體管422施加過度的電壓負(fù)荷。
相對緩慢地斷開晶體管424增加了電流I1的變化時間。因此，抑制了電壓跳動。進一步，既然PMOS晶體管424在導(dǎo)通狀態(tài)下具有明顯比NMOS晶體管422高的擊穿電壓，其更能承受電壓瞬變而不至于被擊穿。
因此，變換器400可以比變換器200更為可靠。然而，既然在上部驅(qū)動器的大部分工作周期中，NMOS晶體管422(其具有較低的RDS-on值)承載了大部分電流，變換器400的效率就不會被過度損害。
具有上部和/或下部驅(qū)動器的功率調(diào)節(jié)器的另一個實施例如圖8所示，其中驅(qū)動器包含多個開關(guān)。圖8顯示了具有上部驅(qū)動器820的DC/DC變換器系統(tǒng)800，該上部驅(qū)動器包含第一PMOS晶體管822和第二PMOS晶體管824。請注意，在某些實施例中，第一晶體管822和第二晶體管824可以都由NMOS晶體管來實現(xiàn)。第一晶體管822的RDS-on比第二晶體管824的RDS-on小，其中晶體管822和824的RDS-on的最優(yōu)相對值與處理相關(guān)。在一示范實施例中，晶體管822的RDS-on對晶體管824的RDS-on的比值大約為1到9。
系統(tǒng)800還包括時間和轉(zhuǎn)換速率控制器812A到812D(概括地稱之為控制器812)?？刂破?12被用來控制施加到晶體管822、824、832、和834門極的電壓的時間和變化速率。在圖8中所示的控制器812是與PWM控制器810分開的；但顯然它們也可以是與PWM控制器810集成在一起的。
上部驅(qū)動器820和下部驅(qū)動器830可以如下面所述那樣被斷開和接通，從而減小或者消除PVDD和PVSS的過沖和下沖。圖9顯示了從斷開上部驅(qū)動器820之前的時間t0，直到接通下部驅(qū)動器830的時間t5的V1a、V1b、VX和I1。
從t0到t1，上部驅(qū)動器820接通，電流大部分流經(jīng)晶體管822(具有更低的RDS-on值)。為斷開上部驅(qū)動器820，時間和轉(zhuǎn)換速率控制器812A首先在如圖所示從t1到t2的時間段上，通過增加在晶體管822的門極處的電壓V1a來斷開晶體管822。如圖9所示，VX非常迅速地降到低于0V電壓。控制器812B接著在從t2到t4的時間段上，通過增加在晶體管824的門極處的電壓V1b來緩慢斷開晶體管824。如圖9所示，在t2到t3的時間段上，I1和I2分別從IP變化到0和從0變化到IP。
上述方法可被用來有效地減少流過寄生電感的電流的dI/dt(并從而減小或者消除諸如系統(tǒng)800等系統(tǒng)的過沖和下沖問題)，這是通過容許電流在t2到t3的時間段內(nèi)從IP變到0而實現(xiàn)的。然而，由于t1和t2之間的過渡時間(在該時間內(nèi)VX減少到0)比使用現(xiàn)有系統(tǒng)所得時間小很多，本方法不會導(dǎo)致死區(qū)時間的大幅增加。
在時間t4可以接通下部驅(qū)動器830。由于I2在接通下部驅(qū)動器830之前增加到IP(它是通過晶體管832和/或晶體管834的體二極管傳導(dǎo)的)，控制器812C和812D可同時接通晶體管832和834。在其它實施例中，控制器812C和812D可以不同時地接通晶體管。
下部驅(qū)動器830的晶體管832具有比晶體管834更小的RDS-on值。為斷開下部驅(qū)動器830，控制器812C可首先迅速斷開晶體管832，同時控制器812D可較慢地斷開晶體管834。最后，為接通上部驅(qū)動器820，控制器812A和812B可同時或者不同時地接通晶體管822和824。請注意，盡管在圖8中控制器812A到812D被顯示成是分開的，但它們并非一定是分開的。
盡管圖8顯示了晶體管822和晶體管824均由PMOS晶體管來實現(xiàn)，而晶體管832和834均由NMOS晶體管來實現(xiàn)，其它實現(xiàn)方案也是可能的。例如，可以用圖4所示的實施例(和類似實施例)來減少或者消除上述的過沖和下沖。
圖10顯示了系統(tǒng)1000的另外一個實施例，其中，可在上部驅(qū)動器1020和/或下部驅(qū)動器1030中使用兩個以上晶體管。例如，上部驅(qū)動器1020包括M個晶體管1022-1到1022-M，其中晶體管1022-1到1022-(M-1)是NMOS晶體管，而晶體管1022-M是PMOS晶體管。盡管其它實施方案也是可能的，所示下部驅(qū)動器1030包含一個NMOS晶體管1032。
可用如上所述像系統(tǒng)1000這樣的的系統(tǒng)來增加系統(tǒng)的可靠性，并減少或者消除PVDD和PVSS的過沖和下沖。例如，晶體管1022-1到1022-(M-1)可在上部驅(qū)動器接通時承載大部分電流。為了斷開上部驅(qū)動器1020，可首先斷開晶體管1022-1到1022-(M-1)?？呻S后再斷開晶體管1022-M。在這樣一種實施例中，系統(tǒng)1000可能會更可靠，這是因為PMOS晶體管1022-M具有比NMOS晶體管1022-1到1022-(M-1)更高的導(dǎo)通狀態(tài)擊穿電壓；并且還可能是高效的，這是因為NMOS晶體管1022-1到1022-(M-1)具有比晶體管1022-M更低的電阻。
系統(tǒng)1000可包括時間和轉(zhuǎn)換速率控制器1012(其可包含多個或者單個控制器)，以便控制接通和斷開晶體管1022-1到1022-M的時刻和時間間隔。在這樣一種實施例中，可以參照圖8和9接通和斷開晶體管1022-1到1022-M以減小或者消除上述的過沖和下沖。例如，為斷開上部驅(qū)動器1020，控制器1012可以快速斷開晶體管1022-1到1022-(M-1)，然后慢速斷開晶體管1022-M。晶體管1022-1到1022-(M-1)可以按順序斷開，或者在它們被斷開的時間段上有部分重疊或者完全重疊。
以上描述了一些實施例。然而應(yīng)理解的是，在不脫離本發(fā)明的精神和范圍的情況下，可以做出種種修改。例如，可以使用不同的PMOS和NMOS晶體管的組合。功率調(diào)節(jié)器(例如DC/DC變換器系統(tǒng))所包括的晶體管數(shù)目可以與所述上部和/或下部驅(qū)動器中的晶體管數(shù)目不相同?？墒褂貌煌愋偷拈_關(guān)。舉例來說，可在某些實施例中使用其它類型的晶體管，如雙極晶體管。因此，其它這類實施例也處于所附的權(quán)利要求范圍內(nèi)。
權(quán)利要求
1.一種功率調(diào)節(jié)器，其特征在于包括包括第一驅(qū)動器輸出的第一驅(qū)動器，該第一驅(qū)動器包括具有輸出端的第一開關(guān)，該第一開關(guān)的輸出端與所述第一驅(qū)動器輸出相連；該第一驅(qū)動器還包括具有輸出端的第二開關(guān)，該第二開關(guān)的輸出端與所述第一驅(qū)動器輸出相連，其中該第一開關(guān)的功率耗散小于該第二開關(guān)的功率耗散；和包括第二驅(qū)動器輸出的第二驅(qū)動器，該第二驅(qū)動器輸出與該第一驅(qū)動器輸出相連。
2.如權(quán)利要求1所述的調(diào)節(jié)器，其特征在于所述第二開關(guān)的導(dǎo)通狀態(tài)擊穿電壓比所述第一開關(guān)的導(dǎo)通狀態(tài)擊穿電壓大。
3.如權(quán)利要求1所述的調(diào)節(jié)器，其特征在于所述第一開關(guān)由第一晶體管構(gòu)成，并且所述第二開關(guān)由第二晶體管構(gòu)成。
4.如權(quán)利要求3所述的調(diào)節(jié)器，其特征在于所述第一晶體管的導(dǎo)通狀態(tài)擊穿電壓比所述第二晶體管的導(dǎo)通狀態(tài)擊穿電壓小。
5.如權(quán)利要求3所述的調(diào)節(jié)器，其特征在于所述第一晶體管和所述第二晶體管是相同類型的。
6.如權(quán)利要求5所述的調(diào)節(jié)器，其特征在于所述相同類型是NMOS型。
7.如權(quán)利要求3所述的調(diào)節(jié)器，其特征在于所述第一晶體管和所述第二晶體管是不同類型的。
8.如權(quán)利要求3所述的調(diào)節(jié)器，其特征在于所述第一晶體管由NMOS晶體管構(gòu)成，并且所述調(diào)節(jié)器進一步包括與所述第一晶體管的門極相連的驅(qū)動器前置自舉電路。
9.如權(quán)利要求3所述的調(diào)節(jié)器，其特征在于進一步包括用以斷開所述第一驅(qū)動器的電路。
10.如權(quán)利要求9所述的調(diào)節(jié)器，其特征在于所述電路是通過控制施加到所述第一晶體管的門極上的電壓的第一斷開起始時間和第一轉(zhuǎn)換速率，并進一步通過控制施加到所述第二晶體管的門極上的電壓的第二斷開起始時間和第二轉(zhuǎn)換速率，來斷開所述第一驅(qū)動器的。
11.如權(quán)利要求10所述的調(diào)節(jié)器，其特征在于所述電路控制所述第一斷開起始時間而使得該第一斷開起始時間在所述第二斷開起始時間之前。
12.如權(quán)利要求11所述的調(diào)節(jié)器，其特征在于所述電路控制使得所述第一轉(zhuǎn)換速率大于所述第二轉(zhuǎn)換速率。
13.如權(quán)利要求12所述的調(diào)節(jié)器，其特征在于所述電路還控制所述的第一斷開起始時間、第二斷開起始時間、第一轉(zhuǎn)換速率、第二轉(zhuǎn)換速率，而使得所述第一晶體管在所述第二斷開起始時間之前被斷開。
14.如權(quán)利要求1所述的調(diào)節(jié)器，其特征在于所述調(diào)節(jié)器被包含于直流-直流(DC/DC)變換器中。
15.如權(quán)利要求1所述的調(diào)節(jié)器，其特征在于進一步包括濾波器，該濾波器具有和所述的第一驅(qū)動器輸出和第二驅(qū)動器輸出相連的輸入端。
16.如權(quán)利要求15所述的調(diào)節(jié)器，其特征在于所述濾波器還具有與負(fù)載相連的輸出端。
17.如權(quán)利要求1所述的調(diào)節(jié)器，其特征在于所述第一驅(qū)動器還包括一個或多個附加開關(guān)，每個所述附加開關(guān)都具有與所述第一驅(qū)動器輸出相連的輸出端。
18.如權(quán)利要求1所述的調(diào)節(jié)器，其特征在于所述第二驅(qū)動器包括一個或多個第二驅(qū)動器開關(guān)，每個所述第二驅(qū)動器開關(guān)都具有與所述第二驅(qū)動器輸出相連的輸出端。
19.如權(quán)利要求18所述的調(diào)節(jié)器，其特征在于所述一個或多個第二驅(qū)動器開關(guān)中，至少有一個由NMOS晶體管構(gòu)成。
20.如權(quán)利要求18所述的驅(qū)動器，其特征在于所述一個或多個第二驅(qū)動器開關(guān)由第一晶體管和第二晶體管構(gòu)成，該第一晶體管具有比該第二晶體管的導(dǎo)通狀態(tài)漏極-源極電阻RDS-on值更低的RDS-on。
21.如權(quán)利要求18所述的調(diào)節(jié)器，其特征在于所述一個或多個第二驅(qū)動器開關(guān)由第一晶體管和第二晶體管構(gòu)成，該第一晶體管具有比該第二晶體管的導(dǎo)通狀態(tài)擊穿電壓更低的導(dǎo)通狀態(tài)擊穿電壓。
22.一種功率調(diào)節(jié)器，其特征在于包括包括第一驅(qū)動輸出裝置的第一驅(qū)動裝置，該第一驅(qū)動裝置包括第一開關(guān)裝置，該開關(guān)裝置借助一輸出裝置與該第一驅(qū)動輸出裝置相連；所述第一驅(qū)動裝置還包括第二開關(guān)裝置，該第二開關(guān)裝置借助一輸出裝置與該第一驅(qū)動輸出裝置相連，其中所述第一開關(guān)裝置的功率耗散小于所述第二開關(guān)裝置的功率耗散；和包括第二驅(qū)動輸出裝置的第二驅(qū)動裝置，該第二驅(qū)動輸出裝置與所述第一驅(qū)動輸出裝置相連。
23.如權(quán)利要求22所述的功率調(diào)節(jié)器，其特征在于所述第二開關(guān)裝置的導(dǎo)通狀態(tài)擊穿電壓比所述第一開關(guān)裝置的導(dǎo)通狀態(tài)擊穿電壓大。
24.如權(quán)利要求22所述的功率調(diào)節(jié)器，其特征在于所述第一開關(guān)裝置由第一晶體管構(gòu)成，并且所述第二開關(guān)裝置由第二晶體管構(gòu)成。
25.如權(quán)利要求24所述的功率調(diào)節(jié)器，其特征在于所述第一晶體管的導(dǎo)通狀態(tài)漏極-源極電阻RDS-on比所述第二晶體管的RDS-on小。
26.如權(quán)利要求24所述的功率調(diào)節(jié)器，其特征在于所述第一晶體管和所述第二晶體管是相同類型的。
27.如權(quán)利要求26所述的功率調(diào)節(jié)器，其特征在于所述相同類型是NMOS型。
28.如權(quán)利要求24所述的功率調(diào)節(jié)器，其特征在于所述第一晶體管和所述第二晶體管是不同類型的。
29.如權(quán)利要求24所述的功率調(diào)節(jié)器，其特征在于所述第一晶體管由NMOS晶體管構(gòu)成，并且所述功率調(diào)節(jié)器進一步包括與所述第一晶體管的門極相連的驅(qū)動裝置前置自舉電路。
30.如權(quán)利要求24所述的功率調(diào)節(jié)器，其特征在于進一步包括用以斷開所述第一驅(qū)動裝置的裝置。
31.如權(quán)利要求30所述的功率調(diào)節(jié)器，其特征在于所述用以斷開所述第一驅(qū)動裝置的裝置是通過控制施加到所述第一晶體管的門極上的電壓的第一斷開起始時間和第一轉(zhuǎn)換速率，并進一步通過控制施加到所述第二晶體管的門極上的電壓的第二斷開起始時間和第二轉(zhuǎn)換速率，來斷開所述第一驅(qū)動裝置的。
32.如權(quán)利要求31所述的功率調(diào)節(jié)器，其特征在于所述用以斷開所述第一驅(qū)動裝置的裝置控制所述第一斷開起始時間，而使得該第一斷開起始時間在所述第二斷開起始時間之前。
33.如權(quán)利要求32所述的功率調(diào)節(jié)器，其特征在于所述用以斷開所述第一驅(qū)動裝置的裝置控制使得所述第一轉(zhuǎn)換速率大于所述第二轉(zhuǎn)換速率。
34.如權(quán)利要求33所述的功率調(diào)節(jié)器，其特征在于所述用以斷開所述第一驅(qū)動裝置的裝置還控制所述的第一斷開起始時間、第二斷開起始時間、第一轉(zhuǎn)換速率、第二轉(zhuǎn)換速率，而使得所述第一晶體管在所述第二斷開起始時間之前被斷開。
35.如權(quán)利要求22所述的功率調(diào)節(jié)器，其特征在于所述功率調(diào)節(jié)器被包含于直流-直流(DC/DC)變換器中。
36.如權(quán)利要求22所述的功率調(diào)節(jié)器，其特征在于進一步包括濾波裝置，該濾波裝置具有所述的第一驅(qū)動輸出裝置和第二驅(qū)動輸出裝置相連的輸入裝置。
37.如權(quán)利要求36所述的功率功率調(diào)節(jié)器，其特征在于所述濾波裝置還具有與負(fù)載相連的輸出裝置。
38.如權(quán)利要求22所述的功率調(diào)節(jié)器，其特征在于所述第一驅(qū)動裝置還包括一個或多個附加開關(guān)裝置，每個所述附加開關(guān)裝置都具有與所述第一驅(qū)動輸出裝置相連的輸出裝置。
39.如權(quán)利要求22所述的功率調(diào)節(jié)器，其特征在于所述第二驅(qū)動裝置包括一個或多個第二驅(qū)動開關(guān)裝置，每個所述第二驅(qū)動開關(guān)裝置都具有與所述第二驅(qū)動輸出裝置相連的輸出裝置。
40.如權(quán)利要求39所述的功率調(diào)節(jié)器，其特征在于所述一個或多個第二驅(qū)動開關(guān)裝置中，至少有一個由NMOS晶體管構(gòu)成。
41.如權(quán)利要求39所述的功率調(diào)節(jié)器，其特征在于所述一個或多個第二驅(qū)動開關(guān)裝置由第一晶體管和第二晶體管構(gòu)成，該第一晶體管具有比該第二晶體管的導(dǎo)通狀態(tài)漏極-源極電阻RDS-on值更低的RDS-on。
42.如權(quán)利要求39所述的功率調(diào)節(jié)器，其特征在于所述一個或多個第二驅(qū)動開關(guān)裝置由第一晶體管和第二晶體管構(gòu)成，該第一晶體管具有比該第二晶體管的導(dǎo)通狀態(tài)擊穿電壓更低的導(dǎo)通狀態(tài)擊穿電壓。
43.一種斷開功率調(diào)節(jié)器的驅(qū)動器的方法，其特征在于包括A)斷開所述驅(qū)動器的第一開關(guān)，該第一開關(guān)具有比所述驅(qū)動器的第二開關(guān)更小的導(dǎo)通狀態(tài)下的功率耗散；B)在A之后，斷開所述驅(qū)動器的第二開關(guān)。
44.如權(quán)利要求43所述的方法，其特征在于所述第一開關(guān)由第一晶體管構(gòu)成，并且其中斷開所述驅(qū)動器的第一開關(guān)包括改變施加到所述第一晶體管的門極上的電壓，使其從接通電壓變?yōu)閿嚅_電壓，所述第一晶體管在該接通電壓下是接通的而在該斷開電壓下是斷開的。
45.如權(quán)利要求44所述的方法，其特征在于改變施加到所述第一晶體管的門極上的電壓這一步驟，在與所述第一晶體管的斷開時間相同的時間內(nèi)執(zhí)行。
46.如權(quán)利要求45所述的方法，其特征在于所述第二開關(guān)由第二晶體管構(gòu)成，并且其中斷開所述驅(qū)動器的第二開關(guān)包括改變施加到所述第二晶體管的門極上的電壓，使其從接通電壓變?yōu)閿嚅_電壓，所述第二晶體管在該接通電壓下是接通的而在該斷開電壓下是斷開的。
47.如權(quán)利要求46所述的方法，其特征在于改變施加到所述第二晶體管的門極上的電壓這一步驟，在與所述第二晶體管的斷開時間相同的時間內(nèi)執(zhí)行。
48.如權(quán)利要求47所述的方法，其特征在于所述第二晶體管的斷開時間比所述第一晶體管的斷開時間長。
49.如權(quán)利要求48所述的方法，其特征在于所述第二晶體管的斷開時間至少是所述第一晶體管的斷開時間的兩倍。
50.如權(quán)利要求43所述的方法，其特征在于進一步包括C)在B之后，接通不同的驅(qū)動器。
51.如權(quán)利要求50所述的方法，其特征在于接通所述不同的驅(qū)動器包括接通一個或多個包含在該不同的驅(qū)動器中的開關(guān)。
52.如權(quán)利要求51所述的方法，其特征在于包含在所述不同的驅(qū)動器中的一個或多個開關(guān)是以晶體管實現(xiàn)的，并且其中接通一個或多個包含在該不同的驅(qū)動器中的開關(guān)包括向該一個或多個開關(guān)的門極施加接通電壓。
53.如權(quán)利要求50所述的方法，其特征在于進一步包括D)在C之后，斷開所述不同的驅(qū)動器。
54.如權(quán)利要求53所述的方法，其特征在于所述不同的驅(qū)動器由第一晶體管和第二晶體管構(gòu)成，并且其中步驟D包括在斷開該第二晶體管之前斷開該第一晶體管。
55.如權(quán)利要求54所述的方法，其特征在于所述第一晶體管具有比所述第二晶體管更低的導(dǎo)通狀態(tài)功率損耗。
56.如權(quán)利要求55所述的方法，其特征在于所述第一晶體管具有比所述第二晶體管更低的導(dǎo)通狀態(tài)擊穿電壓。
全文摘要
本發(fā)明提供了具有改善可靠性的用于高效功率調(diào)節(jié)器的系統(tǒng)和技術(shù)。所述功率調(diào)節(jié)器可以包括第一驅(qū)動器，該第一驅(qū)動器包括第一開關(guān)和第二開關(guān)，其中第一開關(guān)的功率耗散小于第二開關(guān)的功率耗散。所述功率調(diào)節(jié)器可以包括第二驅(qū)動器。所述第一和第二開關(guān)可以用晶體管來實現(xiàn)，所述晶體管可以具有不同的導(dǎo)通狀態(tài)下的擊穿電壓和/或?qū)顟B(tài)下的漏極－源極電阻。
文檔編號H02M3/10GK1581658SQ20041004285
公開日2005年2月16日 申請日期2004年5月26日 優(yōu)先權(quán)日2003年8月4日
發(fā)明者S·蘇塔迪加, J·張, S·戈納萬 申請人:馬維爾國際貿(mào)易有限公司