專利名稱：變換器裝置的制作方法
技術領域：
本發(fā)明涉及將交流功率變換成直流功率的變換器裝置，具體地說，涉及具有改善功率因數(shù)的功率因數(shù)改善電路的變換器裝置。
背景技術：
傳統(tǒng)的將交流功率變換成直流功率的AC-DC變換器中，作為改善功率因數(shù)并降低高次諧波電流的構成，使用例如專利文獻1所示的高次諧波電流降低電路。
但是，專利文獻1的高次諧波電流降低電路中，形成了將對整流電路的輸出電壓進行電阻分割后的電壓作為檢測輸入電壓提供給高次諧波電流降低電路的構成，因而，AC電源上疊加的噪聲影響高次諧波電流降低電路的動作，從而影響功率因數(shù)改善和高次諧波電流的降低。
特開平9-252578號公報(第5～第9欄，圖1～10)發(fā)明內容本發(fā)明鑒于解決上述的問題，其目的是提供具備可排除交流電源上疊加的噪聲的影響，降低高次諧波并改善功率因數(shù)的功率因數(shù)改善電路的變換器裝置。
本發(fā)明的第一方面所述的變換器裝置，具備將交流功率變換成直流功率的AD變換器部及改善上述AD變換器部的功率因數(shù)的功率因數(shù)改善部，上述功率因數(shù)改善部包括光耦合器，將上述AD變換器部的交流電源波形變換成數(shù)字信號并輸出；計算機系統(tǒng)，根據(jù)上述數(shù)字信號作成與上述交流電源波形同步的全波整流波形數(shù)據(jù)；DA變換器，將基于上述AD變換器部中的輸出電壓和預先設定的設定電壓的電壓誤差的電壓誤差信號作為基準電壓，將上述基準電壓和上述全波整流波形數(shù)據(jù)相乘，輸出與上述AD變換器部中的輸入電壓的波形相似的目標電流值波形；以及，電流控制部，執(zhí)行上述目標電流值波形和流過上述AD變換器部的上述電流的波形的比較，控制流過上述AD變換器部的電流，使兩者的電流誤差變小。


圖1是本發(fā)明的實施例1的變換器裝置的構成圖。
圖2是本發(fā)明的實施例1的變換器裝置的動作說明圖。
圖3是DA變換器的動作說明圖。
圖4是DA變換器的乘法功能的說明圖。
圖5是DA變換器的構成說明圖。
圖6是本發(fā)明的實施例1的變換器裝置的變形例1的構成圖。
圖7是本發(fā)明的實施例1的變換器裝置的變形例2的構成圖。
圖8是本發(fā)明的實施例2的變換器裝置的構成圖。
圖9是本發(fā)明的實施例2的變換器裝置的振蕩電路的構成圖。
圖10是本發(fā)明的實施例2的變換器裝置的振蕩電路的動作說明圖。
圖11是本發(fā)明的實施例2的變換器裝置的振蕩電路的其他構成圖。
圖12是本發(fā)明的實施例2的變換器裝置的變形例1的構成圖。
圖13是本發(fā)明的實施例2的變換器裝置的變形例2的構成圖。
圖14是本發(fā)明的實施例3的變換器裝置的構成圖。
圖15是本發(fā)明的實施例3的變換器裝置的振蕩電路的構成圖。
圖16是本發(fā)明的實施例3的變換器裝置的變形例1的構成圖。
圖17是本發(fā)明的實施例3的變換器裝置的變形例1的動作說明圖。
圖18是本發(fā)明的實施例3的變換器裝置的變形例2的構成圖。
圖19是本發(fā)明的實施例3的變換器裝置的變形例2的動作說明圖。
符號說明15、15A微計算機 17、18、19 DA變換器具體實施方式
<A.實施例1>
<A-1.裝置構成>
圖1是本發(fā)明的實施例1的變換器裝置100的構成圖。圖1所示變換器裝置100具備AD變換器部101，將從交流電源1供給的交流功率變換成直流功率并提供給負載7；功率因數(shù)改善部102，它具有功率因數(shù)改善電路103。
AD變換器部101中，從交流電源1供給的交流功率，首先提供給全波整流二極管橋2。全波整流二極管橋2由二極管D1、D2、D3及D4構成，其負極輸出與第1輸出線PW連接，正極輸出與第2輸出線GD連接。
第1輸出線PW上，從全波整流二極管橋2側開始順序插入升壓線圈3、換流二極管4，換流二極管4的負極與負載7連接。另外，第2輸出線GD上，插入電阻R4，與負載7連接。另外，第2輸出線GD在電阻R4和全波整流二極管橋2之間接地。
換流二極管4的正極和電阻R4的負載7側的端部之間，連接有IGBT(絕緣柵極晶體管)等的開關裝置5，換流二極管4的負極和接地之間，連接有串聯(lián)的電阻R1及R2，換流二極管4的負極和比電阻R1及R2更靠近負載7側的第2輸出線GD之間連接有平滑電容器6。
功率因數(shù)改善電路103主要由電壓誤差放大器8(電壓誤差信號生成部)、電流誤差放大器10、比較器11、三角波振蕩器12、輸出緩沖器13及直流電源PS構成。
另外，AD變換器部101和功率因數(shù)改善電路103之間，電氣連接有執(zhí)行電流誤差放大器10的增益設定的增益設定部G1及執(zhí)行電壓誤差放大器8的增益設定的增益設定部G2。
另外，功率因數(shù)改善部102的結構中，具有用以檢測交流電源1的輸出的光耦合器14及微計算機15(計算機系統(tǒng))，光耦合器14的輸出Vp提供給微計算機15的MCU(memory control unit)，變換器輸出DAO從微計算機15內的DA變換器17提供給功率因數(shù)改善電路103，基準電壓VREF從功率因數(shù)改善電路103提供給DA變換器17。另外，微計算機15與基準時鐘信號源16連接。
功率因數(shù)改善電路103的結構中，電流誤差放大器10的輸出與比較器11的正極輸入連接，三角波振蕩器12的輸出提供給比較器11的負極輸入。比較器11的輸出提供給開關裝置5的控制端子。另外，形成變換器輸出DAO從微計算機15內的DA變換器17提供給電流誤差放大器10的正極輸入的構成。
增益設定部G1包括第1端部與AD變換器部101的電阻R4的負載7側的端部連接、第2端部與電流誤差放大器10的負極輸入連接的電阻R6；在電阻R6的第2端部和電流誤差放大器10的輸出之間串聯(lián)的電阻R7及電容器C1；以及在電阻R6的第2端部和電流誤差放大器10的輸出之間連接的電容器C2。
另外，形成以下結構，即，正電壓從直流電源PS提供給電壓誤差放大器8的正極輸入，電壓誤差放大器8的輸出作為基準電壓VREF提供給微計算機15內的DA變換器17。
增益設定部G2包括第1端部與AD變換器部101的電阻R1和R2的連接結點連接、第2端部與電壓誤差放大器8的負極輸入連接的電阻R8；在電阻R8的第2端部和電壓誤差放大器8的輸出之間連接的電阻R9。
<A-2.動作>
接著，參照圖1用圖2～圖5說明變換器裝置100的動作。
AD變換器部101是升壓型的AC-DC變換器，通過開關裝置5的導通/截止動作在升壓線圈3激勵磁場能量，以提高電壓。
即，開關裝置5若導通，則從升壓線圈3向開關裝置5流過電流，在升壓線圈3中積蓄電磁能量。此時，換流二極管4不導通，從平滑電容器6向負載7供給電流。
另一方面，開關裝置5若截止，則由于升壓線圈3流過電流突然消失，升壓線圈3的兩端發(fā)生反電動勢，換流二極管4的正極側的電壓變得比負極側的電壓，即平滑電容器6的電壓高，因而換流二極管4導通，對平滑電容器6充電，同時也向負載7供給電流。
這樣，AD變換器部101通過導通/截止流過升壓線圈3的電流，可發(fā)生比輸入電壓高的電壓。另外，由于僅僅使開關裝置5導通/截止會導致輸出電壓Vo持續(xù)上升，因而可采用電壓誤差放大器8進行反饋，以保持規(guī)定的電壓值。
電壓誤差放大器8是將用電阻R4及R5電阻分割的電壓作為輸入電壓的反相放大器，反相放大設定電壓和實際的輸出電壓Vo的誤差。即，負載7變輕，輸出電壓Vo上升到高于設定電壓時，使電壓誤差放大器8的輸出下降，負載7變重、輸出電壓Vo低于設定電壓時，使電壓誤差放大器8的輸出上升。
<A-2-1.功率因數(shù)的改善效果>
接著，說明電流誤差放大器10的動作前，用圖2說明功率因數(shù)的改善的結構。
輸入為交流功率的電氣電路中，若電流和電壓的相位差為θ，輸入該電氣電路的功率P由P＝VIcosθ給出，比例常數(shù)cosθ稱為功率因數(shù)。電氣電路要求的功率P一定時，由于電源電壓V一定，功率因數(shù)(cosθ)越大(越接近1)，電流I的峰值越小。
AC-DC變換器等的電容器輸入型的電氣電路中，電路中流過電流的波形成為峰值達到有效值的5～10倍的突出波形。這里，圖2所示商用電源的交流電源1的電源電壓Vac中包含許多高次諧波分量，該高次諧波分量也包含于全波整流的輸入電壓Vi的波形中，成為噪聲的原因。
電容器輸入型的電氣電路中為了改善功率因數(shù)，必須協(xié)調電路中流過的電流和輸入電壓的相位，降低峰電流值。
從而，變換器裝置100中，也為了協(xié)調DA變換器部101中流過的電流和輸入電壓Vi的相位，控制電流波形使之成為與輸入電壓波形相似的正弦波。為此使用電流誤差放大器10。
電流誤差放大器10中，求出目標電流值即提供與輸入電壓的波形相似的目標電流值波形的電流值和實際電路中流過的電流的誤差，根據(jù)該電流誤差控制開關裝置5。
為典型的AC-DC變換器時，電流誤差在全波整流波形的波谷部分變得最大，波峰部分變得最小。
圖2表示全波整流的電壓即輸入電壓Vi的波形和電流誤差放大器10的輸出電壓Vs的波形。另外，圖2表示在電流誤差放大器10的輸出波形上重疊三角波振蕩器12的輸出波形。
圖2中可明白，電流誤差放大器10的輸出波形(Vs)成為將全波整流波形反相后的波形，電流誤差在全波整流波形的波谷部分變得最大，波峰部分變得最小。
從而，電流誤差大的期間，延長開關裝置5的導通期間，增加電路中流過的電流，反之，電流誤差小的期間，通過縮短開關裝置5的導通期間，減少電路中流過的電流。
更具體地說，將電流誤差放大器10的輸出和三角波振蕩器12的輸出輸入比較器11，比較兩者的電平，在兩者的電平有差別的期間，即電流誤差小的期間，減小比較器11的輸出脈沖的寬度，兩者的電平無差別期間，即電流誤差大的期間，擴大比較器11的輸出脈沖的寬度，對開關裝置5進行PWM(Pulse width modulation脈寬調制)控制。另外，由于電流誤差放大器10、比較器11、三角波振蕩器12及輸出緩沖器13控制開關裝置5并控制流過AD變換器部101的電流，因而也總稱為電流控制部。
通過以上的動作，流過AD變換器部101的電流的波形和輸入電壓(Vi)的波形成為相似的正弦波，相位一致并且功率因數(shù)提高。
<A-2-2.高次諧波的降低效果>
另外，實際流過AD變換器部101的電流作為電阻R4中發(fā)生的電壓被檢測并提供給電流誤差放大器10，在電流誤差放大器10中，作為目標電流值與DA變換器17的輸出電壓DAO進行比較，求出電流誤差，因而可以期待高次諧波的降低效果，可獲得更高的功率因數(shù)改善效果。
即，如圖2所示，交流電源1輸出的電源電壓Vac包含許多高次諧波分量，由于僅僅進行全波整流，該高次諧波分量仍包含在全波整流后的輸入電壓Vi的波形中。但是，由于電源電壓Vac輸入光耦合器14，從光耦合器14獲得與交流電源1的周期同步的數(shù)字信號Vp，因而輸入的交流信號上疊加的高次諧波分量，即噪聲被排斥。
光耦合器14是由發(fā)光二極管和光敏晶體管等的受光元件組合而成的元件，用發(fā)光二極管將電氣信號變換成光信號，用受光元件接收并再次恢復成電氣信號。發(fā)光二極管若被提供交流信號，則在交流信號的正信號即正弦波的波峰部分中流過電流而發(fā)光，因而光敏晶體管輸出高電平的電氣信號，在交流信號的負信號即正弦波的波谷部分中不流過電流因而不發(fā)光，光敏晶體管輸出低電平的電氣信號。
因而，輸入的交流信號上疊加的高次諧波分量，即噪聲被排斥，不出現(xiàn)在從光耦合器14輸出的數(shù)字信號Vp中。
微計算機15中，作成與從光耦合器14輸出的數(shù)字信號Vp同步的n比特的全波整流波形數(shù)據(jù)，向內置的DA變換器17輸出。
該動作用圖3說明。另外，為了簡化，只作成8比特的全波整流波形數(shù)據(jù)。如圖3所示全波整流波形中，令最下部的電平為0、波峰部的電平為255、某瞬間的振幅值為0～255的數(shù)所表現(xiàn)的數(shù)字數(shù)據(jù)集形成8比特的全波整流波形。
這樣的數(shù)字數(shù)據(jù)順序輸入DA變換器17時，從DA變換器17連續(xù)輸出與數(shù)字信號對應的模擬值，獲得模擬的全波整流波形。
另外，通過調整數(shù)字數(shù)據(jù)輸入DA變換器17的時間間隔，可調整全波整流波形的周期。例如，圖3所示全波整流波形數(shù)據(jù)中，1周期由46個數(shù)字數(shù)據(jù)構成，交流電源1的周期為60Hz的場合，1周期為16.6msec，因而若以16.6/46＝0.361msec間隔將數(shù)字數(shù)據(jù)輸入DA變換器17，則輸出60Hz的全波整流波形。
另外，DA變換器17中，數(shù)字數(shù)據(jù)變換成模擬值時，通過將電壓誤差放大器8輸出的電壓誤差信號Ve用作基準電壓VREF，可獲得目標電流值波形。
即，一般地說，DA變換器具有將數(shù)字數(shù)據(jù)變換成模擬數(shù)據(jù)的功能，這里將基準電壓(模擬值)和數(shù)字數(shù)據(jù)相乘來獲得模擬數(shù)據(jù)。
用圖4及圖5進一步說明該動作。另外，為了簡單化，以將2比特的數(shù)字數(shù)據(jù)變換成模擬值的DA變換器90為例。如圖4所示，DA變換器90具有通過從電壓高的一側順序串聯(lián)的4個電阻R91、R92、R93及R94將基準電壓VREF進行電阻分割并輸出的構成。即，電阻R91和R92的連接結點經由開關Y3可與DA變換器90的輸出端子連接，電阻R92和R93的連接結點經由開關Y2可與DA變換器90的輸出端子連接，電阻R93和R94的連接結點經由開關Y1可與DA變換器90的輸出端子連接，電阻R94和接地的連接結點經由開關Y0可與DA變換器90的輸出端子連接。通過導通該開關Y0～Y3之一，與該開關對應的基準電壓VREF的電阻分割值作為變換器輸出DAO而輸出。開關Y0～Y3的導通/截止控制由數(shù)字數(shù)據(jù)b0及b1的組合實現(xiàn)。另外，數(shù)字數(shù)據(jù)b0及b1提供給解碼器DC，變換成開關Y0～Y3的控制信號。
圖5是對應于數(shù)字數(shù)據(jù)b0及b1的組合的變換器輸出DAO的模擬值的表。如圖5所示，b0及b1都為0時(10進制數(shù)表記為0)，開關Y0導通，變換器輸出DAO為0V。另外，b0為1，b1為0時(10進制數(shù)表記為1)，開關Y1導通，變換器輸出DAO成為(1/4)VREF。另外，b0為0，b1為1時(10進制數(shù)表記為2)，開關Y2導通，變換器輸出DAO成為(2/4)VREF。另外，b0及b1都為1時(10進制數(shù)表記為3)，開關Y3導通，變換器輸出DAO成為(3/4)VREF。
這里，DA變換器17用以獲得目標電流值波形，而目標電流值波形的振幅隨著負載7的變化而變化，因而DA變換器17中，通過使用電壓誤差放大器8的輸出即電壓誤差信號Ve作為基準電壓VREF，可獲得正確的目標電流值波形。
另外，如圖2所示，電壓誤差放大器8的輸出即電壓誤差信號Ve隨著負載7的變化而隨時間逐漸降低，以電壓誤差信號Ve為基準電壓VREF而獲得的目標電流值波形，即變換器輸出電壓Vm的波形也成為其峰值隨時間逐漸降低的波形。
另外，圖2所示變換器輸出電壓Vm的波形(目標電流值波形)中，不出現(xiàn)輸入電壓Vi的波形中可見的交流電源上疊加的噪聲，因而可以期待高次諧波的降低效果。
<A-3.效果>
如以上說明，變換器裝置100的功率因數(shù)改善部102中，流過AD變換器部101的電流作為電阻R4中發(fā)生的電壓被檢測，并提供給電流誤差放大器10，在電流誤差放大器10中，作為目標電流值與DA變換器17的輸出電壓DAO進行比較，求出電流誤差，因而可以獲得更高的功率因數(shù)改善效果及高次諧波降低效果。
另外，DA變換器17中，交流電源1輸出的電源電壓Vac向光耦合器14輸入，根據(jù)排斥了高次諧波分量的數(shù)字信號Vp生成目標電流值波形，因而目標電流值中不包含在交流電源上疊加的噪聲，可以期待高次諧波的降低效果，獲得更高的功率因數(shù)改善效果。
另外，由于微計算機15和DA變換器17設置在功率因數(shù)改善電路103的外部，因而可小型化功率因數(shù)改善電路103。
另外，由于采用微計算機15中內置的DA變換器17，因而可降低成本。
<A-4.變形例1>
以上說明的變換器裝置100的功率因數(shù)改善部102中，在微計算機15中內置的DA變換器17中，通過電阻分割動態(tài)改變基準電壓VREF，與數(shù)字數(shù)據(jù)相乘來作成目標電流值波形(模擬值)。但是，如上所述，作為基準電壓VREF使用的電壓誤差放大器8的輸出即電壓誤差信號Ve，有可能隨著負載7的變化而隨時間降低，因而，要求DA變換器17具有即使在基準電壓VREF降低時也可正常進行模擬變換的能力。
但是，一般地說，微計算機中內置的DA變換器往往只能在基準電壓VREF在1.4V左右以上時動作。
這是因為，DA變換器中，作為使基準電壓VREF動態(tài)變化的系統(tǒng)，使用所謂R-2R梯形系統(tǒng)的電路，但是，微計算機中內置的DA變換器中為了提高集成度，開關群分成僅僅用P溝道MOS晶體管構成的開關群和僅僅用N溝道MOS晶體管構成的開關群，若基準電壓VREF為1.4V左右，則閾值高的P溝道MOS晶體管不能正常導通。
因而，象圖6所示變換器裝置100A的功率因數(shù)改善部102A一樣，可形成這樣的結構，即，在接受光耦合器14的輸出的微計算機15A的外部設置DA變換器18，與從光耦合器14輸出的數(shù)字信號Vp同步，通過微計算機15A作成n比特的全波整流波形數(shù)據(jù)，提供給外部的DA變換器18。
若是外加的DA變換器18，則對集成度的限定變松，因而，可形成基準電壓VREF在0V也可動作的構造，可以擴大基準電壓VREF降低的容許范圍。另外，具有可使用沒有DA變換器的微計算機而不依賴微計算機的種類的優(yōu)點。
<A-5.變形例2>
以上說明的實施例1的變形例1的變換器裝置100A中，說明了采用在微計算機15A的外部設置的DA變換器18來作成目標電流值波形的結構，但是只要是設置在微計算機15A的外部，則也可以如圖7所示的變換器裝置100B的功率因數(shù)改善部102B一樣，在功率因數(shù)改善電路103B的內部設置DA變換器19。
由于功率因數(shù)改善電路103B采用IC芯片的形態(tài)，因而內置DA變換器19會增大芯片面積，但是由于外加的DA變換器變得不必要，因而可以減少整個系統(tǒng)的部件數(shù)。
<B.實施例2>
圖8是本發(fā)明的實施例2的變換成器裝置200的構成圖。
實施例1及其變形例1、2中，為了生成目標電流值波形，外部必須有微計算機，但是，圖8所示變換器裝置200的功率因數(shù)改善部102C中，具備有內置了DA變換器19和與微計算機相當?shù)挠嬎銠C系統(tǒng)的功率因數(shù)改善電路103C。另外，與圖1所示變換器裝置100的相同構成附上相同符號，省略重復的說明。
<B-1.裝置構成>
即，功率因數(shù)改善電路103C內內置有地址生成電路21，接受光耦合器14輸出的數(shù)字信號Vp，通過調整將數(shù)字數(shù)據(jù)輸入DA變換器19的時間間隔來調整全波整流波形的周期；ROM(read only memory只讀存儲器)20，與地址生成電路21及DA變換器19連接，預先寫入了交流電源1的1個周期量的全波整流波形的源數(shù)據(jù)；振蕩電路22，向地址生成電路21提供基準時鐘信號。另外，ROM20及地址生成電路21與上述計算機系統(tǒng)對應。
<B-2.動作>
具有以上構成的功率因數(shù)改善電路103C中，地址生成電路21與光耦合器14輸出的數(shù)字信號Vp的上升信號同步，向ROM20提供地址0。對振蕩電路22發(fā)生的時鐘信號進行計數(shù)，發(fā)送地址0后的一定時間(例如交流電源1的周期為60Hz時為0.361msec)經過后，輸出地址1。例如，若m＝6比特，則該地址可指定為0～63。
ROM20中存儲有例如n比特的正弦波的全波整流波形的源數(shù)據(jù)，通過與地址生成電路21提供個地址對應地輸出數(shù)字數(shù)據(jù)，向DA變換器19提供與交流電源1的周期同步的全波整流波形數(shù)據(jù)，在DA變換器19中，將電壓誤差放大器8輸出的電壓誤差信號Ve作為基準電壓VREF使用，通過將基準電壓VREF和從ROM20提供的全波整流波形數(shù)據(jù)相乘，獲得目標電流值波形。另外，DA變換器19的動作與圖1所示DA變換器17相同。
<B-3.振蕩電路的構成例1>
這里，振蕩電路22的具體的構成例用圖9說明。如圖9所示，地址生成電路21具有地址計數(shù)器211和分頻電路212，從振蕩電路22輸出的基準時鐘信號提供給分頻電路212。
振蕩電路22具有串聯(lián)的反相器IV1及IV2，反相器IV1及IV2與可變電容器VC1并聯(lián)，反相器IV2與可變電阻VR1并聯(lián)。
這里，以反相器IV2的輸入部和可變電容器VC1及可變電阻VR1的連接結點為結點P1，以反相器1V2的輸出部和可變電阻VR1的連接結點為結點P2，以反相器IV1的輸出部和可變電容器VC1的連接結點為結點P3，用圖10說明振蕩電路22的動作。
圖10中表示結點P1、P2及P3中的波形。結點P3的電壓電平為低(L)電平的場合，由于結點P2的電壓電平為高(H)電平，因而通過可變電阻VR1對可變電容器VC1充電。結點P1的電壓電平達到反相器IV1及IV2的閾值(Vth)時，結點P3的電壓電平成為H電平，可變電容器VC1通過可變電阻VR1放電，提高結點P2的電壓電平。該結果，反相器IV1及IV2的閾值(Vth)和可變電容器VC1及可變電阻VR1的時間常數(shù)所確定的振蕩頻率的方形波，即基準時鐘信號從結點P3輸出。
另外，振蕩電路22生成的基準時鐘信號設定在比地址生成電路21所必要的頻率高的頻率，但是由于地址生成電路21所必要的是千赫茲(kHz)級的頻率，因而，通過分頻電路212進行分頻，可變換成易于利用的頻率。
一般，IC內部的電阻值和電容值有±30％的波動，因而，若在IC內部設置振蕩電路，則輸出的時鐘信號的頻率也同樣會波動。因而，振蕩電路22中，通過使用可變電阻VR1及可變電容器VC1可進行修整，以使電阻值及電容值達到規(guī)定的值。從而，可以抑制時鐘信號的頻率的波動，確保目標電流值的頻率精度。
<B-4.振蕩電路的構成例2>
如上所述，若在IC內部設置電阻元件和電容元件，則由于電阻值和電容值有波動，因而可以將構成振蕩電路的電阻元件和電容元件設置在功率因數(shù)改善電路的外部。
圖11所示變換器裝置200A的功率因數(shù)改善部102D中，雖然內置于功率因數(shù)改善電路103D的振蕩電路26具有反相器IV1及IV2，但是確定振蕩頻率的電阻R11及電容器C11設置在功率因數(shù)改善電路103D的外部。
這樣，通過外加電阻R11及電容器C11，電阻值和電容值變得沒有波動，在沒有修整步驟的情況下可以確保高的頻率精度，可生成正確的目標電流值波形。
另外，由于電阻R11及電容器C11的變更變得容易，因而可容易地變更振蕩頻率。
<B-5.效果>
如上所述，變換器裝置200及200A中，功率因數(shù)改善電路103C及103D內內置有與DA變換器19和微計算機相當?shù)挠嬎銠C系統(tǒng)，因而，不必與外部的微計算機連接，可以削減系統(tǒng)總部件數(shù)。
另外，由于用于基準時鐘發(fā)生的振蕩電路22內置在功率因數(shù)改善電路103C內，因而變得不必在外部設置水晶振子和陶瓷振子等的高精度的基準時鐘信號源。
<B-6.變形例1>
圖8所示功率因數(shù)改善電路103C中，表示了內置有為了使周期信號同步而提供基準的基準時鐘信號的振蕩電路22的構成，但是，象圖12所示變換器裝置200B的功率因數(shù)改善部102E一樣，在功率因數(shù)改善電路103E中，使用電壓控制振蕩電路23作為振蕩源，通過將其輸出用PLL(Phase locked loop鎖相環(huán))電路24鎖定，也可以形成確保頻率精度的構成。
PLL電路24是檢測目標頻率和輸出頻率的誤差并作為電壓輸出的電路，通過將該輸出向電壓控制振蕩電路23反饋，可以確保頻率精度。
例如，電壓控制振蕩電路23的輸出頻率比目標頻率高時，向電壓控制振蕩電路23提供使輸出頻率下降的電壓信號，反之，電壓控制振蕩電路23的輸出頻率比目標頻率低時，向電壓控制振蕩電路23提供使輸出頻率上升的電壓信號。
這樣，通過用PLL電路24鎖定電壓控制振蕩電路23的輸出，可以在無修整步驟的情況下確保高的頻率精度，生成正確的目標電流值波形。
<B-7.變形例2>
圖8所示功率因數(shù)改善電路103C中，表示了內置有為了使周期信號同步而提供基準的基準時鐘信號的振蕩電路22的構成，但是，象圖13所示變換器裝置200C的功率因數(shù)改善部102F一樣，在功率因數(shù)改善電路103F中，也可以從外部的基準時鐘信號源16獲得基準時鐘信號。
即，在功率因數(shù)改善電路103F中，從外部的基準時鐘信號源16輸入的基準時鐘信號提供給地址生成電路21的分頻電路212。
這是因為，對于外部的基準時鐘信號源16提供的時鐘信號的頻率是兆赫茲(MHz)級，而地址生成電路21中必要的是千赫茲(kHz)級，因而通過用分頻電路212分頻，變換成易于利用的頻率。
地址計數(shù)器211中，光耦合器14輸出的數(shù)字信號Vp輸入復位端子(邊緣觸發(fā)器型)，使用通過分頻電路212變換成低頻率的時鐘信號，指定寫入了正弦波的全波整流波形的源數(shù)據(jù)的ROM20的地址。
這樣，不內置振蕩電路，通過接受外部的高精度基準時鐘信號，可以簡化電路構成，同時可高精度設定目標電流值波形的頻率。
<C.實施例8>
用圖12說明的變換器裝置200B中，表示了用PLL電路24鎖定電壓控制振蕩電路23的輸出的構成，但是，由于該構成中執(zhí)行反饋控制，到頻率穩(wěn)定為止需要時間(鎖定時間)，且為了提高振蕩的穩(wěn)定性的設計變得復雜。
因而，如圖14所示本發(fā)明的實施例3是不執(zhí)行反饋控制就可確保目標電流值的高的頻率精度的變換器裝置300的構成。另外，與圖9所示變換器裝置200相同的構成附上相同的符號，省略重復的說明。
<C-1.裝置構成>
圖14所示變換器裝置300的功率因數(shù)改善部102G中，功率因數(shù)改善電路103G內置有提供基準時鐘信號的內部振蕩電路33及地址生成電路31，地址生成電路31具備地址計數(shù)器311、計時器用計數(shù)器312、周期寄存器313、除法電路314、周期計數(shù)器315及分頻電路316。
內部振蕩電路33所生成的基準時鐘信號提供給分頻電路316，由分頻電路316分頻后提供給計時器用計數(shù)器312、周期寄存器313、周期計數(shù)器315。
然后，周期計數(shù)器315的輸出提供給除法電路314，除法電路314的輸出提供給周期寄存器313，周期寄存器313的輸出提供給計時器用計數(shù)器312，計時器用計數(shù)器312的輸出提供給地址計數(shù)器311，地址計數(shù)器311的輸出提供給ROM20。
另外，光耦合器14輸出的數(shù)字信號Vp提供給地址計數(shù)器311、計時器用計數(shù)器312、周期寄存器313及周期計數(shù)器315。
這里，圖15表示內部振蕩電路33的構成。內部振蕩電路33具有串聯(lián)的反相器IV11及IV12，反相器IV11及IV12與電容器C21并聯(lián)，反相器IV12與電阻R21并聯(lián)。
<C-2.動作>
以下，以地址生成電路31的動作為中心，說明功率因數(shù)改善電路103G的動作。
交流電源1的1個周期，即光耦合器14輸出的數(shù)字信號Vp的上升開始到下一次的上升為止的時間，用周期計數(shù)器315中內部振蕩電路33輸出的基準時鐘信號進行計測。
這里，若令交流電源1的1個周期為T[s]，內部振蕩電路33輸出的基準時鐘信號的頻率(內部振蕩頻率)為f[Hz]，則電源周期的計數(shù)值K1成為K1＝T×f。
該計數(shù)值K1提供給除法電路314，通過除以除法電路314中ROM20中存儲的全波整流波形的源數(shù)據(jù)的數(shù)據(jù)數(shù)nd，獲得分割值K1’(K1’＝K1/nd)。這里，分割值K1’與應提供給ROM20的地址的增量周期相當。
計時器用計數(shù)器312中，若采用內部振蕩電路33輸出的基準時鐘信號對分割值K1’進行計數(shù)，則得出該計數(shù)期間T’＝(K1’/f)＝{(T×f/nd)/f}＝T/nd。
這樣，地址生成電路31中，不依賴內部振蕩頻率f，可以將交流電源1的周期正確分割成應提供給ROM20的地址的增量周期。
這里，計時器用計數(shù)器312中，令初期值為K1’，用內部振蕩頻率f進行倒計數(shù)，在達到0的時刻向地址計數(shù)器311輸出脈沖，再加載周期寄存器313中存儲的分割值K1’。
<C-3.效果>
如以上說明，變換器裝置300中，功率因數(shù)改善電路103G內內置的地址生成電路31中，不依賴內部振蕩電路33的內部振蕩頻率f，可以將交流電源1的周期正確分割成應提供給ROM20的地址的增量周期，不執(zhí)行反饋控制，可確保目標電流值的高的頻率精度，因而系統(tǒng)的穩(wěn)定性提高。
另外，即使交流電源1的頻率變更的場合，由于地址計數(shù)器311的增量周期自動變更，因而，不必進行電路變更就可以對應所有周期的交流電源。
另外，通過采用除法電路314，不管數(shù)據(jù)數(shù)nd為何值，都可以進行對應。
<C-4.變形例1>
圖14所示變換器裝置300的地址生成電路31中，將用周期計數(shù)器315計測的交流電源的1周期(T)，除以除法電路314中的ROM20存儲的全波整流波形的源數(shù)據(jù)的數(shù)據(jù)數(shù)nd，獲得分割值K1’(K1’＝K1/nd)，而圖16所示變換器裝置300A的功率因數(shù)改善部102H中，功率因數(shù)改善電路103H的地址生成電路314采用寫入了預先規(guī)定的除法結果的除法表用ROM317來獲得分割值K1’。
即，與該ROM317的地址ADd對應，將ADd/nd的除法結果的數(shù)據(jù)作為輸出數(shù)據(jù)預先寫入除法表用ROM317中。
當電源周期的計數(shù)值K1作為地址ADd輸入除法表用ROM317時，K1/nd的值即分割值K1’作為輸出數(shù)據(jù)輸出，結果，可實現(xiàn)除法功能。
該動作用圖17進一步說明。圖17是除法表用ROM317中寫入的除法表的一例，表示了與ROM317的地址對應的輸出數(shù)據(jù)。
該表中，記載了例如以2作為全波整流波形數(shù)據(jù)的數(shù)據(jù)數(shù)nd、對地址進行除法結果的商的數(shù)值，作為輸出數(shù)據(jù)。
例如，由于地址為7時，7÷2＝3余1，因而，輸出數(shù)據(jù)為3。從而，當周期計數(shù)器315中電源周期的計數(shù)值K1計數(shù)為7時，除法表用ROM317的地址7被指定，從除法表用ROM317輸出3作為分割值K1’。
這樣，由于功率因數(shù)改善電路103H的地址生成電路31A中用ROM表實現(xiàn)除法，因而可以不要具有除法功能的電路，可簡化構成，且可任意確定生成的全波整流波形的數(shù)據(jù)數(shù)，因而可以提高設計的自由度。
<C-5.變形例2>
作為不使用有除法功能的電路而實現(xiàn)除法功能的構成，也可以象圖18所示變換器裝置300B的功率因數(shù)改善部102I一樣，采用使構成功率因數(shù)改善電路103I內的地址生成電路31B的周期計數(shù)器中具備有比特移位功能的構成。
即，地址生成電路31B中，計測交流電源1的1個周期，即光耦合器14輸出的數(shù)字信號Vp的上升開始到下一次的上升為止的時間的周期計數(shù)器318具有比特移位功能，通過比特移位可獲得分割值K1’。
該動作用圖19進一步說明。圖19是周期計數(shù)器318的比特移位功能的模式說明圖，表示將用10進制數(shù)表記成112的數(shù)據(jù)逐個比特向LSB(最下位比特)側移位(右移位)時的結果。
如圖19所示，用10進制數(shù)表記成112的數(shù)據(jù)進行1比特右移位后成為數(shù)據(jù)56，若再進行1比特右移位則數(shù)據(jù)成為28。這樣，通過進行X比特右移位，數(shù)據(jù)成為除以2X后的值。從而，若全波整流波形數(shù)據(jù)的數(shù)據(jù)數(shù)nd是2，則可以通過將周期計數(shù)器318計測的電源周期的計數(shù)值K1進行1比特右移位，獲得分割值K1’。
獲得的分割值K1’提供給周期寄存器313。
這樣，通過使用周期計數(shù)器318的比特移位功能，從電源周期的計數(shù)值K1可以獲得分割值K1’，因而，不需要具有除法功能的電路，可簡化構成。另外，由于通過比特移位獲得的分割值K1’采用周期計數(shù)器318的上位比特，因而，可以僅僅向周期寄存器313提供上位比特的數(shù)據(jù)，周期寄存器313的記憶容量變小，從而電路規(guī)模變小。
本發(fā)明的權利要求1所述的變換器裝置，從DA變換器輸出與AD變換器部中的輸入電壓的波形相似的目標電流值波形，在電流控制部中，對目標電流值波形和AD變換器部流過的電流的波形進行比較，控制AD變換器部流過的電流，使兩者的電流誤差變小，從而，可以獲得更高的功率因數(shù)改善效果。另外，通過光耦合器將AD變換器部的交流電源波形變換成數(shù)字信號，由計算機系統(tǒng)根據(jù)該數(shù)字信號，作成與交流電源波形同步的全波整流波形數(shù)據(jù)，根據(jù)該全波整流波形數(shù)據(jù)和電壓誤差信號，用DA變換器生成目標電流值波形，因而，目標電流值不包含有在交流電源上疊加的噪聲，可期待降低高次諧波，獲得更高的功率因數(shù)改善效果。
權利要求
1.一種變換器裝置，具備將交流功率變換成直流功率的AD變換器部及改善上述AD變換器部的功率因數(shù)的功率因數(shù)改善部，上述功率因數(shù)改善部包括光耦合器，將上述AD變換器部的交流電源波形變換成數(shù)字信號并輸出；計算機系統(tǒng)，根據(jù)上述數(shù)字信號作成與上述交流電源波形同步的全波整流波形數(shù)據(jù)；DA變換器，將基于上述AD變換器部中的輸出電壓和預先設定的設定電壓的電壓誤差的電壓誤差信號作為基準電壓，將上述基準電壓和上述全波整流波形數(shù)據(jù)相乘，輸出與上述AD變換器部中的輸入電壓的波形相似的目標電流值波形；以及電流控制部，執(zhí)行上述目標電流值波形和流過上述AD變換器部的上述電流的波形的比較，控制流過上述AD變換器部的電流，使兩者的電流誤差變小。
2.權利要求1所述的變換器裝置，其特征在于生成上述電壓誤差信號的電壓誤差信號生成部及上述電流控制部作為功率因數(shù)改善電路內置于IC芯片內，上述DA變換器及上述計算機系統(tǒng)配置在上述IC芯片的外部。
3.權利要求2所述的變換器裝置，其特征在于上述DA變換器內置于上述計算機系統(tǒng)。
4.權利要求2所述的變換器裝置，其特征在于上述DA變換器設置在上述計算機系統(tǒng)的外部。
5.權利要求1所述的變換器裝置，其特征在于上述DA變換器、生成上述電壓誤差信號的電壓誤差信號生成部及上述電流控制部作為功率因數(shù)改善電路內置于IC芯片內，上述計算機系統(tǒng)配置在上述IC芯片的外部。
6.權利要求1所述的變換器裝置，其特征在于上述DA變換器、上述計算機系統(tǒng)、生成上述電壓誤差信號的電壓誤差信號生成部及上述電流控制部作為功率因數(shù)改善電路內置于IC芯片內。
7.權利要求6所述的變換器裝置，其特征在于上述計算機系統(tǒng)具備記憶裝置，將上述交流電源波形的一個周期量的全波整流波形的源數(shù)據(jù)作為數(shù)字數(shù)據(jù)寫入其中；以及地址生成電路，通過接受上述光耦合器輸出的上述數(shù)字信號并在規(guī)定定時輸出地址信號，調整將寫入上述記憶裝置的上述數(shù)字數(shù)據(jù)輸入上述DA變換器的時間的間隔，上述地址生成電路調整上述時間的間隔，使之與上述交流電源波形的周期同步，上述記憶裝置通過與從上述地址生成電路提供的上述地址信號對應地輸出上述全波整流波形的源數(shù)據(jù)，將與上述交流電源波形同步的上述全波整流波形數(shù)據(jù)提供給上述DA變換器。
8.權利要求7所述的變換器裝置，其特征在于上述功率因數(shù)改善電路具備向上述地址生成電路提供基準時鐘信號的振蕩電路，其內置于上述IC芯片內。
9.權利要求8所述的變換器裝置，其特征在于上述振蕩電路具有可變電阻及可變電容器，作為決定其振蕩頻率的電阻元件及電容元件。
10.權利要求8所述的變換器裝置，其特征在于上述振蕩電路在上述IC芯片的外部具有決定其振蕩頻率的電阻元件及電容元件。
11.權利要求8所述的變換器裝置，其特征在于上述振蕩電路是電壓控制振蕩電路，上述功率因數(shù)改善電路還包括鎖定上述電壓控制振蕩電路的輸出并提供給上述地址生成電路的PLL電路，其內置于上述IC芯片內。
12.權利要求7所述的變換器裝置，其特征在于上述功率因數(shù)改善電路從上述IC芯片外部取得提供給上述地址生成電路的基準時鐘信號。
13.權利要求8或權利要求12所述的變換器裝置，其特征在于上述地址生成電路包括分頻電路，對上述基準時鐘信號分頻；以及地址計數(shù)器，對用上述分頻電路變換成低頻的上述基準時鐘信號進行計數(shù)，確定上述地址信號的輸出定時。
14.權利要求7所述的變換器裝置，其特征在于上述地址生成電路包括分頻電路，對上述基準時鐘信號分頻；周期計數(shù)器，接受上述光耦合器輸出的上述數(shù)字信號，根據(jù)用上述分頻電路變換成低頻的上述基準時鐘信號，對上述交流電源的每個周期計數(shù)以獲得計數(shù)值；除法手段，將上述計數(shù)值除以上述全波整流波形的源數(shù)據(jù)的數(shù)據(jù)數(shù)，取得與上述記憶裝置的地址的增量周期對應的分割值；寄存器，記憶上述分割值；計時器用計數(shù)器，根據(jù)用上述分頻電路變換成低頻的上述基準時鐘信號對上述分割值進行計數(shù)；以及地址計數(shù)器，根據(jù)上述分割值確定上述地址信號的輸出定時。
15.權利要求14所述的變換器裝置，其特征在于上述除法手段是除法電路。
16.權利要求14所述的變換器裝置，其特征在于上述除法手段是寫入了預先規(guī)定的除法結果的除法結果記憶用的記憶裝置。
17.權利要求14所述的變換器裝置，其特征在于上述除法手段包含上述周期計數(shù)器，通過對上述周期計數(shù)器中的計數(shù)結果進行移位，取得上述分割值。
全文摘要
本發(fā)明提供具有排除交流電源上疊加的噪聲的影響、降低高次諧波并改善功率因數(shù)的功率因數(shù)改善電路的變換器裝置。功率因數(shù)改善電路103主要由電壓誤差放大器8、電流誤差放大器10、比較器11、三角波振蕩器12、輸出緩沖器13及直流電源PS構成，功率因數(shù)改善部102中具有用以檢測交流電源1的輸出的光耦合器14及微計算機15，光耦合器14的輸出Vp提供給微計算機15的MCU，變換器輸出DAO從微計算機15內的DA變換器17提供給功率因數(shù)改善電路103，基準電壓VREF從功率因數(shù)改善電路103提供給DA變換器17。
文檔編號H02M7/12GK1531181SQ200310122568
公開日2004年9月22日 申請日期2003年12月10日 優(yōu)先權日2003年3月10日
發(fā)明者岡本和明 申請人:三菱電機株式會社