一種帶有失效分析測(cè)試金球的csp封裝件的制作方法
【技術(shù)領(lǐng)域】
[0001]本實(shí)用新型涉及CSP封裝件失效分析測(cè)試，尤其涉及一種帶有失效分析測(cè)試金球的CSP封裝件。
【背景技術(shù)】
[0002]CSP類型的sample由于PAD面積占芯片整片面積比較大的一部分，加之工藝技術(shù)的進(jìn)步，金屬層數(shù)變多，在做IC芯片失效分析測(cè)試的時(shí)候，無(wú)法給IC芯片供電。
【實(shí)用新型內(nèi)容】
[0003]鑒于目前CSP封裝件失效分析測(cè)試存在上述不足，本實(shí)用新型提供一種帶有失效分析測(cè)試金球的CSP封裝件，就可以實(shí)現(xiàn)在對(duì)IC芯片做失效分析的時(shí)候，可以對(duì)IC芯片通電。
[0004]為達(dá)到上述目的，本實(shí)用新型的采用如下技術(shù)方案:
[0005]一種帶有失效分析測(cè)試金球的CSP封裝件，所述CSP封裝件為IC芯片，所述IC芯片包括電子元器件層、測(cè)試金球和封裝層，所述電子元器件層封裝在所述封裝層內(nèi)，所述電子元器件層具有突出在所述封裝層外的錫球，所述錫球與所述電子元器件層中的電子元件相連，所述錫球與所述測(cè)試金球相連。
[0006]作為本實(shí)用新型的優(yōu)選技術(shù)方案，所述錫球通過金線與所述電子元器件層中的電子元件相連。
[0007]作為本實(shí)用新型的優(yōu)選技術(shù)方案，所述測(cè)試金球通過金線與所述電子元器件層中的電子元件相連。
[0008]作為本實(shí)用新型的優(yōu)選技術(shù)方案，所述錫球通過焊點(diǎn)的方式與所述測(cè)試金球相連。
[0009]作為本實(shí)用新型的優(yōu)選技術(shù)方案，所述測(cè)試金球與外接電源相連。
[0010]本實(shí)用新型實(shí)施的優(yōu)點(diǎn):1、在IC芯片做失效分析時(shí)，由于錫球封裝在封裝層，無(wú)法實(shí)現(xiàn)通電，通過先將錫球磨平，再通過焊接的方式連接一個(gè)測(cè)試金球在錫球上，之后通過焊接方式將金線拉到測(cè)試金球上，就可以實(shí)現(xiàn)在對(duì)IC芯片做失效分析測(cè)試的時(shí)候，IC芯片可以實(shí)現(xiàn)通電，方便了對(duì)IC芯片做失效分析測(cè)試。
【附圖說明】
[0011]為了更清楚地說明本實(shí)用新型實(shí)施例中的技術(shù)方案，下面將對(duì)實(shí)施例中所需要使用的附圖作簡(jiǎn)單地介紹，顯而易見地，下面描述中的附圖僅僅是本實(shí)用新型的一些實(shí)施例，對(duì)于本領(lǐng)域普通技術(shù)人員來(lái)講，在不付出創(chuàng)造性勞動(dòng)的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0012]圖1為本實(shí)用新型所述一種帶有失效分析測(cè)試金球的CSP封裝件的背面結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0013]下面將結(jié)合本實(shí)用新型實(shí)施例中的附圖，對(duì)本實(shí)用新型實(shí)施例中的技術(shù)方案進(jìn)行清楚、完整地描述，顯然，所描述的實(shí)施例僅僅是本實(shí)用新型一部分實(shí)施例，而不是全部的實(shí)施例?；诒緦?shí)用新型中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動(dòng)前提下所獲得的所有其他實(shí)施例，都屬于本實(shí)用新型保護(hù)的范圍。
[0014]如圖1所示，一種帶有失效分析測(cè)試金球的CSP封裝件，CSP封裝件為IC芯片1，所述IC芯片I包括電子元器件層2和封裝層3，所述電子元器件層2封裝在所述封裝層3內(nèi)，所述電子元器件層2具有突出在所述封裝層3外的錫球4，所述錫球4與所述電子元器件層2中的電子元件相連，所述錫球4與所述測(cè)試金球5相連，在IC芯片I做失效分析時(shí)，由于錫球4封裝在封裝層3，無(wú)法實(shí)現(xiàn)通電，通過先將錫球4磨平，再通過焊接的方式連接一個(gè)測(cè)試金球5在錫球4上，就可以實(shí)現(xiàn)在對(duì)IC芯片I做失效分析測(cè)試的時(shí)候，IC芯片I可以實(shí)現(xiàn)通電，方便了對(duì)IC芯片I做失效分析測(cè)試。
[0015]在本實(shí)施例中，錫球4通過金線6與電子元器件層2中的電子元件相連，測(cè)試金球5通過金線6與電子元器件層2中的電子元件相連相連，通過金線6可以方便對(duì)IC芯片進(jìn)行通電。
[0016]在本實(shí)施例中，錫球4通過焊點(diǎn)的方式與測(cè)試金球5相連，通過焊點(diǎn)方式連接，在對(duì)IC芯片做失效分析測(cè)試的時(shí)候，方便快捷。
[0017]在本實(shí)施例中，測(cè)試金球5通過金線與外接電源相連，可以通過外接電源來(lái)對(duì)IC芯片進(jìn)行通電。
[0018]以下舉出一個(gè)具體的實(shí)施例來(lái)進(jìn)一步闡述本實(shí)用新型，但是不限于本實(shí)施例。
[0019]實(shí)施例一，如圖1所示，一種帶有失效分析測(cè)試金球的CSP封裝件，CSP封裝件為IC芯片1，所述IC芯片I包括電子元器件層2、測(cè)試金球5和封裝層3，所述電子元器件層2封裝在所述封裝層3內(nèi)，所述電子元器件層2具有突出在所述封裝層3外的錫球4，所述錫球4與所述電子元器件層2中的電子元件相連，所述錫球4與所述測(cè)試金球5相連，在IC芯片I做失效分析，由于錫球4封裝在封裝層3，無(wú)法實(shí)現(xiàn)通電，通過先將錫球4磨平，再通過焊接的方式連接一個(gè)測(cè)試金球5在錫球4上，就可以實(shí)現(xiàn)在對(duì)IC芯片I做失效分析測(cè)試的時(shí)候，IC芯片I可以實(shí)現(xiàn)通電，方便了對(duì)IC芯片I做失效分析測(cè)試，錫球4通過金線6與電子元器件層2中的電子元件相連，測(cè)試金球5通過金線6與電子元器件層2中的電子元件相連相連，通過金線6可以方便對(duì)IC芯片進(jìn)行通電，錫球4通過焊點(diǎn)的方式與測(cè)試金球5相連，通過焊點(diǎn)方式連接，在對(duì)IC芯片做失效分析測(cè)試的時(shí)候，方便快捷，測(cè)試金球5通過金線與外接電源相連，可以通過外接電源來(lái)對(duì)IC芯片進(jìn)行通電。
[0020]本實(shí)用新型通過在IC芯片做失效分析，由于錫球封裝在封裝層，無(wú)法實(shí)現(xiàn)通電，通過先將錫球磨平，再通過焊接的方式連接一個(gè)測(cè)試金球在錫球上，之后通過焊線方式將金線拉到測(cè)試金球上，就可以實(shí)現(xiàn)在對(duì)IC芯片做失效分析測(cè)試的時(shí)候，IC芯片可以實(shí)現(xiàn)通電，方便了對(duì)IC芯片做失效分析測(cè)試。
[0021]以上所述，僅為本實(shí)用新型的【具體實(shí)施方式】，但本實(shí)用新型的保護(hù)范圍并不局限于此，任何熟悉本領(lǐng)域技術(shù)的技術(shù)人員在本實(shí)用新型公開的技術(shù)范圍內(nèi)，可輕易想到的變化或替換，都應(yīng)涵蓋在本實(shí)用新型的保護(hù)范圍之內(nèi)。因此，本實(shí)用新型的保護(hù)范圍應(yīng)以所述權(quán)利要求的保護(hù)范圍為準(zhǔn)。
【主權(quán)項(xiàng)】
1.一種帶有失效分析測(cè)試金球的CSP封裝件，其特征在于，所述CSP封裝件為IC芯片，所述IC芯片包括電子元器件層、測(cè)試金球和封裝層，所述電子元器件層封裝在所述封裝層內(nèi)，所述電子元器件層具有突出在所述封裝層外的錫球，所述錫球與所述電子元器件層中的電子元件相連，所述錫球與所述測(cè)試金球相連。2.根據(jù)權(quán)利要求1所述的一種帶有失效分析測(cè)試金球的CSP封裝件，其特征在于，所述錫球通過金線與所述電子元器件層中的電子元件相連。3.根據(jù)權(quán)利要求1所述的一種帶有失效分析測(cè)試金球的CSP封裝件，其特征在于，所述測(cè)試金球通過金線與所述電子元器件層中的電子元件相連。4.根據(jù)權(quán)利要求1所述的一種帶有失效分析測(cè)試金球的CSP封裝件，其特征在于，所述錫球通過焊點(diǎn)的方式與所述測(cè)試金球相連。5.根據(jù)權(quán)利要求1-4任一所述的一種帶有失效分析測(cè)試金球的CSP封裝件，其特征在于，所述測(cè)試金球通過金線與外接電源相連。
【專利摘要】本實(shí)用新型涉及一種帶有失效分析測(cè)試金球的CSP封裝件，所述CSP封裝件為IC芯片，所述IC芯片包括電子元器件層、測(cè)試金球和封裝層，所述電子元器件層封裝在所述封裝層內(nèi)，所述電子元器件層具有突出在所述封裝層外的錫球，所述錫球與所述電子元器件層中的電子元件相連，所述錫球與所述測(cè)試金球相連。本實(shí)用新型可以實(shí)現(xiàn)在對(duì)IC芯片做失效分析的時(shí)候，可以對(duì)IC芯片通電。
【IPC分類】G01R31/26, H01L23/31, H01L23/488
【公開號(hào)】CN204706551
【申請(qǐng)?zhí)枴緾N201520340197
【發(fā)明人】閆世亮
【申請(qǐng)人】上海北芯半導(dǎo)體科技有限公司
【公開日】2015年10月14日
【申請(qǐng)日】2015年5月24日