Cmos器件及其制作方法
【專利摘要】本申請公開了一種CMOS器件及其制作方法。該制作方法包括：提供形成有柵極結構的襯底，在襯底上形成鎢插塞，得到預備襯底；在預備襯底上形成金屬互連層，進而形成CMOS器件；其中，在預備襯底上形成金屬互連層的步驟之前，對預備襯底進行UV照射，和/或在預備襯底上形成金屬互連層的步驟之后，對形成有金屬互連層的預備襯底進行UV照射。該方法中，在形成有柵極結構的襯底上先形成鎢插塞，再在得到的預備襯底上形成金屬互連層。在形成金屬互連層的步驟之前和/或之后，對基體進行UV照射，能夠起到鈍化柵極介質層中硅懸掛鍵的作用，從而能夠減輕柵極介質層因硅懸掛鍵導致的漏電流、磁滯效應等問題。
【專利說明】
CMOS器件及其制作方法
技術領域
[0001] 本申請涉及半導體制作領域，具體而言，涉及一種CMOS器件及其制作方法。
【背景技術】
[0002] 在集成電路制造領域，互補型金屬氧化物半導體晶體管（CMOS)普遍使用在超大 規(guī)模集成電路的制造過程中。傳統(tǒng)的互補型金屬氧化物半導體晶體管的結構主要包括：襯 底，形成在襯底上的柵極結構、形成在柵極結構上方的鎢插塞以及形成在鎢插塞上方的金 屬互連層等。其中，柵極結構主要包括位于襯底中的源漏極、位于襯底上方的柵極及位于柵 極和襯底之間的柵極介質層等。
[0003] 隨著半導體制造技術的不斷進步，互補型金屬氧化物半導體晶體管中柵極結構的 尺寸也越來越小，對于柵極結構中柵極介質層的性能要求也越來越高。目前，柵極介質層的 材料主要為二氧化娃，而二氧化娃柵極介質層表面不可避免會存在一些娃懸掛鍵。且娃懸 掛鍵會導致柵極介質層出現(xiàn)漏電流、磁滯效應等缺陷，從而影響柵極介質層的性能，甚至整 個互補型金屬氧化物半導體晶體管的電性能。
[0004] 基于上述原因，如何減少柵極介質層中的硅懸掛鍵，提高柵極介質層的性能已成 為CMOS器件制作領域急需解決的問題。

【發(fā)明內容】

[0005] 本申請旨在提供一種半導體器件及其制作方法，以解決現(xiàn)有技術中CMOS器件柵 極介質層存在娃懸掛鍵導致其性能下降的問題。
[0006] 為了實現(xiàn)上述目的，根據(jù)本申請的一個方面，提供了一種CMOS器件的制作方法， 其包括以下步驟：提供形成有柵極結構的襯底，在襯底上形成鎢插塞，得到預備襯底；在預 備襯底上形成金屬互連層，進而形成CMOS器件；其中，在預備襯底上形成金屬互連層的步 驟之前，對預備襯底進行UV照射，和/或在預備襯底上形成金屬互連層的步驟之后，對形成 有金屬互連層的預備襯底進行UV照射。
[0007] 進一步地，在襯底上形成鎢插塞的步驟之后，還包括：對形成有鎢插塞的襯底進行 熱退火處理，得到預備襯底。
[0008] 進一步地，上述UV照射的步驟中，采用波長為100~300nm的紫外線進行照射。
[0009] 進一步地，上述UV照射的溫度為100~300°C。
[0010] 進一步地，上述UV照射的處理時間為1~10min。
[0011] 進一步地，上述紫外線的光強度為2000~6000W。
[0012] 進一步地，上述對形成有鎢插塞的襯底進行熱退火處理的步驟中，熱退火氣氛為 氫氣或氖氣。
[0013] 進一步地，上述熱退火處理的步驟中，熱退火溫度為400~800°C。
[0014] 進一步地，上述對預備襯底進行熱退火處理的步驟中，熱退火處理的時間為 0. 5 ~10hD
[0015] 根據(jù)本申請的另一方面，提供了一種CMOS器件，該CMOS器件是由上述的制作方法 制作而成。
[0016] 應用本申請的，本申請所提供的上述制作方法中，在形成有柵極結構的襯底上先 形成鎢插塞，再在預備襯底上形成金屬互連層。在形成金屬互連層的步驟之前和/或之后， 對基體進行UV照射處理，能夠起到鈍化柵極介質層中硅懸掛鍵的作用，從而能夠減輕柵極 介質層因硅懸掛鍵導致的漏電流、磁滯效應等問題。依此方法制作形成的CMOS器件，其具 有較高的綜合性能。
【附圖說明】
[0017] 構成本申請的一部分的說明書附圖用來提供對本申請的進一步理解，本申請的示 意性實施例及其說明用于解釋本申請，并不構成對本申請的不當限定。在附圖中：
[0018] 圖1示出了根據(jù)本申請一種實施方式中CMOS器件的制作方法的工藝步驟圖；
[0019] 圖2示出了根據(jù)本申請另一種實施方式中CMOS器件的制作方法的工藝步驟圖；
[0020] 圖3示出了根據(jù)本申請又一種實施方式中CMOS器件的制作方法的工藝步驟圖。
【具體實施方式】
[0021 ] 需要說明的是，在不沖突的情況下，本申請中的實施例及實施例中的特征可以相 互組合。下面將參考附圖并結合實施例來詳細說明本申請。
[0022] 以下結合具體實施例對本申請作進一步詳細描述，這些實施例不能理解為限制本 申請所要求保護的范圍。
[0023] 需要注意的是，這里所使用的術語僅是為了描述【具體實施方式】，而非意圖限制根 據(jù)本申請的示例性實施方式。如在這里所使用的，除非上下文另外明確指出，否則單數(shù)形式 也意圖包括復數(shù)形式，此外，還應當理解的是，當在本說明書中使用屬于"包含"和/或"包 括"時，其指明存在特征、步驟、操作、器件、組件和/或它們的組合。
[0024] 為了便于描述，在這里可以使用空間相對術語，如"在……之上"、"在……上方"、 "在……上表面"、"上面的"等，用來描述如在圖中所示的一個器件或特征與其他器件或特 征的空間位置關系。應當理解的是，空間相對術語旨在包含除了器件在圖中所描述的方位 之外的在使用或操作中的不同方位。例如，如果附圖中的器件被倒置，則描述為"在其他器 件或構造上方"或"在其他器件或構造之上"的器件之后將被定位為"在其他器件或構造下 方"或"在其他器件或構造之下"。因而，示例性術語"在……上方"可以包括"在……上方" 和"在……下方"兩種方位。該器件也可以其他不同方式定位（旋轉90度或處于其他方 位），并且對這里所使用的空間相對描述作出相應解釋。
[0025] 正如【背景技術】部分所描述的，現(xiàn)有的CMOS器件的柵極介質層存在硅懸掛鍵所導 致的性能下降的問題。為了解決這一問題，本申請
【申請人】提供了一種CMOS器件的制作方 法，其包括以下步驟：提供形成有柵極結構的襯底，在襯底上形成鎢插塞，得到預備襯底； 在預備襯底上形成金屬互連層，進而形成CMOS器件；其中，如圖1所示，在預備襯底上形成 金屬互連層的步驟之前，對預備襯底進行UV照射?；蛘撸鐖D2所示，在預備襯底上形成金 屬互連層的步驟之后，對形成有金屬互連層的預備襯底進行UV照射。或者，如圖3所示，在 預備襯底上形成金屬互連層的步驟之前，對預備襯底進行UV照射，并在預備襯底上形成金 屬互連層的步驟之后，對形成有金屬互連層的過渡襯底進行UV照射。
[0026] 上述的"柵極結構"具有其常規(guī)意義，該結構包括形成淺溝槽隔離區(qū)、淺溝槽隔離 區(qū)之間的阱區(qū)、源漏極、柵極及位于柵極與襯底之間的柵極介質層等。
[0027] 本申請所提供的上述制作方法中，在形成有柵極結構的襯底上先形成鎢插塞，再 在預備襯底上形成金屬互連層。在形成金屬互連層的步驟之前和/或之后，對基體進行UV 照射處理，能夠起到鈍化柵極介質層表面的懸掛鍵的作用，從而能夠減輕柵極介質層因硅 懸掛鍵導致的漏電流、磁滯效應等問題。依此方法制作形成的CMOS器件，其具有較高的綜 合性能。
[0028] 下面將更詳細地描述根據(jù)本申請的示例性實施方式。然而，這些示例性實施方式 可以由多種不同的形式來實施，并且不應當被解釋為只限于這里所闡述的實施方式。應當 理解的是，提供這些實施方式是為了使得本申請的公開徹底且完整，并且將這些示例性實 施方式的構思充分傳達給本領域普通技術人員。
[0029] 首先，提供形成有柵極結構的襯底，在襯底上形成鎢插塞，得到預備襯底。
[0030] 形成柵極結構、鎢插塞的方法采用本領域技術人員所慣用的方法即可。例如：在襯 底上形成柵極介質層和柵極，在柵極的量測形成柵極側墻，并在柵極兩側的襯底中形成源 漏極。其中，柵極結構中各部分的的形成方法和材料均為本領域技術人員熟知，如柵極側墻 采用絕緣介質材料，柵極介質層采用二氧化硅作為材料等，在此不再贅述。形成鎢插塞的方 法也可以是本領域技術人員所慣用的方法，比如：在上述形成有柵極結構的襯底的上方先 形成介質層，刻蝕介質層形成接觸孔，在接觸孔里沉積金屬鎢進而形成鎢插塞。
[0031] 在一種優(yōu)選的實施方式中，在襯底上形成鎢插塞的步驟之后，還包括：對形成有鎢 插塞的襯底進行熱退火處理，得到預備襯底。在襯底上形成鎢插塞的步驟之后，進一步對形 成有鎢插塞的襯底進行熱退火處理，能夠進一步鈍化二氧化硅柵極介質層中的硅懸掛鍵。 同時，相比于在形成柵極介質層或整個柵極結構之后對基體進行熱退火處理的方法而言， 在形成鎢插塞以后對基體進行熱退火處理時，基體的穩(wěn)定性較好，有利于防止高熱過程對 基體造成影響。另外，后期對基體進行UV照射處理時，還能夠進一步促進前期熱退火處理 的效果。將熱退火處理與UV照射處理相結合使用，能夠對柵極介質層表面的懸掛鍵起到1 加1大于2的鈍化效果。從而進一步提高器件的綜合性能。
[0032] 在實際操作過程中，采用本領域技術人員所慣用的退火工藝進行熱退火即可。在 一種優(yōu)選的實施方式中，上述對形成有鎢插塞的襯底進行熱退火處理的步驟中，熱退火氣 氛為氫氣或氘氣。
[0033] 在氫氣或氖氣氣氛下進行熱退火處理時，部分氫氣或氖氣會擴散至柵極介質層表 面。在高溫條件下，這些氫氣或氖氣會與柵極介質層表面的娃懸掛鍵形成娃 -氫鍵或娃-氖 鍵。硅-氫鍵或硅-氘鍵具有較高的鍵能，其成鍵較為穩(wěn)定。從而能夠進一步降低柵極介 質層表面懸掛鍵的數(shù)量，進而減少柵極介質層的漏電流等缺陷，提高最終CMOS器件的電性 能。
[0034] 根據(jù)本申請上述的教導，本領域技術人員可以選擇具體的熱退火溫度和處理時 間。在一種優(yōu)選的實施方式中，上述熱退火處理的步驟中，熱退火溫度為400~800°C。熱 退火處理的時間為0. 5~lOmin。
[0035] 熱退火溫度過高、處理時間過長時，長時間的高溫環(huán)境可能會促進襯底和柵極結 構中的摻雜元素的熱運動，導致其電性能發(fā)生變化。熱退火溫度過低、處理時間過短時，氫 氣或氘氣的擴散量以及擴散至柵極介質層表面的氫氣或氘氣與懸掛鍵的成鍵量可能較少， 從而影響懸掛鍵的鈍化效果。將熱退火溫度與熱退火處理時間控制在上述范圍內，有利于 提高柵極介質層表面懸掛鍵的鈍化效果，同時避免長時間的高溫環(huán)境對柵極結構和襯底造 成影響。
[0036] 得到預備襯底后，在預備襯底上形成金屬互連層的步驟之前，對預備襯底進行UV 照射，和/或在預備襯底上形成金屬互連層的步驟之后，對形成有金屬互連層的預備襯底 進行UV照射。
[0037] 對基體進行UV照射，特別是在進行熱退火處理后對基體進行UV照射，能夠進一步 鈍化柵極介質層表面的懸掛鍵。而且當在氫氣或氘氣氣氛下進行熱退火后，UV照射能夠活 化擴散至柵極介質層表面的氫氣或氘氣分子，并活化柵極介質層表面的部分Si-Ο鍵，從而 形成更穩(wěn)定的Si-H或Si-D鍵。這就有利于進一步減少柵極介質層的表面缺陷，提高最終 CMOS器件的電性能。
[0038] 在實際操作過程中，本領域技術人員可以選擇具體的UV照射工藝。在一種優(yōu)選的 實施方式中，上述UV照射的步驟中，采用波長為100~300nm的紫外線進行照射。波長越 短的紫外線，其能量越高。采用上述波長范圍內的紫外線進行照射，能夠在進一步鈍化柵極 介質層表面懸掛鍵、減少其表面缺陷的同時，避免過高的紫外線能量對柵極、襯底等造成傷 害。
[0039] 根據(jù)本申請上述的教導，本領域技術人員可以選擇UV照射過程的具體溫度、時間 等工藝。在一種優(yōu)選的實施方式中，上述UV照射的溫度為100~300°C，UV照射的處理時 間為1~lOmin。將UV照射過程的溫度、時間控制在上述范圍內，有利于在進一步鈍化柵極 介質層表面懸掛鍵、減少其表面缺陷的同時，避免高能量對柵極、襯底等造成傷害。更優(yōu)選 地，上述紫外線的光強度為2000~6000W。
[0040] 另外，根據(jù)本申請的另一方面，還提供了一種CMOS器件，該半導體器件是由上述 的制作方法制作而成。
[0041 ] 本申請所提供的上述制作方法中，在形成有柵極結構的襯底上先形成鎢插塞，再 在預備襯底上形成金屬互連層。在形成金屬互連層的步驟之前和/或之后，對基體進行UV 照射處理，能夠起到鈍化柵極介質層表面的懸掛鍵的作用，從而能夠減輕柵極介質層因硅 懸掛鍵導致的漏電流、磁滯效應等問題。依此方法制作形成的CMOS器件，其具有較高的綜 合性能。
[0042] 以下結合具體實施例對本申請作進一步詳細描述，這些實施例不能理解為限制本 申請所要求保護的范圍。
[0043] 實施例1
[0044] 提供形成有柵極結構的襯底，在襯底上形成鎢插塞，得到預備襯底；
[0045] 對預備襯底進行UV照射。其中，采用波長為400nm的紫外線進行照射，照射溫度 為80°C，照射時間為12min，紫外線光強度為1800W ;在過渡襯底上形成金屬互連層，進而形 成CMOS器件。
[0046] 實施例2
[0047] 提供形成有柵極結構的襯底，在襯底上形成鎢插塞；
[0048] 對形成有鎢插塞的襯底進行熱退火處理，得到預備襯底；其中，在氫氣氣氛下進行 熱退火處理，熱退火溫度為400°C，熱退火時間為10h ;
[0049] 對預備襯底進行UV照射。其中，采用波長為400nm的紫外線進行照射，照射溫度 為80°C，照射時間為lOmin，紫外線光強度為2000W。然后在照射后的預備襯底上形成金屬 互連層，進而形成CMOS器件。
[0050] 實施例3
[0051] 提供形成有柵極結構的襯底，在襯底上形成鎢插塞；
[0052] 對形成有鎢插塞的襯底進行熱退火處理，得到預備襯底；其中，在氫氣氣氛下進行 熱退火處理，熱退火溫度為800°C，熱退火時間為0. 5h ;
[0053] 在預備襯底上形成金屬互連層。然后，對形成金屬互連層的預備襯底進行UV照 射。其中，采用波長為l〇〇nm的紫外線進行照射，照射溫度為KKTC，照射時間為lOmin，紫 外線光強度為6000W ;進而形成CMOS器件。
[0054] 實施例4
[0055] 提供形成有柵極結構的襯底，在襯底上形成鎢插塞；
[0056] 對形成有鎢插塞的襯底進行熱退火處理，得到預備襯底；其中，在氘氣氣氛下進行 熱退火處理，熱退火溫度為600°C，熱退火時間為5h ;
[0057] 對預備襯底進行第一次UV照射后，在預備襯底上形成金屬互連層，然后再對形成 金屬互連層的預備襯底進行第二次UV照射，進而形成CMOS器件。其中，兩次UV照射過程 中，采用波長為300nm的紫外線進行照射，照射溫度為300°C，照射時間為lh，紫外線光強度 為 4000W。
[0058] 對實施例1至4中制備得到的CMOS器件進行表征測試。
[0059] 測試方法：采用電容表征法測量實施例1至4中所制得的CMOS器件的柵極層電學 表征厚度，測試結果如表1所示：
[0060] 表 1
[0061]
[0062] 在物理厚度相同的情況下，柵極層電學表征厚度越厚，表明懸掛鍵等缺陷越少， 電性能越好。意味著不需要為獲得更好的電性能而進一步降低柵極的物理厚度，從而能夠 避免在制造工藝、可靠性等方面遇到問題。
[0063] 從以上的數(shù)據(jù)中，可以看出，本申請上述的實施例實現(xiàn)了如下技術效果：在CMOS 器件的制備過程中，先提供形成有柵極結構的襯底，在襯底上形成鎢插塞，得到預備襯底。 再在預備襯底上形成金屬互連層。在形成金屬互連層之前和/或之后，對基體進行UV照射， 能夠有效鈍化柵極介質層表面的懸掛鍵，減少其表面缺陷。從而能夠有效改善最終CMOS器 件的電性能。更為特別地，在襯底上形成媽插塞后，對基體進行熱退火處理，能夠進一步促 進柵極介質層表面懸掛鍵的鈍化，從而進一步改善最終CMOS器件的電性能。
[0064] 以上所述僅為本申請的優(yōu)選實施例而已，并不用于限制本申請，對于本領域的技 術人員來說，本申請可以有各種更改和變化。凡在本申請的精神和原則之內，所作的任何修 改、等同替換、改進等，均應包含在本申請的保護范圍之內。
【主權項】
1. 一種CMOS器件的制作方法，其特征在于，包括以下步驟： 提供形成有柵極結構的襯底，在所述襯底上形成鎢插塞，得到預備襯底； 在所述預備襯底上形成金屬互連層，進而形成所述CMOS器件； 其中，在所述預備襯底上形成金屬互連層的步驟之前，對所述預備襯底進行UV照射； 和/或 在所述預備襯底上形成金屬互連層的步驟之后，對形成有所述金屬互連層的所述預備 襯底進行所述UV照射。2. 根據(jù)權利要求1所述的制作方法，其特征在于，在所述襯底上形成所述鎢插塞的步 驟之后，還包括： 對形成有所述鎢插塞的所述襯底進行熱退火處理，得到所述預備襯底。3. 根據(jù)權利要求1或2所述的制作方法，其特征在于，所述UV照射的步驟中，采用波長 為100~300nm的紫外線進行照射。4. 根據(jù)權利要求3所述的制作方法，其特征在于，所述UV照射的溫度為100~300°C。5. 根據(jù)權利要求4所述的制作方法，其特征在于，所述UV照射的處理時間為1~ IOmin06. 根據(jù)權利要求3或4所述的制作方法，其特征在于，所述紫外線的光強度為2000~ 600017. 根據(jù)權利要求2所述的制作方法，其特征在于，對形成有所述鎢插塞的所述襯底進 行熱退火處理的步驟中，熱退火氣氛為氫氣或氘氣。8. 根據(jù)權利要求7所述的制作方法，其特征在于，所述熱退火處理的步驟中，熱退火溫 度為400~800 °C。9. 根據(jù)權利要求8所述的制作方法，其特征在于，所述熱退火處理的步驟中，熱退火處 理時間為〇. 5~IOh。10. -種CMOS器件，其特征在于，所述半導體器件是由權利要求1至9中任一項所述的 制作方法制作而成。
【文檔編號】H01L21/8238GK105895634SQ201510039572
【公開日】2016年8月24日
【申請日】2015年1月26日
【發(fā)明人】劉達, 劉磊, 高健, 金霞, 王崗
【申請人】中芯國際集成電路制造(上海)有限公司