半導體器件及其制造方法

文檔序號：10476026閱讀：328來源：國知局

半導體器件及其制造方法
【專利摘要】防止通過激光修整切斷后的熔絲元件由于具有導電性的殘留物等而漏電。作為用于此的方案，在外延基板的主面上的槽內的元件分離區(qū)域上形成熔絲元件的情況下，在元件分離區(qū)域與熔絲元件之間形成導熱率高且比較而言密合性低的絕緣膜。在進行激光修整以將熔絲元件切斷時，將熔絲元件的一部分和熔絲元件的該一部分之下的絕緣膜去除。
【專利說明】
半導體器件及其制造方法
技術領域
[0001] 本發(fā)明設及半導體器件的制造方法W及半導體器件，能夠利用在具有烙絲的半導體器件的制造中。
【背景技術】
[0002] 在半導體器件的制造工藝中，已知有如下的激光修整:通過利用激光將電路的圖案的一部分切斷，由此進行電路特性的調整或不良電路的排除。激光修整通過對半導體晶片上的烙絲元件照射激光光線而執(zhí)行。即，通過對由多晶娃布線或金屬布線形成的多個烙絲元件中規(guī)定的烙絲照射激光光線而將該烙絲元件烙斷從而進行激光修整。
[0003] 在專利文獻1(日本特開2004-111680號公報）中記載有下述內容:通過在作為切斷對象的薄膜電阻之上形成導電性膜，由此使激光對薄膜電阻的切斷容易度提升。
[0004] 現(xiàn)有技術文獻
[0005] 專利文獻
[0006] 專利文獻1:日本特開2004-111680號公報

【發(fā)明內容】

[0007] 發(fā)明要解決的課題
[000引由于烙絲元件上的層間膜的膜厚偏差、激光修整裝置的性能偏差等，有時即使對烙絲元件進行激光照射，照射部的烙絲元件也不會被完全去除。該情況下，具有導電性的殘留物附著于烙絲元件之下的元件分離膜的表面，該殘留物跨烙絲元件的切斷部而成為漏電 (leak)路徑，切斷了的烙絲元件導通。運樣的殘留物殘留成為半導體器件的合格率降低的原因，所W在對烙絲元件進行激光修整時，需要確實地將具有導電性的殘留物去除。
[0009] 其他課題和新特征可W根據(jù)本說明書的記述W及附圖予W明確。
[0010] 用于解決課題的技術方案
[0011] 如果對本申請所公開的實施方式中具代表性的實施方式的概要簡單地進行說明，則如下所述。
[0012] 作為一個實施方式的半導體器件，于在元件分離區(qū)域上形成烙絲元件的情況下，在元件分離區(qū)域與烙絲元件之間形成有導熱率高且比較而言密合性低的絕緣膜。
[0013] 另外，作為其他實施方式的半導體器件的制造方法，于在元件分離區(qū)域上形成烙絲元件的情況下，在元件分離區(qū)域與烙絲元件之前形成導熱率高且比較而言密合性低的絕緣膜。
[0014] 發(fā)明效果
[0015] 根據(jù)一個實施方式，能夠使半導體器件的可靠性提升。特別是，能夠防止進行了激光修整后的烙絲元件的漏電。
【附圖說明】
[0016] 圖I是作為實施方式I的半導體器件的俯視圖。
[0017] 圖2是作為實施方式1的半導體器件的剖視圖。
[0018] 圖3是作為實施方式1的半導體器件的俯視圖。
[0019] 圖4是作為實施方式1的半導體器件的剖視圖。
[0020] 圖5是作為實施方式1的半導體器件的制造工序中的剖視圖。
[0021] 圖6是相繼于圖5的半導體器件的制造工序中的剖視圖。
[0022] 圖7是相繼于圖6的半導體器件的制造工序中的剖視圖。
[0023] 圖8是相繼于圖7的半導體器件的制造工序中的剖視圖。
[0024] 圖9是相繼于圖8的半導體器件的制造工序中的剖視圖。
[0025] 圖10是相繼于圖9的半導體器件的制造工序中的剖視圖。
[0026] 圖11是相繼于圖10的半導體器件的制造工序中的剖視圖。
[0027] 圖12是相繼于圖11的半導體器件的制造工序中的剖視圖。
[0028] 圖13是相繼于圖12的半導體器件的制造工序中的剖視圖。
[0029] 圖14是作為實施方式2的半導體器件的制造工序中的剖視圖。
[0030] 圖15是相繼于圖14的半導體器件的制造工序中的剖視圖。
[0031] 圖16是相繼于圖15的半導體器件的制造工序中的剖視圖。
[0032] 圖17是相繼于圖16的半導體器件的制造工序中的剖視圖。
[0033] 圖18是相繼于圖17的半導體器件的制造工序中的剖視圖。
[0034] 圖19是作為實施方式2的半導體器件的俯視圖。
[0035] 圖20是作為實施方式2的半導體器件的剖視圖。
[0036] 圖21是作為實施方式2的半導體器件的變形例的剖視圖。
[0037] 圖22是作為實施方式2的半導體器件的變形例的剖視圖。
[0038] 圖23是作為比較例的半導體器件的剖視圖。
[0039] 圖24是作為比較例的半導體器件的剖視圖。
【具體實施方式】
[0040] W下，基于附圖詳細地對實施方式進行說明。此外，在用于對實施方式進行說明的所有附圖中，對具有同一功能的部件標注同一符號，省略對其的重復說明。另外，在W下的實施方式中，原則上不重復對同一或同樣部分的說明，除特別需要的情況W外。
[0041] 另外，符號"-"W及""'表示導電型為N型或P型的雜質的相對濃度，例如在為N型雜質的情況下，雜質濃度按"N "、"N"'的順序變高。但是，有時無關雜質濃度，將各半導體層的導電型稱為N型或P型。也就是，有時將具有"N "、"N"、"N"'等各種濃度的半導體層統(tǒng)稱為N型層，另外，"P "、"P"、"P"'等各種濃度的半導體層統(tǒng)稱為P型層。例如，有時將P+型層的半導體層稱為P型層。
[0042] <關于半導體器件的構造〉
[0043] 本實施方式的烙絲元件在1個半導體忍片內構成電路圖案的一部分，在半導體器件的制造工藝中，在必需進行電路特性的調整或不良電路的排除等的情況下被激光切斷。但是，烙絲元件在半導體器件的制造工序中未必被切斷。例如，在該烙絲元件所連接的電路按所期望的特性工作的情況下，該烙絲元件不被切斷。
[0044] 所謂電路特性的調整是指:例如在相對于規(guī)定的電路并列連接有多個雙極晶體管的情況下，通過使連接于各雙極晶體管的基極與發(fā)射極之間烙絲切斷，由此選擇性地使特定雙極晶體管導通，從而，對在該電路中流動的電流的大小進行調整等。
[0045] 利用圖1~圖4對本實施方式的半導體器件的構造進行說明。圖IW及圖3是本實施方式的半導體器件的俯視圖。圖2W及圖4是本實施方式的半導體器件的剖視圖，在圖2的左側示出圖1的A-A線上的剖視圖。圖4是圖3的B-B線上的剖視圖。圖IW及圖2是未照射激光的情況下的圖，圖3W及圖4是包括被照射激光而被切斷了的烙絲元件的圖。
[0046] 圖1中示出多個構成本實施方式的半導體器件的烙絲元件FE。此外，圖1中僅示出了形成在半導體基板上的元件分離區(qū)域(第一絕緣膜)I?L和形成在元件分離區(qū)域之上的多個烙絲元件FE,省略了形成在烙絲元件FE與元件分離區(qū)域化之間的傳熱用的絕緣膜TC(參照圖2)、W及烙絲元件FE與元件分離區(qū)域化之上的層間絕緣膜、布線、接觸插塞、連接器 (via) W及覆蓋絕緣膜等的圖示。
[0047] 如圖1所示，各烙絲元件FE沿著X方向（其沿著用作半導體基板的外延基板（未圖示）的主面)延伸。烙絲元件FE在長度方向（X方向）的兩個端部具有在沿半導體基板(未圖示)的主面的Y方向上寬度寬的接觸部。Y方向相對于X方向正交。此外，W下有時將沿著外延基板的主面的方向簡稱為橫方向。接觸部是用于將接觸插塞連接于烙絲元件FE的端部上表面的部分。烙絲元件FE是具有將在X方向上并排的一對接觸部彼此之間相連且寬度小的延伸部的元件，在要將烙絲元件FE切斷時，對該延伸部照射激光。
[0048] 該延伸部、也就是要通過激光照射使其切斷的部分的烙絲元件FE在Y方向上的寬度為例如0.3~3WI1。另外，將在X方向上并列的接觸部彼此相連的該延伸部在X方向上的長度為例如1~50曲1。另外，在Y方向上相鄰的2個烙絲元件FE彼此的各個延伸部彼此之間的距離為例如0.5~50WI1。此外，本實施方式中，對形成寬度比延伸部寬的接觸部的情況進行了說明，但是接觸部只要具有能夠對接觸插塞進行連接的寬度即可，也不是說寬度必須比延伸部寬。
[0049] 圖2中，在圖的左側示出烙絲元件FE的剖視圖，在圖的右側示出與烙絲元件FE形成于同一半導體忍片的雙極晶體管TR的剖視圖。也就是，在圖的左側示出烙絲區(qū)域1A，在圖的右側示出晶體管區(qū)域1B。
[0050] 如圖2所示，本實施方式的半導體器件具有半導體基板SB和形成在半導體基板SB 上且用作半導體基板的一部分的外延基板EP。外延基板是通過外延生成法而形成在半導體基板上的半導體層。外延基板EP是導入有N型雜質（例如P(憐））的r型Si(娃)膜，比較而言具有低的雜質濃度。
[0051 ]首先，W下對烙絲區(qū)域IA的構造進行說明。
[0052]在烙絲區(qū)域1A，在外延基板EP的上表面形成有槽。此外，在烙絲區(qū)域IA的剖視圖中，未示出該槽的側壁。也就是，在烙絲區(qū)域1A，外延基板EP的上表面的高度比晶體管區(qū)域 18的活性區(qū)域中外延基板EP的上表面的高度低。在烙絲區(qū)域IA的外延基板EP的上表面形成的該槽內，形成有元件分離區(qū)域化。
[0化3] 元件分離區(qū)域化具有例如LOCOS化ocal Oxidization of Silicon,娃的局部氧化)構造或STI(化allow Trench Isolation,淺溝道隔離）構造。元件分離區(qū)域化主要由例如氧化娃膜形成。元件分離區(qū)域化的上表面在與晶體管區(qū)域18的活性區(qū)域中外延基板EP的上表面的高度大致同等的高度、或比外延基板EP的該上表面的高度稍高的位置具有平坦的面。
[0054] 在元件分離區(qū)域化上形成有由絕緣膜TC(第二絕緣膜)和形成在絕緣膜TC上的烙絲元件FE構成的層疊圖案。絕緣膜TC的下表面與元件分離區(qū)域化的上表面相接觸，烙絲元件FE的下表面與絕緣膜TC相接觸。絕緣膜TC在俯視圖中具有與圖1所示烙絲元件FE同樣的圖案。絕緣膜IF4的膜厚為例如50 ~ 4000/1。在此，按1500A的膜厚形成絕緣膜IF4。烙絲元件陽的膜厚為例如2500A。
[0055] 絕緣膜TC由例如SiN(氮化娃)膜或SiC(碳化娃)膜形成。由運些氮化娃膜或碳化娃膜形成的絕緣膜TC是導熱率比構成元件分離區(qū)域化的SiO(氧化娃)膜高的膜。具體而言，氧化娃的導熱率是1.38(W/m K)，氮化娃的導熱率是20~28(W/m K)，碳化娃的導熱率是150~ 170(W/m ? K)。
[0056] 另外，由運些氮化娃膜或碳化娃膜形成的絕緣膜TC,比較而言是對于基底的氧化娃膜的密合性低的膜。具體而言，與多晶娃膜對于氧化娃膜的密合性相比，絕緣膜IF4-方對于氧化娃膜的密合性低。
[0057] -般認為，密合的物質彼此的熱膨脹系數(shù)或線膨脹率之差越大，物質間的密合性越低。在此，氧化娃(Si〇2)的熱膨脹系數(shù)是0.51~0.58( X I(T6A)，相對于此，娃(Si)的熱膨脹系數(shù)是2.4( X I(T6A),氮化娃(SiN)的熱膨脹系數(shù)是3~3.5( X I(T6A),碳化娃(SiC)的熱膨脹系數(shù)是4~4.5( Xl(T6A)D由此，與Si膜相比，SiN膜或SiC膜一方容易從Si化膜的表面剝離。
[0058] 本實施方式的半導體器件的主要特征在于，在烙絲元件FE與元件分離區(qū)域化之間設置有導熱率高且相對于基底的密合性低的絕緣膜TC。
[0059] 烙絲元件FE在圖中作為一層膜示出，但是其由多晶娃膜和層疊在該多晶娃膜上的導電膜(未圖示）的層疊構造構成。該導電膜由例如含鶴W及娃的WSi膜或鉆娃(CoSi)膜形成。在構成烙絲元件FE的多晶娃膜中W高濃度導入有N型雜質（例如As(神））。也就是，該多晶娃膜是護型半導體膜。另外，烙絲元件陽也可W僅由多晶娃膜構成。
[0060] 在元件分離區(qū)域化、絕緣膜TCW及烙絲元件FE之上，W覆蓋元件分離區(qū)域化的上表面和由絕緣膜TCW及烙絲元件FE構成的層疊膜的方式，形成有層間絕緣膜IL1。層間絕緣膜ILl例如由氧化娃膜形成。在層間絕緣膜ILl上開有多個接觸孔，烙絲元件FE的延伸方向上的烙絲元件FE的兩側端部的上表面、也就是接觸部的上表面的一部分在各接觸孔的底部露出。
[0061] 在多個接觸孔的各個孔內部埋入有例如主要由鶴形成的接觸插塞CP。各接觸插塞 CP的上表面與層間絕緣膜ILl的上表面在同一高度被平坦化，各接觸插塞CP的底面連接于烙絲元件FE的端部的上表面。也就是，接觸插塞CP連接于作為烙絲元件FE的長度方向的一個端部的接觸部，其他接觸插塞CP連接于作為烙絲元件FE的另一端部的接觸部。
[0062] 在層間絕緣膜ILl W及接觸插塞CP之上，形成有多個例如主要由侶形成的布線Ml 的圖案。布線Ml的底面連接于接觸插塞CP的上表面。在俯視圖中，布線Ml不與烙絲元件FE的長度方向上的兩個端部之前的延伸部重疊。在層間絕緣膜ILl W及布線Ml之上，W覆蓋層間絕緣膜ILl的上表面W及布線Ml的方式，形成有例如由氧化娃膜形成的層間絕緣膜IL2。
[0063] 在層間絕緣膜IL2上開有多個過孔(via hole)，布線Ml的上表面的一部分在各過孔的底部露出。在多個過孔的各個孔的內部埋入有例如主要由鶴形成的連接器VI。各連接器Vl的上表面與層間絕緣膜IL2的一部分的上表面在同一高度被平坦化，各連接器Vl的底面連接于布線Ml的上表面。
[0064] 在層間絕緣膜IL2W及連接器Vl之上形成多個例如主要由侶形成的布線M2的圖案。布線M2的底面連接于連接器Vl的上表面。在俯視圖中，布線M2不與烙絲元件FE的長度方向上的兩個端部之間的延伸部重疊。
[0065] 在層間絕緣膜IL2的上表面上W及布線M2上依次層疊有覆蓋絕緣膜CVl、CV2。覆蓋絕緣膜CVl例如由氧化娃膜形成，覆蓋絕緣膜CV2例如由SiON(氮氧化娃)膜形成。
[0066] 在此，在包含層間絕緣膜IL2、覆蓋絕緣膜CVl W及CV2的層疊膜的上表面，形成有到達層間絕緣膜IL2的中途深度的開口部0P1。在俯視圖中，開口部OPl不重疊于連接器VI、布線Ml、M2W及接觸插塞CP。另外，在俯視圖中，開口部OPl不重疊于連接有接觸插塞CP的烙絲元件FE的端部，而重疊于烙絲元件FE的長度方向上的中央部也就是延伸部。此外，開口部 OPl也可W貫通層間絕緣膜IL2并到達層間絕緣膜ILl的上表面。
[0067] 從開口部OPl的底面到烙絲元件FE的上表面為止層間絕緣膜(第S絕緣膜）的距離是例如500 ~ 8000A。開口部OPi是通過預先將成為妨礙的層間絕緣膜化2的一部分和覆蓋絕緣膜CVUCV2去除而設置的槽，使得在進行激光修整激光適當?shù)卣丈淅咏z元件FE。
[0068] 覆蓋絕緣膜CV2的上表面被由聚酷亞胺膜形成的純化膜PI覆蓋。但是，在開口部 OPl的正上方和開口部OPl附近未形成純化膜PI。
[0069] 接下來，W下對晶體管區(qū)域IB的構造進行說明。
[0070] 在外延基板EP的上表面形成有多個槽，在該多個槽的各個槽的內側埋入有元件分離區(qū)域化。由相鄰的元件分離區(qū)域化夾著的區(qū)域為有源區(qū)域，在有源區(qū)域，外延基板EP的上表面未被元件分離區(qū)域化覆蓋。
[0071] 在外延基板EP的下表面，在有源區(qū)域的正下方形成有作為護型半導體層的埋入護型層CN。也就是，在和外延基板EP與半導體基板SB的界面相接觸的外延基板EP內，形成有埋入護型層CN。在外延基板EP內，從埋入護型層CN的端部起遍及外延基板EP的主面形成有作為 N型半導體層的接觸N型層CCN。也就是，接觸N型層CCN的一部分形成于外延基板EP的主面，另一部分連接于埋入護型層CN。
[0072] 埋入護型層CN中導入有N型雜質（例如Sn(錬）），在接觸N型層CCN中導入有N型雜質 (例如P(憐））。埋入護型層CN構成雙極晶體管TR的集電極層。
[0073] 在有源區(qū)域的側方的外延基板EP的下表面，形成有作為P+型半導體層的埋入P+型層SP。在埋入P+型層SP的正上方的外延基板EP的主面的一部分，存在未被元件分離區(qū)域化覆蓋的區(qū)域，從該區(qū)域的上表面起遍及埋入P+型層SP而形成有P型層化。在外延基板EP的主面附近，P型層化由在橫方向上并排的元件分離區(qū)域化夾著。
[0074] 埋入P+型層SPW及P型層化中導入有P型雜質（例如B(棚））。埋入P+型層SPW及P型層PL是為了將在外延基板EP并排形成多個的半導體元件彼此分離而設置的元件分離層。
[00巧]在埋入護型層CN的正上方的外延基板EP的主面，并排形成有形成深度比元件分離區(qū)域化淺的P-型層BPW及P+型層GP 型層BPW及P+型層GP是對外延基板EP的主面注入P型雜質（例如B(棚））而形成的P型半導體層，與F型層BP相比，P+型層GP-方的雜質濃度高。F 型層BP被一對P+型層GP夾著，型層BP與該一對P+型層GP彼此相接觸。r型層BPW及P+型層 GP各自的形成深度大致相同。F型層BP構成雙極晶體管TR的基極層。P+型層GP是對作為基極層的F型層BP供給電位的連接層。
[0076] 在P-型層BP的上表面的局部形成有護型層EN。護型層EN是導入有N型雜質（例如As (神））的半導體層，并構成雙極晶體管TR的發(fā)射極層。N+型層EN的形成深度比F型層BP的形成深度淺。在護型層EN的側方的外延基板EP的主面形成有P-型層BP的一部分。
[0077] 外延基板EP的主面的大部分被絕緣膜IF3覆蓋。絕緣膜IF3由氧化娃膜形成。絕緣膜IF3在P型層化、接觸N型層CCNW及護型層EN各自的正上方開口。在有源區(qū)域，在P-型層BP 的正上方形成有發(fā)射極電極抓。發(fā)射極電極抓直接與作為發(fā)射極層的N+型層EN的上表面相接觸，在護型層EN的側方的F型層BP的正上方，依次隔著絕緣膜IF3W及絕緣膜IF4而形成有發(fā)射極電極抓的一部分。也就是，在絕緣膜IF3上形成有絕緣膜IF4,在絕緣膜IF4之上形成有發(fā)射極電極抓的一部分，在絕緣膜IF3 W及IF4上在N+型層EN的正上方具有開口部，在該開口部內埋入有發(fā)射極電極邸的另一部分。
[0078] 另外，在上述有源區(qū)域的端部且在俯視圖中不與埋入護型層CN重疊的區(qū)域，在絕緣膜IF3上隔著絕緣膜IF4形成有防反轉用板FP。與烙絲元件FE同樣地，防反轉用板FPW及發(fā)射極電極ED分別具有N+型多晶娃膜和該多晶娃膜上的含金屬膜的層疊構造。此外，圖中未示出構成該層疊構造的膜彼此的邊界。另外，烙絲元件FE、防反轉用板FPW及發(fā)射極電極邸也可W分別僅由多晶娃膜構成。
[0079] W覆蓋絕緣膜IF4、絕緣膜IF3、防反轉用板FPW及發(fā)射極電極抓的方式，在外延基板EP上形成層間絕緣膜IL1。在層間絕緣膜ILl上開出多個接觸孔，在各個接觸孔內埋入有接觸插塞CP。多個接觸插塞CP分別貫通絕緣膜IF3而連接于P型層化的上表面、接觸N型層 CCN的上表面或P+型層GP的上表面。另外，其他多個接觸插塞CP連接于發(fā)射極電極邸的上表面或防反轉用板FP的上表面。
[0080] 在層間絕緣膜ILl上形成有多個布線Ml和覆蓋多個布線Ml的層間絕緣膜IL2。多個布線Ml分別連接于多個接觸插塞CP的任一個的上表面。在貫通層間絕緣膜IL2的多個過孔的各自的內部，形成有連接于布線Ml的上表面的連接器Vl。在層間絕緣膜IL2上，形成有經(jīng) 由連接器Vl電連接于布線Ml的布線M2、覆蓋層間絕緣膜IL2的上表面W及布線M2的覆蓋絕緣膜CV1、和覆蓋覆蓋絕緣膜CVl的上表面的覆蓋絕緣膜CV2。另外，覆蓋絕緣膜CV2的上表面被純化膜PI覆蓋。
[0081] 在晶體管區(qū)域IB形成有NPN型雙極晶體管TR，該NPN型雙極晶體管TR具有作為發(fā)射極層的N+型層EN、作為基極層的P-型層BP和作為集電極層的埋入護型層CN。形成于烙絲區(qū)域 IA的烙絲元件FE的一個端部，經(jīng)由接觸插塞CP、布線Ml、連接器Vl W及布線M2等而連接于雙極晶體管TR的發(fā)射極電極抓。另外，烙絲元件FE的另一端部經(jīng)由接觸插塞CP、布線Ml、連接器Vl W及布線M2等而連接于作為雙極晶體管TR的集電極層的F型層BP。
[0082] 烙絲元件FE串聯(lián)連接于雙極晶體管TR的發(fā)射極與集電極之間，所W只要烙絲元件 FE導通，雙極晶體管TR的發(fā)射極與集電極就成為同一電位，所W雙極晶體管TR不會變?yōu)閷?通狀態(tài)。也就是，在半導體器件的制造工序中，通過選擇是否將烙絲元件FE切斷，能夠選擇是否使用雙極晶體管TR。如果將烙絲元件FE切斷則能夠對雙極晶體管TR的發(fā)射極和集電極施加不同的電位，所W能夠將雙極晶體管TR在電路中作為開關元件或放大用的元件等使用。
[0083] 在將烙絲元件FE切斷時，對形成在圖2的烙絲區(qū)域IA的烙絲元件FE的中央部(延伸部）從上方照射激光。在本申請中，將通過激光照射將烙絲元件FE切斷的作業(yè)稱為激光修整。激光修整工序中，從被層間絕緣膜ILUIL2覆蓋的烙絲元件FE的上方進行激光照射，所 W烙絲元件FE的正上方的層間絕緣膜IL1、IL2也被去除。W下，使用圖3W及圖4,對進行激光修整時的本實施方式的半導體器件的構造進行說明。圖4中，放大地示出烙絲區(qū)域，為了易于讀圖而省略了比層間絕緣膜IL2靠上的膜等的圖示。
[0084] 圖3中，并排設置在元件分離區(qū)域化上的多個烙絲元件陽中的1個烙絲元件通過激光修整被切斷。通過激光照射切斷的部分，不是在X方向上延伸的烙絲元件FE的長度方向上的端部，而是延伸部的中央部分。通過激光修整，焊絲元件FE的一部分被去除，在烙絲元件 FE的該一部分被去除后的區(qū)域，元件分離區(qū)域化的上表面從烙絲元件FEW及絕緣膜TC露出。
[0085] 在此，形成在烙絲元件FE之下的絕緣膜TC也被去除了一部分，在絕緣膜TC的該一部分被去除后的區(qū)域與殘留有絕緣膜TC的區(qū)域的邊界附近，絕緣膜TC的端部從烙絲元件FE 露出。也就是，在俯視圖中，絕緣膜TC的端部相對于烙絲元件FE不重疊，在比烙絲元件FE接近激光照射部的區(qū)域終止。若換言之，則由激光修整造成的絕緣膜TC的后退量比由激光修整造成的烙絲元件FE的后退量小。
[0086] 如圖4所示，在進行了激光修整的區(qū)域，不僅烙絲元件FE,烙絲元件FE之下的絕緣膜TC、烙絲元件FE之上的層間絕緣膜ILl W及IL2的各自的一部分都被去除了，由此，形成貫通包括絕緣膜TC、烙絲元件FE、層間絕緣膜ILl W及IL2在內的層疊膜的開口部0P2。在開口部0P2的底部，元件分離區(qū)域化的上表面露出。通過開口部0P2,烙絲元件FE被切斷(斷裂）。
[0087] 在開口部0P2內的側壁露出的層間絕緣膜ILl、IL2 W及絕緣膜TC的側壁，與烙絲元件FE相比帶有斜度。通過激光修整切斷后的烙絲元件FE的截面、也就是烙絲元件FE的側壁，相對于外延基板EP的主面具有近乎垂直角度的角度。相對于此，在開口部OP露出的層間絕緣膜ILUIL2W及絕緣膜TC的側壁，相對于外延基板EP的主面具有低于90°的角度。
[008引旨P，在開口部0P2,層間絕緣膜IL1JL2W及絕緣膜TC各自的開口寬度隨著從下方朝向上方而變寬。因此，在開口部0P2，與烙絲元件FE的端部相比，絕緣膜TC的端部在烙絲元件FEW及絕緣膜TC被去除后的區(qū)域、也就是接近激光照射部的中屯、的位置終止。若換言之，則與形成在開口部0P2的側壁的烙絲元件FE的端部相比，形成在開口部0P2的側壁的絕緣膜 TC的端部，在接近俯視圖中的開口部0P2的中屯、的位置終止。
[0089] 激光修整工序中，通過隔著層間絕緣膜ILUIL2對烙絲元件FE照射激光，由此烙絲元件FE吸收熱，烙絲元件FE的一部分氣化而被排氣。通過運樣去除烙絲元件FE的一部分，由此烙絲元件FE高電阻化，成為電絕緣的狀態(tài)。運樣一來，烙絲元件FE被切斷。在烙絲元件FE 氣化而被排氣時，烙絲元件FE上的層間絕緣膜ILUIL2也被去除一部分而開口。
[0090] 在此，絕緣膜TC是導熱率比構成元件分離區(qū)域化或絕緣膜IF3等的氧化娃膜高的膜。由此，激光修整工序中，在激光照射時熱傳遞至絕緣膜TC,所W絕緣膜TC也氣化。
[0091] W下，利用圖23、圖24所示的比較例的半導體器件對本實施方式的半導體器件的效果進行說明。圖23是比較例的半導體器件的剖視圖，是含未進行激光修整的烙絲元件的剖視圖。圖24是比較例的半導體器件的剖視圖，是含進行激光修整后的烙絲元件的剖視圖。此外，圖23W及圖24中未示出雙極晶體管。圖23W及圖24中，放大地示出烙絲區(qū)域，為了易于讀圖，所W省略比層間絕緣膜IL2靠上的膜等的圖示。
[0092] 如圖23W及圖24所示，比較例的烙絲元件Ffe及其附近的構造，具有與利用圖1~ 圖4說明的本實施方式的烙絲元件大致相同的構造。但是，比較例的半導體器件中，烙絲元件FEa與元件分離區(qū)域化的上表面相接觸地形成，在烙絲元件FEa與元件分離區(qū)域化之間未形成絕緣膜TC(參照圖2~圖4)，運一點不同于本實施方式。若換言之，則在比較例中，在烙絲元件FEa與元件分離區(qū)域化之間未形成導熱率比氧化娃膜高的絕緣膜。
[0093] 在對運樣的比較例的烙絲元件陽a進行激光修整后的情況下，要考慮烙絲元件FEa 的一部分作為殘渣而殘留、或暫時氣化后的烙絲元件FEa的一部分附著于元件分離區(qū)域化的上表面而層疊的情況。運些情況下，在烙絲元件陽a被去除了的區(qū)域且在元件分離區(qū)域化的上表面上，形成具有導電性的殘留物RE。
[0094] 運起因于:激光修整工序中，難W實現(xiàn)W使得殘留物RE不殘留的方式將烙絲元件陽a去除，而且，難W防止元件分離區(qū)域化破損而成為異常形狀。也就是，難W提高激光照射的精度，另外，難W提高烙絲元件陽a上且在開口部OPl之下的層間絕緣膜ILUIL2的膜厚的精度。
[0095] 因此，例如在激光的輸出過小、或烙絲元件陽a上的層間絕緣膜IL 1、IL2的膜厚大等情況下，要考慮烙絲元件FEa未充分氣化，而且氣化后的烙絲元件FEa的一部分遇冷而附著于元件分離區(qū)域化的上表面的情況。在此，若具有導電性的殘留物RE附著于通過激光照射而斷裂后的烙絲元件Ffe兩側的接觸部之間，則殘留物RE恐會成為烙絲元件陽a兩側的接觸部彼此之間的漏電路徑。也就是，本應通過激光修整而切斷的烙絲元件陽a由殘留物RE接通，由此，產生半導體器件變得不再正常工作的問題。
[0096] 另外，在激光的輸出過大的情況下，烙絲元件FEa確實地被去除，而元件分離區(qū)域化的表面由于激光照射而被破壞成為異常形狀，產品的成品率恐會降低。
[0097] 另外，作為防止烙絲元件陽a通過殘留物RE而漏電的方法，可W考慮增大烙絲元件 FEa的延伸長度，并擴寬照射激光的范圍（光斑尺寸）。該情況下，一般認為，即使殘留物RE附著于構成通過激光照射被斷開后的烙絲元件FEa的導電膜彼此之前，也能夠使形成漏電路徑的可能性減低，或者提高由殘留物RE產生的漏電路徑的電阻值。
[0098] 但是，難W擴寬一次進行的激光照射中的激光的照射范圍。另外，如錯開激光的照射位置而進行多次激光照射，則在激光的照射范圍重疊的位置由于過度的激光照射，元件分離區(qū)域化恐會被破壞。另外，在激光的照射范圍不重疊的情況下，在多個激光照射區(qū)域彼此之間，烙絲元件FE的一部分殘留在未被激光照射的區(qū)域，運成為漏電的原因。為了防止運些問題的發(fā)生，要對相鄰的區(qū)域高精度地錯開照射位置而進行多次激光照射，運也難W實現(xiàn)。
[0099] 相對于此，本實施方式的半導體器件中，如圖2所示，在烙絲元件FE與元件分離區(qū) 域化之前設置有由導熱率高的材料形成的絕緣膜TC。設置在烙絲元件FE之下的絕緣膜TC, 在激光修整工序中與烙絲元件FE-并被去除。
[0100] 由此，由烙絲元件FE的殘渣等構成的具有導電性的殘留物RE(參照圖24)不易附著于將烙絲元件FE去除后的區(qū)域之下的元件分離區(qū)域化的上表面，所W能夠防止進行激光修整后的烙絲電阻值因殘留物RE而下降因而引發(fā)漏電的情況。
[0101] 運是因為：在烙絲元件FE由于激光照射而過熱時，烙絲元件的熱傳遞到導熱率高的絕緣膜TC,由此烙絲元件FEW及絕緣膜TC氣化。由此，通過絕緣膜TC的氣化壓力，從烙絲元件FE的下側促進烙絲元件FE的氣化(揮發(fā)），能夠更確實地將烙絲元件FE去除。另外，絕緣膜TC由絕緣體構成，所W即使絕緣膜TC的一部分未完全氣化而作為殘留物附著并殘留于元件分離區(qū)域化的上表面，也不會成為烙絲元件FE的漏電的原因。由此，能夠使半導體器件的可靠性提高。
[0102] 另外，絕緣膜TC和元件分離區(qū)域化是相對于構成元件分離區(qū)域化的氧化娃膜的密合性低于多晶娃膜相對于氧化娃膜的密合性的膜，所W在激光照射時絕緣膜TC易于從元件分離區(qū)域化的方面剝離并去除。因此，在將烙絲元件FEW及絕緣膜TC去除的激光修整工序中，將基底的元件分離區(qū)域化的表面的一部分與絕緣膜TC一起剝離，能夠防止元件分離區(qū) 域化成為異常形狀。由此，能夠使半導體器件的可靠性提高。
[0103] 另外，圖24中，通過激光照射而斷裂后的烙絲元件陽a之間的漏電路徑僅是元件分離區(qū)域化的上表面，比較短。相對于此，本實施方式中，如圖4所示設置有絕緣膜TC且絕緣膜 TC的一部分通過激光修整被去除。在此，設置有絕緣膜TC,所W在通過激光照射而斷裂后的烙絲元件FE之間漏電流能夠流動的路徑，與比較例相比變長。
[0104] 也就是，從開口部0P2處的烙絲元件FE的一方的終端部起沿絕緣膜TC的帶斜度的側壁W及元件分離區(qū)域化的上表面到達另一方的烙絲元件FE的終端部為止的路徑的長度，比在圖24所示的比較例中從烙絲元件陽a的一方的終端部起僅沿元件分離區(qū)域化的上表面到達另一方的烙絲元件FEa的終端部為止的路徑的長度長。
[0105] 由此，即使殘留物RE附著于通過本實施方式的激光修整而斷裂后的烙絲元件FE之間（參照圖24)，因為供漏電流流動的路徑變長，所W能夠防止由殘留物RE產生的短路等、并防止漏電的發(fā)生。另外，能夠使漏電路徑延伸，所W能夠防止進行激光修整后的烙絲的電阻值由于漏電而降低的情況。由此，能夠防止連接于該烙絲元件FE的電路不再正常工作。因此，能夠使半導體器件的可靠性提高。
[0106] <關于半導體器件的制造方法>
[0107] 參照圖5~圖13對本實施方式的半導體器件的制造方法進行說明。
[0108] 圖5~圖13是本實施方式的半導體器件的制造工序中的剖視圖。圖5~圖13中，在各圖的左側示出烙絲區(qū)域1A，在右側示出晶體管區(qū)域1B。示出在烙絲區(qū)域IA形成有烙絲元件而在晶體管區(qū)域IB形成有雙極晶體管的樣子。
[0109] 首先，如圖5所示，準備含B(棚)的P型半導體基板SB。之后，在晶體管區(qū)域IB的半導體基板SB的上表面的一部分對作為N型雜質的Sb(錬)進行離子注入，在晶體管區(qū)域IB的半導體基板SB的上表面的另一部分對作為P型雜質的B(棚)進行離子注入，之后，對半導體基板SB進行熱處理。接下來，在半導體基板SB上利用外延生成法形成外延基板EP。
[0110] 外延基板EP由主要含P(憐)且比較而言雜質濃度低的r型半導體構成。但是，在晶體管區(qū)域IB的外延基板EP的下表面，在對B(棚)進行離子注入后的半導體基板SB的上表面的正上方，形成有含B(棚）的埋入P+型層SP。另外，在晶體管區(qū)域IB的外延基板EP的下表面，在對Sb(錬)進行離子注入后的半導體基板SB的上表面的正上方，形成有含Sb(錬）的埋入護型層CN。
[0111] 接著，如圖6所示，在埋入P+型層SP的正上方的外延基板EP內，形成具有元件間的分離作用的P型層化。P型層化能夠通過針對外延基板EP的主面的B(棚）的離子注入W及熱注入而形成。之后，通過針對外延基板EP的主面的N型雜質（例如P(憐））的離子注入W及熱注入，由此在外延基板EP內形成接觸N型層CCN。接觸N型層CCNW及P型層化哪一個先形成都可W。
[0112] P型層化在埋入P+型層SP的正上方從埋入P+型層SP的上端起遍及外延基板EP的主面而形成。接觸N型層CCN在埋入護型層CN的端部的正上方從埋入護型層CN的上端起遍及外延基板EP的主面而形成。接觸N型層CCN是用于從外延基板EP的主面?zhèn)葘β袢隢+型層CN供給電位的接觸層。
[0113] 接下來，如圖7所示，在外延基板EP的主面上利用熱氧化法等形成了由氧化娃膜構成的絕緣膜IFl后，在絕緣膜IFl上利用例如CVD(化emical Vapor D巧osition，化學氣相沉積)法形成由氮化娃膜等構成的絕緣膜IF2。之后，利用光刻蝕技術W及蝕刻法對由絕緣膜 IF2、IFl構成的層疊膜進行構圖。
[0114] 該層疊膜在烙絲區(qū)域IA在形成烙絲元件的圖案之處被全部去除。另外，該層疊膜在晶體管區(qū)域IB覆蓋埋入護型層CN的正上方及其附近區(qū)域的外延基板EP的主面，進一步，在從該區(qū)域分離開的區(qū)域覆蓋P型層化的上表面。覆蓋埋入N+型層CN的正上方及其附近區(qū) 域與P型層化的上表面之間的外延基板EP的主面的上述層疊膜被去除。
[0115] 接著，通過W上述層疊膜為掩膜進行干式蝕刻，由此對外延基板EP的主面進行深蝕刻（etch back),從而形成多個槽。在圖中所示的烙絲區(qū)域1A，外延基板EP的主面整個面后退。
[0116] 接下來，如圖8所示，進行氧化處理，在上述多個槽內形成由氧化娃膜構成的元件分離區(qū)域化。由此，上述多個槽內被元件分離區(qū)域化填埋。之后，將絕緣膜IF2去除。在晶體管區(qū)域IB被相鄰的元件分離區(qū)域化夾著的活性區(qū)域與P型層化的上表面，被絕緣膜IFl覆主 rm O
[0117] 接下來，如圖9所示，通過利用光刻蝕技術W及離子注入法，對晶體管區(qū)域IB的埋入護型層CN的正上方的外延基板EP的主面導入P型雜質（例如B(棚）），由此形成P-型層BP。接著，利用光刻蝕技術W及離子注入法，對晶體管區(qū)域IB的埋入N+型層CN的正上方的外延基板EP的主面導入P型雜質（例如B(棚）），由此形成在橫方向上夾著F型層BP的一對P+型層GP。 [0 11引P+型層GP與P-型層BP相接觸，與P-型層BP相比P+型層GP-方的雜質濃度高。此時，在烙絲區(qū)域IA不形成P型半導體層。F型層BPW及P+型層GP的形成深度比元件分離區(qū)域化淺。
[0119] 接著，如圖10所示，在外延基板EP的主面上形成由氧化娃膜構成的絕緣膜IF3。絕緣膜IF3形成在活性區(qū)域上，幾乎不形成在元件分離區(qū)域RL上。之后，利用例如CV的去在外延基板EP的主面上形成絕緣膜IF4。絕緣膜IF4的膜厚為例如50 ~ 4000 A。在此，按1500 A 的膜厚來形成絕緣膜IF4。在烙絲區(qū)域1A，W覆蓋元件分離區(qū)域RL的上表面的方式形成絕緣膜IF4。在晶體管區(qū)域1B，W覆蓋元件分離區(qū)域化W及絕緣膜IF3的上表面的方式形成絕緣膜 IF4。
[0120] 絕緣膜IF4由氮化娃膜或碳化娃膜構成。構成絕緣膜IF4的氮化娃膜或碳化娃膜均是導熱率比構成元件分離區(qū)域化W及絕緣膜IF3的氧化娃膜的導熱率高的膜。具體而言，氧化娃的導熱率是1.38(W/m ? K)，氮化娃的導熱率是20~28(W/m ? K)，碳化娃的導熱率是150 ~170(W/m ? K)。
[0121] 另外，構成絕緣膜IF4的氮化娃膜或碳化娃膜均是相對于構成元件分離區(qū)域化W 及絕緣膜IF3的氧化娃膜的密合性比較低的膜。具體而言，與烙斷元件(多晶娃膜)相對于氧化娃膜的密合性相比，絕緣膜IF4相對于氧化娃膜的密合性較低。
[0122] -般認為，密合的物質彼此的熱膨脹系數(shù)或線膨脹率之差越大，物質間的密合性越低。在此，氧化娃(Si〇2)的熱膨脹系數(shù)是0.51~0.58( X I(T6A)，相對于此，娃(Si)的熱膨脹系數(shù)是2.4( X I(T6A),氮化娃(SiN)的熱膨脹系數(shù)是3~3.5( X I(T6A),碳化娃(SiC)的熱膨脹系數(shù)是4~4.5( X I(T^K))。由此，與Si膜相比，SiN膜或SiC膜一方相對于Si化膜的表面的密合性低，容易從Si化膜的表面剝離。
[0123] 接下來，如圖11所述，通過利用光刻蝕技術W及干式蝕刻將晶體管區(qū)域IB的絕緣膜IF4的一部分去除，之后將絕緣膜IF4作為掩膜而進行濕式蝕刻，由此將絕緣膜IF3的一部分去除。由此，使F型層BP的上表面的一部分露出。
[0124] 接著，在外延基板EP的主面上利用例如CVD法形成多晶娃膜PS。之后，通過利用離子注入法對成膜后的多晶娃膜PSW比較高的濃度導入N型雜質（例如As(神），由此多晶娃膜 PS成為N+型半導體膜。在此，對雜質的注入量進行調整，使得多晶娃膜PS的薄膜電阻PS成為 1~50000/單位面積。另外，在此，按200 ~ 5000 A的膜厚形成多晶娃膜PS。在晶體管區(qū) 域IB，多晶娃膜PS與露出的F型層BP的上表面相接觸。
[0125] 之后，通過進行熱處理，使多晶娃膜PS內的N型雜質在F型層8P的上表面擴散。由此，在P-型層BP內形成含N型雜質（例如As(神））的護型層EN。護型層EN的形成深度比P-型層 BP的形成深度淺。護型層EN的上表面與多晶娃膜PS相接觸。
[0126] 接著，如圖12所示，利用光刻蝕技術W及干式蝕刻方來加工多晶娃膜PSW及絕緣膜IF4。由此，絕緣膜IF3W及元件分離區(qū)域化的各自的上表面露出。通過該加工，在烙絲區(qū) 域IA形成由多晶娃膜PS構成的烙絲元件FE。烙絲元件FE具有在俯視圖中沿1個方向延伸的圖案，在該圖案的長度方向上的兩端部形成有寬度比該方向上的中央的延伸部寬的接觸部的圖案。烙絲元件FE的平面布局是如圖1所示那樣的。在此，烙絲元件FE之下的絕緣膜IF4被加工成與烙絲元件FE同樣的圖案，由此，形成由絕緣膜IF2構成的絕緣膜TC(參照圖12)。
[0127] 通過上述工序，在晶體管區(qū)域IB中，活性區(qū)域W外的多晶娃膜PSW及絕緣膜IF4被去除。另外，在活性區(qū)域內，活性區(qū)域的端部的區(qū)域W及F型層BP的正上方的區(qū)域W外的區(qū) 域的多晶娃膜PSW及絕緣膜IF4被去除。在活性區(qū)域的端部，在外延基板EP上依次隔著絕緣膜IF3、IF4而形成由多晶娃膜PS構成的防反轉用板FP。
[012引另外，在P-型層BP的正上方形成由多晶娃膜PS構成的發(fā)射極電極抓。在護型層EN的正上方區(qū)域的側方，在外延基板EP的主面上依次隔著絕緣膜IF3、IF4而形成發(fā)射極電極抓的一部分。在護型層EN的正上方，未形成絕緣膜IF3JF4,而形成有與外延基板EP的主面相接觸的發(fā)射極電極ED的一部分。
[0129] 通過利用圖12說明了的工序，在晶體管區(qū)域IB形成縱型的雙極晶體管TR。也就是，雙極晶體管TR是具有作為發(fā)射極層的護型層EN、作為基極層的F型層BP和作為集電極層的埋入護型層CN的NPN型晶體管。
[0130] 接著，如圖13所示，通過利用例如CVD法在外延基板EP的主面上形成層間絕緣膜 IL1，由此覆蓋絕緣膜TC、IF4、烙絲元件FE、發(fā)射極電極抓W及防反轉用板FP等。之后，在形成了多個貫通層間絕緣膜ILl的接觸孔后，由主要由W(鶴)形成的接觸插塞CP將運些接觸孔的各個孔的內側填埋。
[0131] 在烙絲區(qū)域1A，接觸插塞CP連接于烙絲元件FE兩端的各自的上表面。在晶體管區(qū) 域1B，多個接觸插塞CP分別貫通絕緣膜IF4而連接于P型層化的上表面、接觸N型層CCN的上表面或P+型層GP的上表面。另外，另外的多個接觸插塞CP連接于發(fā)射極電極抓的上表面或防反轉用板FP的上表面。
[0132] 接下來，通過在利用例如瓣射法在層間絕緣膜ILl W及接觸插塞CP各自上形成金屬膜之后，對該金屬膜進行構圖，由此形成由該金屬膜構成的布線Ml。布線Ml例如由Al (侶）膜構成，連接于烙絲區(qū)域IAW及晶體管區(qū)域IB的多個接觸插塞CP的各個接觸插塞。層間絕緣膜ILl例如由氧化娃膜構成。
[0133] 接下來，由通過例如CVD法形成的層間絕緣膜IL2覆蓋層間絕緣膜ILl W及布線Ml 的各個。層間絕緣膜IL2由例如氧化娃膜構成。之后，在形成了多個貫通層間絕緣膜IL2的過孔后，由主要由W(鶴)形成的連接器Vl填埋運些過孔的各個過孔的內側。多個過孔Vl的各個過孔連接于布線Ml的上表面。
[0134] 接下來，在層間絕緣膜IL2上與布線Ml同樣地形成布線M2。布線M2的膜厚比布線Ml 的膜厚大。多個布線M2的各個連接于連接器Vl的上表面。
[0135] 接下來，在層間絕緣膜IL2上，W覆蓋布線M2的方式，利用例如CV的去依次形成覆蓋絕緣膜CVl、CV2。覆蓋絕緣膜CVl例如由氧化娃膜構成，覆蓋絕緣膜CV2例如由SiON(氮氧化娃)膜構成。
[0136] 接下來，在比對烙絲元件FE進行激光照射時的激光照射部廣的范圍，通過將該激光照射部、其附近的覆蓋絕緣膜CV2、CV1、W及層間絕緣膜IL2的一部分去除，由此形成開口部0P1。形成開口部OPl的上述去除工序，例如利用光刻蝕技術W及干式蝕刻法來進行。開口部OPl，形成于在俯視圖中重疊于烙絲元件FE的延伸部也就是激光照射部的位置。從開口部 OPi的底面到烙絲元件陽的上表面為止的距離例如是:500 ~ 8000A。
[0137] 接下來，通過利用光刻蝕技術W及干式蝕刻法在未圖示區(qū)域將覆蓋絕緣膜CV2、 CVl去除，由此使成為焊盤的布線M2露出。接下來，在覆蓋絕緣膜CV2上形成由純化膜PI (其由含聚酷亞胺形成)構成的圖案。通過W上步驟，形成本實施方式的半導體器件。
[0138] 本實施方式的烙絲元件FE,在進行電路特性的調整或不良電路的排除等的情況下，根據(jù)需要被激光切斷。在利用激光照射將烙絲元件FE切斷的工序即激光修整工序中，按 W下運樣的條件進行激光照射。即，用于將烙絲元件FE切斷所進行的激光照射的條件，例如將照射能量設為0.1~0.化J、將脈沖寬度設為10~30ns、將光斑尺寸設為10~40WI1。
[0139] 本實施方式的半導體器件的制造方法中，如圖13所示，在烙絲元件FE與元件分離區(qū)域化之間設置有由導熱率高的材料形成的絕緣膜TC。在進行激光修整工序的情況下，設置在烙絲元件FE之下的絕緣膜TC，與烙絲元件FE-起被去除。由此，如圖3所示形成開口部 0P2,烙絲元件FE被切斷。W下，利用比較例（參照圖23W及圖24)對本實施方式的半導體器件的制造方法的效果進行說明。
[0140] 在比較例的半導體器件中，由于如利用圖23W及圖24說明了的那樣，W與元件分離區(qū)域化的上表面相接觸的方式形成烙絲元件FEa,由此產生殘留物RE附著于烙絲切斷部的問題。也就是，殘留物RE成為漏電路徑，由此W切斷為目的而進行激光修整后的烙絲元件 FEa導通，由此，產生半導體器件的可靠性降低的問題。
[0141] 但是，從防止在進行激光修整后的烙絲元件FEa中發(fā)生漏電的觀點、W及防止元件分離區(qū)域化的表面由于激光照射而成為異常形狀的觀點出發(fā)，對激光修整要求高精度。相對于此，在激光修整工序中難W提高激光照射的精度，而且，難W提高烙絲元件FEa上且開口部OPl之下的層間絕緣膜ILUIL2的膜厚的精度。也就是，難W W不殘留殘留物RE的方式將烙絲元件FEa去除、而且難W防止元件分離區(qū)域化被破壞而成為異常形狀。因此，產品的合格率減低，因而有半導體器件的成品率降低、制造成本增加的問題。
[0142] 相對于此，在本實施方式中，通過在圖13所示的烙絲區(qū)域IA的元件分離區(qū)域化上形成導熱率高且相對于氧化娃膜的密合性低的絕緣膜TC,由此，能夠得到與利用圖1、圖4、圖23W及圖24說明的效果同樣的效果。另外，能夠防止漏電的發(fā)生W及激光照射部的元件分離區(qū)域的異常形狀的產生，所W能夠提高產品的合格率。由此，能夠提高半導體器件的制造工序中的成品率，能夠降低半導體器件的制造成本。
[0143] 因此，即使不提高激光修整工序中的激光照射的精度、或、圖13所示的烙絲元件FE 上且開口部OPl之下的層間絕緣膜ILl~IL2的膜厚的精度等，也能夠防止切斷后的烙絲元件FE漏電。也就是，可W對激光照射的精度W及烙絲元件FE上的絕緣膜的膜厚的精度設置余裕，所W半導體器件的制造工序變得容易，由此能夠降低半導體器件的制造成本。
[0144] 另外，本實施方式中，如圖13所示，能夠通過與作為雙極晶體管TR的一部分的絕緣膜IF3同層的膜來形成絕緣膜TC。另外，能夠通過與作為雙極晶體管TR的一部分的發(fā)射極電極抓W及防反轉用板FP同層的膜來形成烙絲元件FE。因此，能夠通過共用的工序來形成雙極晶體管TR和烙絲元件FE的各個元件的構造的一部分。因此，在將雙極晶體管TR和烙絲元件FE混合載置于同一半導體忍片上的情況下，能夠使制造工序簡易化。
[0145] (實施方式2)
[0146] W下，利用圖14~圖20對通過在烙絲元件之下形成導熱性高的膜、進一步在烙絲元件的正下方的元件分離區(qū)域的上表面形成凹部從而防止漏電流的產生的情況進行說明。本實施方式，在進行激光修整后的烙絲元件的切斷部，通過延長漏電流能夠流動的漏電路徑，從而防止漏電流的產生。圖14~圖18是對本實施方式的半導體器件的制造方法進行說明的剖視圖。圖14~圖18中，與圖5~圖13同樣地示出烙絲區(qū)域IAW及晶體管區(qū)域18。圖19 是表示本實施方式的半導體器件的俯視圖。圖20是進行激光修整后的情況下圖19的C-C線上的剖視圖。
[0147] 首先，如圖14所示，通過進行與利用圖5~圖9說明的工序同樣的工序，而在由半導體基板SBW及外延基板EP構成的基板上形成元件分離區(qū)域化，并在該基板內形成各種半導體層。
[0148] 接下來，利用光刻蝕技術、干式蝕刻法或濕式蝕刻法，在烙絲區(qū)域IA的元件分離區(qū) 域化的上表面形成作為凹部的槽D1。槽Dl是不貫通元件分離區(qū)域化而使元件分離區(qū)域化的上表面的一部后退直至元件分離區(qū)域化的中途深度為止而形成的臺階部。一般認為，槽Dl 的側壁沿相對于外延基板EP的主面垂直的方向形成。
[0149] 但是，在利用濕式蝕刻法形成了槽Dl的情況下，一般認為，槽Dl的側壁相對于外延基板EP的主面帶有斜度。也就是，一般認為，隨著從槽Dl底部朝向上方，槽Dl的開口寬度變寬。圖中，示出槽Dl的側壁相對于外延基板EP的主面垂直地形成的構造。槽Dl形成于在激光修整工序中將照射激光的區(qū)域。例如，槽Dl形成在烙絲元件FE的延伸方向上的中屯、部的正下方。該情況下，烙絲元件FE的延伸方向上的中屯、部是激光的照射點的中屯、部。
[0150] 接著，如圖15所示，通過進行與利用圖10說明的工序同樣的工序，由此在元件分離區(qū)域化上形成絕緣膜IF3。絕緣膜IF3的上表面，優(yōu)選是在烙絲區(qū)域IA的元件分離區(qū)域化上包含槽Dl的正上方的區(qū)域而成為平坦的，但是也可W如圖15所示，絕緣膜IF3的膜厚比較薄，絕緣膜IF3沿槽Dl的側壁形成，并在槽Dl的正上方的絕緣膜IF3的上表面形成有槽。
[0151] 接著，如圖16所示，通過進行與利用圖11說明的工序同樣的工序，由此在絕緣膜 IF3上形成多晶娃膜PS。
[0152] 接著，如圖17所示，通過進行與利用圖12說明的工序同樣的工序，由此形成由雙極晶體管TR和多晶娃膜PS構成的烙絲元件FE。烙絲元件FE的上表面，優(yōu)選是包含槽Dl的正上方的區(qū)域而成為平坦的，但是也可W如圖17所示，在槽Dl的正上方的烙絲元件FE的上表面形成有槽。
[0153] 接著，如圖18所示，通過進行與利用圖13說明的工序同樣的工序，形成覆蓋烙絲元件FEW及雙極晶體管TR的層間絕緣膜ILUIL2W及其他布線等，從而形成本實施方式的半導體器件。在此，圖19示出本實施方式的半導體器件的俯視圖。與圖1同樣，圖19中示出多個烙絲元件FE,省略了運些烙絲元件FE上的層間絕緣膜W及布線等的圖示。
[0154] 圖19中，通過虛線的圖案D2示出槽DU參照圖18)的輪廓的一例。另外，圖19中，通過雙點劃線的圖案D3示出槽DU參照圖18)的輪廓的另一例。如圖中通過虛線所示，槽的圖案D2也可W與在Y方向上并排的烙絲元件FE的各個相對應而形成。也就是，各烙絲元件FE的正下方的槽的圖案D2彼此相互分離。相對于此，也可W如圖2中通過雙點劃線所示，在Y方向上并排的烙絲元件FE分別共有在Y方向上延伸的1個槽的圖案D3。也就是，1個槽的圖案D3也可W在俯視圖中重疊于多個烙絲元件FE。
[01W]接著，利用圖20對激光修整工序中照射激光后的烙絲元件FE的構造進行說明。激光的照射條件與上述實施方式1同樣。在激光照射后，如利用圖4說明的那樣，形成有開口部 0P2。在此，在形成于槽Dl內的絕緣膜TC被去除且槽Dl的內側的表面露出運一點上，不同于圖4。
[0156] 本實施方式中，能夠得到與上述所述實施方式1同樣的效果。另外，能夠得到W下說明的效果。
[0157] 本實施方式中，在通過激光照射將烙絲元件FEW及絕緣膜TC去除的區(qū)域、也就是開口部0P2的底部，在元件分離區(qū)域化的上表面形成有槽Dl。即，在開口部0P2的底面，槽Dl 的側壁W及底面露出。如利用比較例（參照圖24)說明的那樣，有時切斷后的烙絲元件FE之間的元件分離區(qū)域化的上表面成為漏電流的路徑。相對于此，本實施方式中，通過形成槽 Dl，能夠延長該漏電流的路徑。也就是，通過形成槽Dl，因而，作為該漏電流的路徑，相對于槽Dl的側方的元件分離區(qū)域化的上表面和槽Dl的底面追加槽Dl的內側的側壁。
[0158] 因此，假設具有導電性的殘留物RE(參照圖24)附著于將烙絲元件FE去除后的區(qū)域的元件分離區(qū)域化的上表面，因為用于供漏電流流動的路徑比比較例長，所W能夠防止由殘留物RE造成的短路等能夠防止漏電的發(fā)生。另外，能夠使漏電路徑延伸，所W能夠防止進行激光修整后的烙絲的電阻值由于漏電而降低。由此，能夠防止連接于該烙絲元件FE的電路不再正常工作。因此，能夠使半導體器件的可靠性提高。
[0159] 另外，上述具有導電性的殘留物RE,相對于通過激光照射將烙絲元件FEW及絕緣膜TC去除后的元件分離區(qū)域化的上表面，垂直地下降而沉積。因此，槽Dl的側壁，優(yōu)選是相對于外延基板EP的主面垂直。運是因為:在槽Dl的側壁垂直地形成的情況下，相對于元件分離區(qū)域化的上表面垂直地下降而沉積的殘留物RE不易附著于該側壁。由此，如果槽Dl的側壁垂直地形成，則能夠有效地防止漏電路徑的形成。為了垂直地形成槽Dl的側壁，在利用圖 14說明了的工序中形成槽Dl時，優(yōu)選是使用干式蝕刻也就是各向異性蝕刻。
[0160] <關于變形例〉
[0161] W下，利用圖21W及圖22對本實施方式的半導體器件的變形例進行說明。圖21W 及圖22是本實施方式的半導體器件的變形例的剖視圖。圖21中放大地示出未進行激光修整的烙絲元件FE,圖22中放大地示出進行了激光修整后的烙絲元件FE。圖21W及圖22中，為了易于讀圖，省略了比層間絕緣膜IL2靠上的膜等的圖示。本變形例與圖18~圖20所示構造的差異是如圖21W及圖22所示槽Dl的側壁為屋檐狀運一點。
[0162] 目P，如圖21W及圖22所示，槽Dl的側壁相對于外延基板EP的主面具有帶倒錐形的角度。也就是，隨著從槽Dl的底部朝向上方，槽Dl的開口寬度變小。即，槽Dl的側壁具有外伸 (overhang)形狀。
[0163] 如上述那樣，具有導電性的殘留物RE(參照圖24)，相對于通過激光照射將烙絲元件FEW及絕緣膜TC去除后的元件分離區(qū)域化的上表面，垂直地下降而沉積。因此，與如圖20 所示，槽Dl的側壁垂直地形成的情況相比較，如果槽Dl的側壁具有屋檐狀的形狀，則能夠更為有效地防止殘留物RE相對于槽Dl的側壁的附著。由此，能夠更為有效地防止漏電路徑的形成。
[0164] 為了如本實施方式那樣、將槽Dl的側壁形成為屋檐狀，在利用圖14說明的工序中形成槽Dl時，優(yōu)選是使用干式蝕刻也就是各向異性蝕刻。
[0165] W上，對于由本
【發(fā)明人】完成的發(fā)明基于其實施方式具體地進行了說明，但是當然，本發(fā)明不限定于上述實施方式，可W在不脫離其主旨的范圍內進行各種變更。
[0166] 附圖標記的說明
[0167] IA 烙絲區(qū)域
[016引 IB 晶體管區(qū)域
[0169] CP 接觸插塞
[0170] CVUCV2覆蓋絕緣膜
[0171] EP 外延基板
[0172] FE 烙絲元件
[0173] IF3、IF4 絕緣膜
[0174] ILUIL2層間絕緣膜
[0175] Ml .M2 布線
[0176] OP 開口部
[0177] PI 純化膜
[017引 RL 元件分離區(qū)域
[0179] SB 半導體基板
[0180] TC 絕緣膜
[0181] TR 雙極晶體管
【主權項】
1. 一種半導體器件，其中，具有：半導體基板；所述半導體基板上的第一絕緣膜；形成在所述第一絕緣膜上的第二絕緣膜;和形成在所述第二絕緣膜上且含硅的導電膜；所述導電膜構成熔絲，所述第二絕緣膜的導熱率比所述第一絕緣膜的導熱率高。2. 根據(jù)權利要求1所述的半導體器件，其中，所述第二絕緣膜相對于所述第一絕緣膜的密合性比硅膜相對于所述第一絕緣膜的密合性低。3. 根據(jù)權利要求1所述的半導體器件，其中，在所述導電膜的正下方的所述第一絕緣膜的上表面形成有槽，所述第二絕緣膜的一部分埋入所述槽內。4. 根據(jù)權利要求3所述的半導體器件，其中，所述槽的側壁相對于所述半導體基板的主面垂直地形成。5. 根據(jù)權利要求3所述的半導體器件，其中，所述槽的側壁形成為屋檐狀。6. 根據(jù)權利要求1所述的半導體器件，其中，在所述導電膜上形成有第三絕緣膜，由所述第二絕緣膜、所述導電膜以及所述第三絕緣膜構成的層疊膜具有開口部，通過所述開口部，所述熔絲被切斷，所述第一絕緣膜的上表面在所述開口部的底面露出。7. 根據(jù)權利要求6所述的半導體器件，其中，在所述第一絕緣膜的上表面形成的槽的側壁在所述開口部的所述底面露出。8. 根據(jù)權利要求6所述的半導體器件，其中，在所述開口部內的側壁，所述第二絕緣膜與所述導電膜相比，在俯視圖中接近所述開口部的中央的位置終止。9. 根據(jù)權利要求1所述的半導體器件，其中，所述第一絕緣膜含氧化硅，所述第二絕緣膜含氮化硅或碳化硅。10. 根據(jù)權利要求1所述的半導體器件，其中，具有多個隔著所述第二絕緣膜形成在所述第一絕緣膜上的所述熔絲，多個所述熔絲中的一部分所述熔絲被切斷。11. 一種半導體器件的制造方法，其中，具有： (a) 準備半導體基板的工序； (b) 在所述半導體基板上形成第一絕緣膜的工序； (c) 在所述第一絕緣膜上形成第二絕緣膜的工序;和 (d) 在所述第二絕緣膜上形成含硅的導電膜的工序，所述導電膜構成熔絲，所述第二絕緣膜的導熱率比所述第一絕緣膜的導熱率高。12. 根據(jù)權利要求11所述的半導體器件的制造方法，其中，所述第二絕緣膜相對于所述第一絕緣膜的密合性比硅膜相對于所述第一絕緣膜的密合性低。13. 根據(jù)權利要求11所述的半導體器件的制造方法，其中，還包括(bl):在所述(c)工序前，在所述第一絕緣膜的上表面形成槽的工序，所述(c)工序中，將所述第二絕緣膜的一部分埋入所述槽內。14. 根據(jù)權利要求13所述的半導體器件的制造方法，其中，所述(b 1)工序中，通過各向異性蝕刻來形成所述槽。15. 根據(jù)權利要求11所述的半導體器件的制造方法，其中，還包括： (e) 在所述導電膜上形成第三絕緣膜的工序;和 (f) 通過對所述導電膜進行激光照射，由此形成貫通由所述第二絕緣膜、所述導電膜以及所述第三絕緣膜構成的層疊膜的開口部，從而將所述熔絲切斷的工序，所述第一絕緣膜的上表面在所述開口部的底面露出。
【文檔編號】H01L21/82GK105830209SQ201480030385
【公開日】2016年8月3日
【申請日】2014年11月27日
【發(fā)明人】兒玉榮介
【申請人】瑞薩電子株式會社

完整全部詳細技術資料下載