形成具有經(jīng)改善的平坦化均勻性的半導(dǎo)體裝置與結(jié)構(gòu)的方法及所得的結(jié)構(gòu)與半導(dǎo)體裝置的制造方法
【專利說(shuō)明】形成具有經(jīng)改善的平坦化均勻性的半導(dǎo)體裝置與結(jié)構(gòu)的方法及所得的結(jié)構(gòu)與半導(dǎo)體裝置
[0001 ] 優(yōu)先權(quán)主張
[0002]本申請(qǐng)案主張2013年9月26日申請(qǐng)的“形成具有經(jīng)改善平坦化均勻性的半導(dǎo)體裝置與結(jié)構(gòu)的方法及其所得結(jié)構(gòu)與半導(dǎo)體裝置(METHODS OF FORMING SEMICONDUCTORDEVICES AND STRUCTURES WITH IMPROVED PLANARIZAT1N UNIFORMITY,AND RESULTINGSTRUCTURES AND SEMICONDUCTOR DEVICES)” 的第 14/038，164號(hào)美國(guó)專利申請(qǐng)案的申請(qǐng)日期的權(quán)益。
技術(shù)領(lǐng)域
[0003]本發(fā)明的實(shí)施例涉及形成具有經(jīng)改善平坦化均勻性的包含外圍區(qū)域及陣列區(qū)域的半導(dǎo)體裝置的方法，以及通過(guò)此類方法形成的半導(dǎo)體裝置及結(jié)構(gòu)。
【背景技術(shù)】
[0004]許多半導(dǎo)體裝置包含具有相對(duì)較大的外圍特征(例如，控制電路)的外圍區(qū)域及具有相對(duì)較小的陣列特征(例如，存儲(chǔ)器單元)的陣列區(qū)域。在此類半導(dǎo)體裝置的制造期間，通常例如通過(guò)執(zhí)行呈化學(xué)機(jī)械平坦化(CMP)操作的形式的研磨平坦化操作而同時(shí)平坦化外圍區(qū)域及陣列區(qū)域兩者。例如，在形成相變存儲(chǔ)器(PCM)裝置中，在陣列區(qū)域中形成陣列特征，此后從外圍區(qū)域移除用于形成陣列特征的材料(例如，單元材料)。在外圍區(qū)域中形成填充物材料，且通過(guò)單一 CMP操作平坦化外圍區(qū)域及陣列區(qū)域兩者以為形成一些外圍特征作準(zhǔn)備。
[0005]歸因于在CMP操作之前外圍區(qū)域中的填充物材料的厚度的非均勻性、陣列區(qū)域及外圍區(qū)域的厚度的非均勻性，存在CMP操作移除陣列區(qū)域中的太多材料或太少材料的顯著風(fēng)險(xiǎn)。例如，移除陣列區(qū)域中的太多材料可損害陣列特征，從而導(dǎo)致存儲(chǔ)器單元材料的污染，且引起性能故障。另外，移除陣列區(qū)域中的太多材料可導(dǎo)致陣列特征之間的非所需電短路，其也引起性能故障。類似缺陷及故障可為移除陣列區(qū)域中的太少材料的結(jié)果。因此，期望改善在半導(dǎo)體裝置制造中的平坦化均勻性。
【附圖說(shuō)明】
[0006]圖1說(shuō)明根據(jù)本發(fā)明的實(shí)施例的包含外圍區(qū)域及陣列區(qū)域的半導(dǎo)體裝置的平面視圖。
[0007]圖2A到16C說(shuō)明根據(jù)本發(fā)明的實(shí)施例的形成半導(dǎo)體裝置的方法。
[0008]圖2A到2C說(shuō)明根據(jù)本發(fā)明的實(shí)施例的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖，包含半導(dǎo)體裝置結(jié)構(gòu)的外圍區(qū)域的橫截面視圖(圖2A)、通過(guò)線B-B在第一方向(S卩，X方向)上獲取的半導(dǎo)體裝置結(jié)構(gòu)的陣列區(qū)域的橫截面視圖(圖2B)及通過(guò)線C-C在正交于所述第一方向的第二方向(即，y方向)上獲取的陣列區(qū)域的橫截面視圖(圖2C)。圖3A到16C中的每一者也說(shuō)明類似的對(duì)應(yīng)橫截面視圖。
[0009]圖3A到3C說(shuō)明在導(dǎo)電接觸件上方已形成加熱元件之后圖2A到2C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0010]圖4A到4C說(shuō)明在結(jié)構(gòu)上方已形成存儲(chǔ)器單元材料及單元接觸材料之后圖3A到3C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0011 ]圖5A到5C說(shuō)明在已從外圍區(qū)域移除存儲(chǔ)器單元材料、單元接觸材料及加熱元件隔離材料之后圖4A到4C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0012]圖6A到6C說(shuō)明在結(jié)構(gòu)上方已形成第一填充物材料之后圖5A到5C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0013]圖7A到7C說(shuō)明在已從外圍區(qū)域及陣列區(qū)域移除填充物材料的部分之后圖6A到6C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0014]圖8A到SC說(shuō)明在已從陣列區(qū)域移除化學(xué)機(jī)械平坦化(CMP)停止材料之后圖7A到7C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0015]圖9A到9C說(shuō)明在已選擇性地移除材料以形成在X方向上延伸的第一陣列溝槽之后圖8A到SC的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0016]圖1OA到1C說(shuō)明在第一陣列溝槽中已形成第二間隔物材料及第二填充物材料之后圖9A到9C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0017]圖1lA到IlC說(shuō)明在已形成外圍導(dǎo)電接觸件之后圖1OA到1C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0018]圖12A到12C說(shuō)明在結(jié)構(gòu)上方已形成導(dǎo)電墊材料之后圖1lA到IlC的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0019]圖13A到13C說(shuō)明在已選擇性地移除材料以形成在y方向上延伸的第二陣列溝槽且形成外圍溝槽之后圖12A到12C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0020]圖14A到14C說(shuō)明在第二陣列溝槽及外圍溝槽中已形成第二間隔物材料及第三填充物材料之后圖13A到13C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0021]圖15A到15C說(shuō)明在結(jié)構(gòu)上方已形成阻擋材料及上接觸件隔離材料之后圖14A到14C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
[0022]圖16A到16C說(shuō)明在已形成上導(dǎo)電接觸件之后圖15A到15C的半導(dǎo)體裝置結(jié)構(gòu)的橫截面視圖。
【具體實(shí)施方式】
[0023]以下描述提供例如材料類型、處理技術(shù)及處理?xiàng)l件的具體細(xì)節(jié)以提供對(duì)本發(fā)明的實(shí)施例的全面描述。然而，所屬領(lǐng)域一般技術(shù)人員將了解，可在不采用此類具體細(xì)節(jié)的情況下或在采用本發(fā)明中未詳細(xì)描述的額外技術(shù)及過(guò)程的情況下實(shí)踐本發(fā)明的實(shí)施例。實(shí)際上，可結(jié)合業(yè)界所采用的常規(guī)制造技術(shù)實(shí)踐本發(fā)明的實(shí)施例。
[0024]在以下詳細(xì)描述中，參考形成本發(fā)明的部分且其中通過(guò)說(shuō)明展示其中可實(shí)踐本發(fā)明的特定實(shí)例實(shí)施例的附圖。足夠詳細(xì)描述此類實(shí)施例以使所屬領(lǐng)域一般技術(shù)人員能夠?qū)嵺`本發(fā)明。然而，可利用其它實(shí)施例，且可做出結(jié)構(gòu)、材料及過(guò)程的改變而不脫離本發(fā)明的范圍。本文中呈現(xiàn)的說(shuō)明并不打算是任何特定方法、系統(tǒng)、裝置或結(jié)構(gòu)的實(shí)際視圖，而僅僅是經(jīng)采用以描述本發(fā)明的實(shí)施例的理想化表示。本文中呈現(xiàn)的圖式不必按比例繪制。為了方便讀者，各種圖式中的類似結(jié)構(gòu)或組件可保留相同或類似編號(hào)，然而，編號(hào)的類似性并不意味著所述結(jié)構(gòu)或組件在大小、組合物、配置或任何其它性質(zhì)方面必須相同。
[0025]除非另外指定，否則可通過(guò)包含(但不限于)以下各項(xiàng)的任何適合技術(shù)形成本文中描述的材料:旋涂、毯覆式涂布、化學(xué)氣相沉積(CVD)、等離子體增強(qiáng)型CVD、原子層沉積(ALD)、等離子體增強(qiáng)型ALD或物理氣相沉積(PVD)。取決于待形成的特定材料及結(jié)構(gòu)，可通過(guò)所屬領(lǐng)域一般技術(shù)人員選擇用于沉積、生長(zhǎng)或以其它方式形成材料的技術(shù)。雖然本文中描述且說(shuō)明的材料可形成為層，但是材料不限于此且可以其它三維配置形成。
[0026]如本文中所使用，關(guān)于給定參數(shù)、性質(zhì)或條件的術(shù)語(yǔ)“大體上”是指且包含所屬領(lǐng)域一般技術(shù)人員將了解給定參數(shù)、性質(zhì)或條件滿足小變化度(例如在可接受的制造容限內(nèi))的程度。通過(guò)實(shí)例，取決于大體上滿足的特定參數(shù)、性質(zhì)或條件，可至少90%滿足、至少95%滿足或甚至至少99%滿足參數(shù)、性質(zhì)或條件。
[0027]如本文中所使用，詞組“半導(dǎo)體裝置結(jié)構(gòu)”是指且包含用于形成半導(dǎo)體裝置且可以或可不以其最終形式存在于半導(dǎo)體裝置中的結(jié)構(gòu)、裝置或系統(tǒng)。例如，半導(dǎo)體裝置結(jié)構(gòu)可為在形成半導(dǎo)體裝置或系統(tǒng)中所存在的中間結(jié)構(gòu)或包括半導(dǎo)體裝置或系統(tǒng)的至少部分的最終結(jié)構(gòu)。“半導(dǎo)體裝置結(jié)構(gòu)”涵蓋用于存儲(chǔ)器、邏輯、太陽(yáng)能電池、發(fā)光二極管(LED)、處理器、成像裝置及可包含或可不包含一或多種半導(dǎo)體材料的其它裝置及系統(tǒng)的結(jié)構(gòu)。
[0028]如本文中所使用，例如“第一”、“第二”、“在…上方”、“在…下方”、“在…上”、“下伏”、“上”、“下”等的任何關(guān)系術(shù)語(yǔ)是用于清楚及方便地理解本發(fā)明及附圖且并不意味或取決于任何特定偏好、定向或順序，除非上下文另有清楚指示。
[0029]如本文中所使用，詞組“耦合到”是指元件彼此操作地連接，例如通過(guò)直接歐姆連接或通過(guò)間接連接(例如，經(jīng)由另一元件)電連接。
[0030]揭示半導(dǎo)體裝置(例如，電阻性隨機(jī)存取存儲(chǔ)器(RRAM)裝置、相變存儲(chǔ)器(PCM)裝置、導(dǎo)電橋接存儲(chǔ)器裝置、磁阻性隨機(jī)存取存儲(chǔ)器(MRAM)裝置、NAND快閃存儲(chǔ)器裝置、動(dòng)態(tài)隨機(jī)存取存儲(chǔ)器(DRAM)裝置)及包含陣列區(qū)域(其具有相對(duì)緊密堆積且較小的特征)及外圍區(qū)域(其包含相對(duì)較不緊密堆積且較大的特征)的結(jié)構(gòu)以及形成此類裝置及結(jié)構(gòu)的方法。本發(fā)明的半導(dǎo)體裝置可包含外圍接觸件上方的導(dǎo)電墊。導(dǎo)電墊可提供用于對(duì)準(zhǔn)上接觸件的大于外圍接觸件本身的表面積。另外，導(dǎo)電墊可通過(guò)減小在平坦化操作期間移除太少或太多材料的可能性而在半導(dǎo)體裝置的制造期間改善半導(dǎo)體裝置結(jié)構(gòu)的平坦化。
[0031]本發(fā)明的方法可包含在完全界定陣列區(qū)域中的存儲(chǔ)器單元之前從外圍區(qū)域上方移除存儲(chǔ)器單元材料?？稍谕鈬鷧^(qū)域中形成外圍接觸件，且可在外圍接觸件上方及陣列區(qū)域中的存儲(chǔ)器單元上方形成導(dǎo)電墊材料?？捎赏鈬鷧^(qū)域中的導(dǎo)電墊材料形成導(dǎo)電墊，且可在形成導(dǎo)電墊之后平坦化結(jié)構(gòu)。導(dǎo)電墊可提供用于平坦化操作的經(jīng)改善控制的足夠表面積。另外，導(dǎo)電墊可具有相對(duì)大于外圍接觸件的上表面積以用于經(jīng)改善的容限及經(jīng)增加的電接觸區(qū)域。
[0032]雖然本文中通過(guò)實(shí)例描述的半導(dǎo)體裝置及結(jié)構(gòu)可具體參考PCM裝置，但是本發(fā)明并未如此受限制且可應(yīng)用于其它半導(dǎo)體及存儲(chǔ)器裝置。例如，本發(fā)明的實(shí)施例可實(shí)施于RRAM裝置、MRAM裝置、導(dǎo)電橋接存儲(chǔ)器裝置、NAND快閃存儲(chǔ)器裝置、DRAM裝置或可得益于經(jīng)改善的平坦化及本發(fā)明中描述的替代結(jié)構(gòu)的任何半導(dǎo)體裝置或系統(tǒng)中。
[0033]圖1說(shuō)明包含外圍區(qū)域102及陣列區(qū)域104的半導(dǎo)體裝置結(jié)構(gòu)100的平面視圖。半導(dǎo)體裝置結(jié)構(gòu)100可為同時(shí)形成于半導(dǎo)體襯底上的多個(gè)芯片(例如，裸片)中的單一芯片(例如，裸片)。
[0034]外圍區(qū)域102可鄰近陣列區(qū)域104。在一些實(shí)施例中，當(dāng)以圖1的角度觀看時(shí)，外圍區(qū)域102可鄰近陣列區(qū)域104且在陣列區(qū)域104下方。然而，在其它實(shí)施例中，外圍區(qū)域102可在陣列區(qū)域104的左邊、右邊或上方。在進(jìn)一步實(shí)施例中，外圍區(qū)域102可定位于陣列區(qū)域104的一個(gè)以上側(cè)(S卩，兩側(cè)、三側(cè)或全部四側(cè))上。因此，本發(fā)明的半導(dǎo)體裝置結(jié)構(gòu)100不限于圖1中展示的特定實(shí)例布局。
[0035]為了此描述的目的，可將第一方向定義為當(dāng)以圖1的角度觀看時(shí)的左到右方向。第一