Mosfet封裝結(jié)構(gòu)及其晶圓級制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明屬于半導(dǎo)體封裝技術(shù)領(lǐng)域，特別是涉及一種MOSFET封裝結(jié)構(gòu)及其晶圓級制作方法。
【背景技術(shù)】
[0002]MOSFET(金屬氧化物半導(dǎo)體場效應(yīng)管)是利用電場效應(yīng)來控制半導(dǎo)體的場效應(yīng)晶體管。由于MOSFET具有可實(shí)現(xiàn)低功耗電壓控制的特性，近年來受到越來越多的關(guān)注。
[0003]柵極與漏極、源極之間是絕緣的，漏極與源極之間有兩個(gè)PN結(jié)，一般情況下，襯底與源極在內(nèi)部連接在一起。通過柵極電壓控制MOSFET的導(dǎo)通與截止。MOSFET性能特別是電流承載能力的優(yōu)劣很大程度上取決于散熱性能，散熱性能的好壞又主要取決于封裝形式。然而傳統(tǒng)MOSFET封裝主要是T0、S0T、S0P、QFN、QFP等形式，這類封裝都是將芯片包裹在塑封體內(nèi)，無法將芯片工作時(shí)產(chǎn)生的熱量及時(shí)導(dǎo)走或散去，制約了MOSFET性能提升。而且塑封本身增加了器件尺寸，不符合半導(dǎo)體向輕、薄、短、小方向發(fā)展的要求。就封裝工藝而言，這類封裝都是基于單顆芯片進(jìn)行，存在生產(chǎn)效率低、封裝成本高的問題。
[0004]WLCSP即晶圓級芯片尺寸封裝(Wafer Level Chip Scale Package)，不同于傳統(tǒng)的芯片封裝方式(先切割再封裝，而封裝后至少增加原芯片20%的體積)，是一種新型封裝技術(shù)。WLCSP是先在整片晶圓上進(jìn)行封裝和測試，然后再切割成單顆芯片，封裝后芯片的尺寸完全等同于芯片尺寸，而且是基于整個(gè)晶圓進(jìn)行的批量封裝。
[0005]現(xiàn)有垂直型MOSFET芯片封裝結(jié)構(gòu)，源極(Source)和柵極(Gate)位于芯片正面，需要在芯片背面或者內(nèi)部設(shè)置金屬層作為芯片的漏極(Drain )。參見專利文獻(xiàn):21^201110033784.4及專利文獻(xiàn):21^01210087086.7，公開一種圓片級芯片尺寸封裝，將芯片的源極和柵極電性引出到芯片正面，且在芯片背面金屬化，之后，還需要通過硅通孔(TSV)技術(shù)從芯片正面露出芯片背面金屬，并通過在硅通孔內(nèi)填金屬，將設(shè)置的金屬層漏極引到芯片正面，與源極和柵極形成同側(cè)分布。該封裝方案背金工藝復(fù)雜，且使用硅通孔(TSV)技術(shù)成本高。

【發(fā)明內(nèi)容】

[0006]為了解決上述技術(shù)問題，本發(fā)明提供一種MOSFET封裝結(jié)構(gòu)及其晶圓級制作方法，具體為一種正面凹槽式MOSFET晶圓級芯片尺寸封裝結(jié)構(gòu)及具有高效和低成本封裝的制造方法。
[0007]本發(fā)明的技術(shù)方案是這樣實(shí)現(xiàn)的:
[0008]—種MOSFET封裝結(jié)構(gòu)，包括一芯片，該芯片具有靠近其上表面的源極、柵極和漏極區(qū)，所述柵極與所述源極、所述漏極區(qū)之間絕緣隔離，該芯片具有靠近其下表面的重?fù)诫s區(qū)；所述漏極區(qū)內(nèi)形成有至少一個(gè)孔或槽，所述孔或槽的底部自芯片上表面向下表面延伸至所述重?fù)诫s區(qū)，所述孔或槽內(nèi)鋪設(shè)有金屬層，所述金屬層與所述芯片之間形成歐姆接觸，所述源極的電性引出至所述芯片上表面形成的第一導(dǎo)電體，所述柵極的電性引出至所述芯片上表面形成的第二導(dǎo)電體，所述孔或槽內(nèi)金屬層的電性引出至所述芯片上表面形成的第三導(dǎo)電體。
[0009]進(jìn)一步的，所述孔或槽為直孔或直槽，或者為至少一側(cè)壁有一定的傾斜角度的斜孔或斜槽。
[0010]進(jìn)一步的，所述孔或槽的底部深入到所述重?fù)诫s區(qū)至少I微米。
[0011]進(jìn)一步的，所述金屬層與所述重?fù)诫s區(qū)接觸的總面積不小于所述芯片上表面面積的 20 %。
[0012]進(jìn)一步的，所述孔或槽上鋪設(shè)的金屬層為單層金屬結(jié)構(gòu)或多層金屬結(jié)構(gòu)，金屬材質(zhì)為鈦、鋁、鎢、鈀、銅、鎳、金中的一種。
[0013]進(jìn)一步的，所述金屬層完全填滿所述孔或槽，或者不完全填滿所述孔或槽。
[0014]進(jìn)一步的，所述芯片上表面布有金屬線路層，所述源極與所述第一導(dǎo)電體之間、所述柵極與所述第二導(dǎo)電體之間、所述孔或槽內(nèi)金屬層與所述第三導(dǎo)電體之間通過所述金屬線路層連接。
[0015]進(jìn)一步的，所述金屬線路層上鋪設(shè)有防焊層，所述防焊層上對應(yīng)所述第一導(dǎo)電體、所述第二導(dǎo)電體及所述第三導(dǎo)電體的位置形成開口，所述第一導(dǎo)電體、所述第二導(dǎo)電體及所述第三導(dǎo)電體透過其對應(yīng)的開口電連接所述金屬線路層。
[0016]進(jìn)一步的，所述金屬線路層與所述芯片上表面之間鋪設(shè)有露出所述源極、所述柵極及所述金屬層的鈍化層。
[0017]進(jìn)一步的，所述第一導(dǎo)電體、所述第二導(dǎo)電體及所述第三導(dǎo)電體各自數(shù)量大于等于I，各導(dǎo)電體是焊球，或者導(dǎo)電膠。
[0018]一種MOSFET封裝結(jié)構(gòu)的晶圓級制作方法，包括以下步驟:
[0019]a.提供一具有若干芯片的晶圓，每個(gè)芯片靠近其上表面分布有源極、柵極及漏極區(qū)，靠近其下表面位置處具有重?fù)诫s區(qū)；
[0020]b.在芯片上表面鋪設(shè)一鈍化層，在芯片上表面形成暴露源極、柵極、漏極區(qū)的開P;
[0021]c.通過硅刻蝕，在漏極區(qū)形成延伸到重?fù)诫s區(qū)的孔或槽；
[0022]d.在芯片表面、孔或槽內(nèi)沉積金屬，然后熱處理，形成金屬層，金屬層在孔或槽內(nèi)與重參雜區(qū)之間形成歐姆接觸；
[0023]e.在所述源極、柵極、漏極區(qū)上制作焊盤，并在所述焊盤上形成導(dǎo)電體；
[0024]f.切割晶圓，形成單顆MOSFET封裝結(jié)構(gòu)。
[0025]進(jìn)一步的，所述鈍化層是無機(jī)物或有機(jī)聚合物。
[0026]進(jìn)一步的，步驟d后，進(jìn)一步在晶圓上，包括孔或槽內(nèi)沉積鈦/銅種子層，然后電鍍銅，形成金屬線路層，該金屬線路層完全填充或不完全填滿孔或槽。
[0027]本發(fā)明的有益效果是:
[0028](I)本發(fā)明通過在晶圓正面硅刻蝕工藝形成正面孔或槽，并通過濺射、電鍍等方式在孔或槽壁上形成金屬層，形成的金屬層與孔或槽內(nèi)的晶圓襯底重參雜區(qū)直接接觸形成歐姆接觸，并將孔或槽內(nèi)的金屬層通過正面布線、布球的方式引出，作為MOSFET芯片的漏電極，實(shí)現(xiàn)了源極、柵極、漏極的同側(cè)分布，避免了將晶圓背面金屬化及將背金通過復(fù)雜工藝引至晶圓正面的復(fù)雜工藝。
[0029](2)相比傳統(tǒng)MOSFET封裝，本發(fā)明提出的封裝方法是基于整個(gè)晶圓進(jìn)行的，是一種晶圓級芯片尺寸級封裝，且槽內(nèi)的金屬層與連接源極、柵極的焊盤或者金屬線路層可同時(shí)形成，具有高生產(chǎn)效率、低封裝成本的優(yōu)點(diǎn)。
【附圖說明】
[0030]圖1為本發(fā)明中在漏極區(qū)位置形成延伸到重?fù)诫s區(qū)的孔或槽，且孔或槽內(nèi)壁鋪金屬層的剖面示意圖；
[0031 ]圖2為本發(fā)明孔或槽不完全填充時(shí)的MOSFET封裝結(jié)構(gòu)的剖面示意圖；
[0032]圖3為本發(fā)明孔或槽完全填充時(shí)的MOSFET封裝結(jié)構(gòu)的剖面示意圖；
[0033]圖4為本發(fā)明中帶槽的MOSFET封裝結(jié)構(gòu)的俯視示意圖；
[0034]圖5為本發(fā)明中帶孔的MOSFET封裝結(jié)構(gòu)的俯視示意圖。
[0035]結(jié)合附圖做以下說明
[0036]100-芯片，101-源極，102-柵極，103-重?fù)诫s區(qū)，A-漏極區(qū)，201-孔或槽，300-保護(hù)層，400-鈍化層，500-金屬線路層，501-金屬層，601-第一導(dǎo)電結(jié)構(gòu)，602-第二導(dǎo)電結(jié)構(gòu)，603-第三導(dǎo)電結(jié)構(gòu)，700-防焊層。
【具體實(shí)施方式】
[0037]為使本發(fā)明能夠更加易懂，下面結(jié)合附圖對本發(fā)明的【具體實(shí)施方式】做詳細(xì)的說明。為方便說明，實(shí)施例附圖的結(jié)構(gòu)中各組成部分未按正常比例縮放，故不代表實(shí)施例中各結(jié)構(gòu)的實(shí)際相對大小。
[0038]如圖2、圖3、圖4和圖5所示，一種MOSFET封裝結(jié)構(gòu)，包括一芯片100，該芯片具有靠近其上表面的源極101、柵極102和漏極區(qū)A，所述柵極與所述源極、所述漏極區(qū)之間絕緣隔離，該芯片具有靠近其下表面的重?fù)诫s區(qū)103;所述漏極區(qū)內(nèi)形成有至少一個(gè)孔或槽201，所述孔或槽的底部自芯片上表面向下表面延伸至少所述重?fù)诫s區(qū)，所述孔或槽內(nèi)鋪設(shè)有金屬層501，所述金屬層與所述芯片之間形成歐姆接觸，所述源極的電性引出至所述芯片上表面形成的第一導(dǎo)電體601，所述柵極的電性引出至所述芯片上表面形成的第二導(dǎo)電體(602)，所述金屬層的電性引出至所述芯片上表面形成的第三導(dǎo)電體603。
[0039]本發(fā)明MOSFET封裝結(jié)構(gòu)中，柵極控制源極區(qū)域向重?fù)诫s區(qū)或漏極的電流通斷，其中柵極區(qū)有一絕緣氧化層，由于公知的各MOSFET芯片的具體結(jié)構(gòu)有差異，圖2中對MOSFET芯片源極和柵極進(jìn)行了簡化，具體溝道未標(biāo)示出，如柵極區(qū)未在芯片的上表面，可通過內(nèi)部電路引致芯片的上表面。第一、第二、第三導(dǎo)電體可以是焊球(solder ball)、焊料凸點(diǎn)(solder bump)或金屬柱凸點(diǎn)(piliar)，其材質(zhì)包括鈦、絡(luò)、媽、銅、鎳、金、銀、錫中的一種或幾種。
[0040]特別的，可在漏極區(qū)設(shè)置多孔結(jié)構(gòu)，以在較小面積上，獲得與重?fù)诫s區(qū)足夠大的接觸面積，保證散熱性和電導(dǎo)率。由于孔是三維的，電阻值并不增加。
[0041]本發(fā)明MOSFET封裝結(jié)構(gòu)，通過在芯片正面硅刻蝕工藝形成正面孔或槽，孔或槽的底部延伸到芯片襯底重?fù)诫s區(qū)內(nèi)，并通過濺射、電鍍等方式在孔或槽壁上形成金屬層，形成的金屬層與孔或槽內(nèi)的芯片襯底直接接觸形成歐姆接觸，使其接觸面的電阻值遠(yuǎn)小于半導(dǎo)體本身的電阻，并將孔或槽內(nèi)的金屬層通過正面布線、布球的方式引出，作為MOSFET芯片的漏電極，實(shí)現(xiàn)了源極、柵極、漏極的同側(cè)分布，因此，本發(fā)明避免了將晶圓背面金屬化及將背金通過復(fù)雜工藝引至晶圓正面的復(fù)雜工藝，工藝簡單，成本降低;且孔或槽內(nèi)大面積金屬層保證了芯