Mtp器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本申請(qǐng)涉及半導(dǎo)體制造技術(shù)領(lǐng)域，具體而言，涉及一種MTP器件及其制造方法。
【背景技術(shù)】
[0002]MTP (多次可編程)器件是屬于可多次重復(fù)使用的器件，允許用戶對(duì)其進(jìn)行多次編程、修改或設(shè)計(jì)。通常，為了形成MTP器件，將基于標(biāo)準(zhǔn)互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)的邏輯工藝步驟為基礎(chǔ)，將另外的制作電容器的工藝步驟結(jié)合在邏輯工藝步驟中。目前一種常規(guī)形成MTP器件的工藝流程包括:
[0003]在P型半導(dǎo)體襯底100中形成圖1所示的淺溝槽隔離(STI)結(jié)構(gòu)101，其中半導(dǎo)體襯底100包括用于制作形成MTP器件的邏輯電路區(qū)I和外圍電路區(qū)II的兩部分襯底；
[0004]在圖1所示的P型半導(dǎo)體襯底100表面形成圖2所示的犧牲氧化層(SACOxide)201 ；
[0005]在圖2所示的P型半導(dǎo)體襯底100表面形成第一光刻膠掩膜301，并對(duì)半導(dǎo)體襯底100進(jìn)行P型離子注入，形成圖3所示的P阱(P W) 103 ；
[0006]在圖3所TK的P型半導(dǎo)體襯底100表面形成第二光刻膠掩膜302,并對(duì)半導(dǎo)體襯底100進(jìn)行N型離子注入，形成圖4所示的N阱(N W) 104 ；
[0007]去除圖4所示的犧牲氧化層201，在P型半導(dǎo)體襯底100表面形成圖5所示的柵氧層 202 ；
[0008]在圖5所示的所述柵氧層202上設(shè)置多晶硅，并對(duì)多晶硅進(jìn)行刻蝕，形成圖6所示的浮柵203 ；
[0009]對(duì)圖6所示的P型半導(dǎo)體襯底100進(jìn)行輕摻雜漏注入(LDD)，形成圖7所示的超淺結(jié) 105 ；
[0010]在圖7所示的浮柵203的側(cè)壁上設(shè)置圖8所示的側(cè)墻204 ；
[0011]對(duì)圖8所示的P型半導(dǎo)體襯底100進(jìn)行源漏注入，形成圖9所示的邏輯單元的源極106和漏極107以及電容器的N型擴(kuò)散區(qū)108。
[0012]采用上述工藝形成的MTP器件中，相鄰電容器在編程時(shí)所承受的電壓不同，因此容易產(chǎn)生漏電流，目前減少漏電流的常規(guī)方法是增加相鄰電容器單元的NW的間距，即增加相鄰電容器單元的淺溝槽隔離結(jié)構(gòu)的特征尺寸D1，這就意味著MTP器件的尺寸將難以降低，因此難以滿足小尺寸MTP芯片的要求。

【發(fā)明內(nèi)容】

[0013]本申請(qǐng)旨在提供一種MTP器件及其制造方法，以解決現(xiàn)有技術(shù)中MTP器件尺寸難以滿足小尺寸器件要求的問(wèn)題。
[0014]為了實(shí)現(xiàn)上述目的，根據(jù)本申請(qǐng)的一個(gè)方面，提供了一種MTP器件，包括邏輯電路區(qū)和外圍電路區(qū)，邏輯電路區(qū)包括邏輯單元和電容器單元，電容器單元包括:P阱，設(shè)置在P型半導(dǎo)體襯底中；淺溝槽隔離結(jié)構(gòu)，設(shè)置在P阱中#型擴(kuò)散區(qū)，設(shè)置在淺溝槽隔離結(jié)構(gòu)兩側(cè)的P阱中，N型擴(kuò)散區(qū)的深度小于淺溝槽隔離結(jié)構(gòu)的深度。
[0015]進(jìn)一步地，上述N型擴(kuò)散區(qū)的深度為淺溝槽隔離結(jié)構(gòu)的深度的30?80%。
[0016]進(jìn)一步地，上述淺溝槽隔離結(jié)構(gòu)的特征尺寸為0.3?1.2 μ m。
[0017]進(jìn)一步地，上述N型擴(kuò)散區(qū)中的N型離子為劑量為1E14?5E14atoms/cm3的磷或砷。
[0018]根據(jù)本申請(qǐng)的又一個(gè)方面，提供了一種MTP器件的制造方法，MTP器件包括邏輯電路區(qū)和外圍電路區(qū)，邏輯電路區(qū)包括邏輯單元和電容器單元，制造方法包括:步驟SI，在P型半導(dǎo)體襯底中形成淺溝槽隔離結(jié)構(gòu)；步驟S2，在P型半導(dǎo)體襯底表面上形成犧牲氧化層；步驟S3，對(duì)P型半導(dǎo)體襯底進(jìn)行P型離子注入，形成邏輯單元的P阱和電容器單元的P阱；步驟S4，對(duì)P型半導(dǎo)體襯底進(jìn)行N型離子注入，形成外圍電路區(qū)的N阱；步驟S5，對(duì)電容器單元的P阱進(jìn)行N型重?fù)诫s，形成電容器單元的N型擴(kuò)散區(qū)，N型重?fù)诫s的摻雜深度小于淺溝槽隔離結(jié)構(gòu)的深度；步驟S6，去除犧牲氧化層。
[0019]進(jìn)一步地，上述N型重?fù)诫s的摻雜深度為淺溝槽隔離結(jié)構(gòu)的深度的30?80%。
[0020]進(jìn)一步地，上述步驟S3包括:在犧牲氧化層上設(shè)置第一光刻膠層；對(duì)第一光刻膠層進(jìn)行光刻，形成第一光刻膠掩膜，第一光刻膠掩膜在對(duì)應(yīng)電容器單兀的區(qū)域具有開(kāi)口；在第一光刻膠掩膜的保護(hù)下，對(duì)P型半導(dǎo)體襯底進(jìn)行P型離子注入，形成邏輯單元的P阱和電容器單元的P阱。
[0021]進(jìn)一步地，上述步驟S4包括:在犧牲氧化層上設(shè)置第二光刻膠層；對(duì)第二光刻膠層進(jìn)行光刻，形成第二光刻膠掩膜，第二光刻膠掩膜在對(duì)應(yīng)電容器單元的區(qū)域保持完整；在第二光刻膠掩膜的保護(hù)下，對(duì)P型半導(dǎo)體襯底進(jìn)行N型離子注入，形成外圍電路區(qū)的N阱。
[0022]進(jìn)一步地，上述步驟S5包括:在犧牲氧化層上設(shè)置第三光刻膠；對(duì)第三光刻膠進(jìn)行光刻，形成第三光刻膠掩膜，第三光刻膠掩膜在對(duì)應(yīng)電容器單元的P阱位置具有開(kāi)口 ；在第三光刻膠掩膜的保護(hù)下，對(duì)P阱進(jìn)行N型重?fù)诫s，形成電容器單元的N型擴(kuò)散區(qū)。
[0023]進(jìn)一步地，上述步驟S5中N型重?fù)诫s為砷重?fù)诫s，且摻雜過(guò)程中砷的能量為30?50KeV，劑量為 1E14 ?5E14atoms/cm3。
[0024]進(jìn)一步地，上述步驟S5中N型重?fù)诫s為磷重?fù)诫s，且摻雜過(guò)程中磷的能量為15?25KeV，劑量為 1E14 ?5E14atoms/cm3。
[0025]應(yīng)用本申請(qǐng)的技術(shù)方案，N型擴(kuò)散區(qū)與現(xiàn)有技術(shù)的N型擴(kuò)散區(qū)相同，都是作為電容器的一個(gè)極板使用#型擴(kuò)散區(qū)的深度小于淺溝槽隔離結(jié)構(gòu)的深度，也就是說(shuō)電容器單元中相鄰電容器的N型擴(kuò)散區(qū)之間完全被淺溝槽隔離結(jié)構(gòu)隔離；而且，電容器的N型擴(kuò)散區(qū)形成在P阱中，避免了現(xiàn)有技術(shù)中形成于N阱中導(dǎo)致N阱為漏電流形成通道的弊端；同時(shí)，電容器的P阱還實(shí)現(xiàn)了 N型擴(kuò)散區(qū)與P型半導(dǎo)體襯底的絕緣，因此即使相鄰電容器在編程時(shí)所承受的電壓不同，其間距進(jìn)一步縮小后也能夠避免漏電流的產(chǎn)生。
【附圖說(shuō)明】
[0026]構(gòu)成本申請(qǐng)的一部分的說(shuō)明書(shū)附圖用來(lái)提供對(duì)本申請(qǐng)的進(jìn)一步理解，本申請(qǐng)的示意性實(shí)施例及其說(shuō)明用于解釋本申請(qǐng)，并不構(gòu)成對(duì)本申請(qǐng)的不當(dāng)限定。在附圖中:
[0027]圖1至圖9示出了實(shí)施現(xiàn)有技術(shù)形成MTP器件的常規(guī)工藝流程各步驟后的剖面結(jié)構(gòu)示意圖，其中，
[0028]圖1示出了在P型半導(dǎo)體襯底表面形成圖2所示的犧牲氧化層后的剖面結(jié)構(gòu)示意圖；
[0029]圖2示出了在圖1所示的P型半導(dǎo)體襯底表面形成犧牲氧化層后的剖面結(jié)構(gòu)示意圖；
[0030]圖3示出了在圖2所示的P型半導(dǎo)體襯底表面形成第一光刻膠掩膜，并對(duì)半導(dǎo)體襯底進(jìn)行P型離子注入，形成P阱后的剖面結(jié)構(gòu)示意圖；
[0031]圖4示出了在圖3所示的P型半導(dǎo)體襯底表面形成第二光刻膠掩膜，并對(duì)半導(dǎo)體襯底進(jìn)行N型離子注入，形成N阱后的剖面結(jié)構(gòu)示意圖；
[0032]圖5示出了去除圖4所示的犧牲氧化層，在P型半導(dǎo)體襯底表面形成柵氧層后的剖面結(jié)構(gòu)示意圖；
[0033]圖6示出了在圖5所示的所述柵氧層上設(shè)置多晶硅，并對(duì)多晶硅進(jìn)行刻蝕，形成浮柵后的剖面結(jié)構(gòu)示意圖；
[0034]圖7示出了對(duì)圖6所示的P型半導(dǎo)體襯底進(jìn)行漏極輕摻雜注入，形成超淺結(jié)后的剖面結(jié)構(gòu)示意圖；
[0035]圖8示出了在圖7所示的浮柵的側(cè)壁上設(shè)置側(cè)墻后的剖面結(jié)構(gòu)示意圖；
[0036]圖9示出了對(duì)圖8所示的P型半導(dǎo)體襯底進(jìn)行源漏注入，形成邏輯單元的源極和漏極以及電容器的N型擴(kuò)散區(qū)后的剖面結(jié)構(gòu)示意圖；
[0037]圖10示出了本申請(qǐng)一種優(yōu)選實(shí)施方式提供的MTP器件的剖面結(jié)構(gòu)示意圖；
[0038]圖11示出了本申請(qǐng)另一種優(yōu)選實(shí)施方式所提供的制造方法的流程示意圖；
[0039]圖12至圖20示出了實(shí)施圖11所示制造方法各步驟后得到的器件的剖面結(jié)構(gòu)示意圖，其中，
[0040]圖12示出了在P型半導(dǎo)體襯底中形成淺溝槽隔離結(jié)構(gòu)后的剖面結(jié)構(gòu)示意圖；
[0041]圖13示出了在圖12所示的P型半導(dǎo)體襯底的表面上形成犧牲氧化層后的剖面結(jié)構(gòu)示意圖；
[0042]圖14示出了在圖13所示的犧牲氧化層上設(shè)置第一光刻膠層，并對(duì)第一光刻膠層進(jìn)行光刻，形成第一光刻膠掩膜后的剖面結(jié)構(gòu)示意圖；
[0043]圖15示出了在第一光刻膠掩