半導(dǎo)體器件及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)領(lǐng)域，尤其涉及一種半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的快速發(fā)展，為了滿足各種電子設(shè)備的不斷發(fā)展，對于集成電路(1C)的電源也具有更多樣的技術(shù)需求，例如采用升壓器(Boost converter)、降壓器(Buckconverter)等不同的電壓調(diào)節(jié)器進(jìn)行組合，來滿足各種集成電路的不同電源需求。因此，是否能夠提供各類不同的集成電路電源，也成為了電子產(chǎn)品發(fā)展的重要因素之一。
[0003]結(jié)型場效應(yīng)晶體管(Junct1n Field Effect Transistor,簡稱JFET)由于其良好的性能被廣泛應(yīng)用于各種器件中，尤其是結(jié)型場效應(yīng)晶體管具有較好的電壓調(diào)節(jié)能力，因此能夠作為集成電路前端的電壓調(diào)節(jié)器。
[0004]現(xiàn)有的結(jié)型場效應(yīng)晶體管結(jié)構(gòu)如圖1所示，包括:襯底100 ;位于襯底100內(nèi)的頂柵摻雜區(qū)101，所述頂柵摻雜區(qū)101的頂部表面與所述襯底100表面齊平，所述頂柵摻雜區(qū)101內(nèi)具有第一摻雜離子；位于所述頂柵摻雜區(qū)101底部的溝道摻雜區(qū)102，所述溝道摻雜區(qū)102內(nèi)具有第二摻雜離子，所述第二摻雜離子的導(dǎo)電類型與第一摻雜離子相反；位于所述溝道摻雜區(qū)102底部的底柵摻雜區(qū)103，所述底柵摻雜區(qū)103內(nèi)具有第一摻雜離子；位于襯底100內(nèi)的源區(qū)104和漏區(qū)105，所述源區(qū)104和漏區(qū)105分別位于所述頂柵摻雜區(qū)101兩側(cè)，所述源區(qū)104和漏區(qū)105與所述溝道摻雜區(qū)102相連，且所述源區(qū)104和漏區(qū)105與頂柵摻雜區(qū)101之間通過隔離結(jié)構(gòu)106相互隔離。
[0005]然而，現(xiàn)有的結(jié)型場效應(yīng)晶體管的良率較低、性能較差，有待通過改進(jìn)所述結(jié)型場效應(yīng)晶體管的結(jié)構(gòu)或制造工藝，以改善器件性能。

【發(fā)明內(nèi)容】

[0006]本發(fā)明解決的問題是提供一種半導(dǎo)體器件及其形成方法，提高半導(dǎo)體器件的性倉泛。
[0007]為解決上述問題，本發(fā)明提供一種半導(dǎo)體器件的形成方法，包括:提供襯底；在所述襯底表面形成犧牲層，所述犧牲層內(nèi)具有暴露出部分襯底表面的開口 ；在所述開口的底部形成阻擋層；在所述阻擋層表面形成第一半導(dǎo)體層；在所述第一半導(dǎo)體層內(nèi)摻雜第一離子，在所述第一半導(dǎo)體層內(nèi)的底部區(qū)域形成第一摻雜區(qū)；在所述第一半導(dǎo)體層內(nèi)摻雜第二離子，在所述第一摻雜區(qū)頂部形成第二摻雜區(qū)，所述第二離子與第一離子的導(dǎo)電類型不同；在形成所述第一摻雜區(qū)和第二摻雜區(qū)之后，去除所述犧牲層，并暴露出襯底表面；在去除所述犧牲層之后，在所述襯底表面形成第二半導(dǎo)體層；在所述第二半導(dǎo)體層內(nèi)摻雜第一離子，在所述第一摻雜區(qū)和第二摻雜區(qū)兩側(cè)分別形成源區(qū)和漏區(qū)。
[0008]可選的，還包括:在形成所述阻擋層之前，在所述開口的側(cè)壁表面形成側(cè)墻；在形成側(cè)墻之后，在所述開口的底部形成阻擋層；在形成所述阻擋層之后，去除所述側(cè)墻，并暴露出襯底表面；在去除所述側(cè)墻之后，采用選擇性外延沉積工藝在所述開口底部暴露出的襯底表面和阻擋層表面形成第一半導(dǎo)體層。
[0009]可選的，所述阻擋層與所述側(cè)墻的材料相同，在去除所述側(cè)墻之前，在所述開口底部的阻擋層表面形成保護(hù)層，所述保護(hù)層的材料與所述側(cè)墻的材料不同；以所述保護(hù)層為掩膜，刻蝕去除所述側(cè)墻；在去除所述側(cè)墻之后，去除所述保護(hù)層。
[0010]可選的，所述保護(hù)層的形成工藝包括:在所述犧牲層表面和開口內(nèi)形成保護(hù)膜，所述保護(hù)膜填充滿所述開口 ；對所述保護(hù)膜進(jìn)行平坦化，直至暴露出側(cè)墻頂部表面為止。
[0011]可選的，所述阻擋層與所述側(cè)墻的材料不同，在形成所述阻擋層之后，采用刻蝕工藝去除所述側(cè)墻。
[0012]可選的，所述第一半導(dǎo)體層的形成工藝包括:以所述開口底部暴露出的襯底表面作為種子層，采用選擇性外延沉積工藝在所述開口底部形成第一半導(dǎo)體膜，所述第一半導(dǎo)體膜覆蓋所述阻擋層，且所述第一半導(dǎo)體膜的表面高于或齊平于所述犧牲層表面；對所述第一半導(dǎo)體膜進(jìn)行平坦化，直至暴露出所述犧牲層表面為止，形成第一半導(dǎo)體層，所述第一半導(dǎo)體層的表面與犧牲層表面齊平；在所述平坦化工藝之后，在所述第一半導(dǎo)體層內(nèi)形成所述第一摻雜區(qū)和第二摻雜區(qū)。
[0013]可選的，所述側(cè)墻的厚度小于所述開口寬度的1/4。
[0014]可選的，還包括:在形成第一摻雜區(qū)和第二摻雜區(qū)之后，在第一半導(dǎo)體層表面形成第二掩膜層，所述第二掩膜層與第一半導(dǎo)體層的材料不同。
[0015]可選的，所述第一半導(dǎo)體層的表面低于所述犧牲層表面，所述第二掩膜層的形成工藝包括:在犧牲層和第一半導(dǎo)體層表面形成第二掩膜材料膜，所述第二掩膜材料膜的表面高于或齊平于所述犧牲層表面；平坦化所述第二掩膜材料膜，直至暴露出犧牲層表面為止。
[0016]可選的，所述第一半導(dǎo)體層的形成工藝包括:在所述開口內(nèi)形成第一半導(dǎo)體層，所述第一半導(dǎo)體層覆蓋于所述阻擋層表面，且所述第一半導(dǎo)體層的表面與犧牲層表面齊平；對所述第一半導(dǎo)體層進(jìn)行回刻蝕工藝，使所述第一半導(dǎo)體層的表面低于所述犧牲層表面。
[0017]可選的，所述第一半導(dǎo)體層的表面齊平于所述犧牲層表面，所述第二掩膜層的形成工藝包括:在犧牲層和第一半導(dǎo)體層表面形成第二掩膜材料膜；刻蝕部分所述第二掩膜材料膜，直至暴露出犧牲層表面為止，在第一半導(dǎo)體層表面形成第二掩膜層。
[0018]可選的，還包括:在形成所述源區(qū)和漏區(qū)之后，去除所述第二掩膜層。
[0019]可選的，所述犧牲層表面還具有第一掩膜層，所述第一掩膜層的材料與犧牲層的材料不同。
[0020]可選的，所述犧牲層的形成工藝包括:在襯底表面形成犧牲膜；在所述犧牲膜表面形成第一掩膜層，所述第一掩膜層暴露出部分犧牲膜的表面；以所述第一掩膜層為掩膜，刻蝕所述犧牲膜，直至暴露出襯底表面為止，形成犧牲層。
[0021]可選的，所述阻擋層的材料為氧化硅；所述阻擋層的形成工藝為熱氧化工藝；所述阻擋層的厚度為10納米?100納米。
[0022]可選的，所述第一離子為P型離子，所述P型離子為銦離子或硼離子；所述第二離子為N型離子，所述N型離子為磷離子或砷離子。
[0023]可選的，所述第一離子為N型離子，所述N型離子為磷離子或砷離子；所述第二離子為P型離子，所述P型離子為銦離子或硼離子。
[0024]可選的，在第一半導(dǎo)體層內(nèi)形成第一摻雜區(qū)的工藝為離子注入工藝或原位摻雜工藝；在第一半導(dǎo)體層內(nèi)形成第二摻雜區(qū)的工藝為離子注入工藝；在第二半導(dǎo)體層內(nèi)形成源區(qū)和漏區(qū)的工藝為離子注入工藝或原位摻雜工藝。
[0025]可選的，所述犧牲層的材料為氧化硅、氮化硅、氮氧化硅或無定形碳；所述第一半導(dǎo)體層的材料為硅、鍺、硅鍺或碳化硅；所述第二半導(dǎo)體層的材料為硅、鍺、硅鍺或碳化硅；所述第二半導(dǎo)體層的形成工藝為選擇性外延沉積工藝。
[0026]相應(yīng)的，本發(fā)明還提供一種采用上述任一項(xiàng)方法所形成的半導(dǎo)體器件，包括:襯底；位于所述襯底表面的阻擋層；位于所述阻擋層表面的第一半導(dǎo)體層；位于所述第一半導(dǎo)體層內(nèi)的第一摻雜區(qū)，所述第一摻雜區(qū)內(nèi)摻雜有第一離子，所述第一摻雜區(qū)位于第一半導(dǎo)體層內(nèi)的底部區(qū)域；位于所述第一半導(dǎo)體層內(nèi)的第二摻雜區(qū)，所述第二摻雜區(qū)內(nèi)摻雜有第二離子，所述第二摻雜區(qū)位于所述第一摻雜區(qū)的頂部，所述第二離子與第一離子的導(dǎo)電類型不同；位于所述第一半導(dǎo)體層和阻擋層兩側(cè)的襯底表面的第二半導(dǎo)體層；位于第二半導(dǎo)體層內(nèi)的源區(qū)和漏區(qū)，所述源區(qū)和漏區(qū)分別位于所述第一半導(dǎo)體層和阻擋層兩側(cè)，且所述源區(qū)和漏區(qū)內(nèi)摻雜有第一離子。
[0027]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點(diǎn):
[0028]本發(fā)明的形成方法中，在犧牲層內(nèi)的開口底部形成阻擋層，在所述阻擋層表面形成第一半導(dǎo)體層，在所述第一半導(dǎo)體層內(nèi)摻雜第一離子，在所述第一半導(dǎo)體層的底部形成第一摻雜區(qū)，在所述第一半導(dǎo)體層內(nèi)摻雜第二離子，以形成位于第一摻雜區(qū)頂部的第二摻雜區(qū)，且所述第一離子與第二離子的導(dǎo)電類型不同。其中，所述第一摻雜區(qū)作為結(jié)型場效應(yīng)晶體管的溝道摻雜區(qū)，所述第二摻雜區(qū)作為頂部摻雜區(qū)。之后，去除犧牲層，并在第一半導(dǎo)體層的兩側(cè)形成第二半導(dǎo)體層，通過在第二半導(dǎo)體層內(nèi)摻雜第一離子，能夠在第一摻雜區(qū)和第二摻雜區(qū)的兩側(cè)形成源區(qū)和漏區(qū)，且所述源區(qū)和漏區(qū)能夠與第一摻雜區(qū)相連。由于所述源區(qū)和漏區(qū)在形成第一摻雜區(qū)和第二摻雜區(qū)之后形成，能夠避免形成第一摻雜區(qū)和第二摻雜區(qū)的工藝使得所形成的源區(qū)和漏區(qū)發(fā)生過渡擴(kuò)散，從而保證了所形成的源區(qū)和漏區(qū)的性能良好，有利于防止產(chǎn)生漏電流。而且，由于所述阻擋層能夠阻止第一摻雜區(qū)內(nèi)的第一離子向襯底內(nèi)擴(kuò)散，當(dāng)在所述第一摻雜區(qū)和第二摻雜區(qū)之間施加偏壓之后，能夠使第一摻雜區(qū)內(nèi)的第一離子能夠僅向第二摻雜區(qū)內(nèi)擴(kuò)散，使得所述第二摻雜區(qū)和第一摻雜區(qū)易于形成耗盡層，而無需在第一摻雜區(qū)底部形成額外的底柵摻雜區(qū)。由于所形成的結(jié)型場效應(yīng)晶體管中不具有由底柵摻雜區(qū)，從而能夠降低結(jié)型場效應(yīng)晶體管的工藝難度，而且，避免了因所形成的底柵摻雜區(qū)的性能不良而對晶體管的性能造成損害。
[0029]進(jìn)一步，在形成所述阻擋層之前，在所述開口的側(cè)壁表面形成側(cè)墻；在形成側(cè)墻之后，在所述開口的底部形成阻擋層；在形成所述阻擋層之后，去除所述側(cè)墻，并暴露出襯底表面。所述開口底部暴露出的襯底表面能夠作為后續(xù)選擇性外延沉積工藝的種子層，采用所述選擇性外延沉積工藝能夠在開口內(nèi)形成第一半導(dǎo)體層。由于所述第一半導(dǎo)體層的形成工藝為選擇性外延沉積工藝，使得所形成的第一半導(dǎo)體層的晶格結(jié)構(gòu)規(guī)律整齊，從而使形成于第一半導(dǎo)體層內(nèi)的第一摻雜區(qū)和第二摻雜區(qū)的電性能良好。
[0030]本發(fā)明的結(jié)構(gòu)中，所述襯底表面具有阻擋層，所述阻擋層表面具有第一半導(dǎo)體層，而所述第一半導(dǎo)體層內(nèi)的底部區(qū)域具有第一摻雜區(qū)，所述第一摻雜區(qū)的頂部具有第二摻雜