碳化硅半導(dǎo)體元件的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體功率元件，尤其指一種碳化硅半導(dǎo)體功率元件。
【背景技術(shù)】
[0002]半導(dǎo)體功率元件在特性上，要求在設(shè)計的耐壓(擊穿電壓，breakdown voltage),應(yīng)具備盡量小的導(dǎo)通電阻、低反向漏電流、以及較快的開關(guān)速度，以減少操作時的導(dǎo)通損耗(conduct1n loss)及切換損耗(switching loss)。碳化娃(silicon carbide, SiC)由于具有寬能隙(bandgap，Eg = 3.26eV)、高臨界崩潰電場強(qiáng)度(2.2MV/cm)及高熱導(dǎo)系數(shù)(4.9ff/cm-K)等特性，被認(rèn)為是功率開關(guān)元件的較好材料。而在相同崩潰電壓條件下，以碳化硅為基材制成的功率元件的耐壓層(低摻雜濃度的漂移層(drift layer))厚度僅為硅
(Si)功率元件厚度的十分之一；且理論上的導(dǎo)通電阻可達(dá)硅的數(shù)百分之一。
[0003]然而碳化硅因其寬能隙，使碳化硅金屬氧化物半導(dǎo)體場效晶體管(SiC M0SFET)的本體二極管(body d1de)導(dǎo)通的臨界電壓約為3V，造成切換時逆向電流回流時產(chǎn)生較大的功率損耗，且限制切換速度。除此之外，碳化硅在沉積漂移層時所產(chǎn)生的外延基面差排(basal plane dislocat1n),在本體二極管導(dǎo)通時會因為載流子的復(fù)合(recomibinat1n)而擴(kuò)張成堆積缺陷(stacking fault),嚴(yán)重時可造成SiC M0SFET失效。因此SiC M0SFET在應(yīng)用上，經(jīng)常會以共封裝的方式外部并聯(lián)一個肖特基二極管(Schottkyd1de)，以提高操作速度、降低切換損失并避免堆積缺陷擴(kuò)張所造成的可靠度問題。
[0004]除了以外部的方式并聯(lián)外，例如在美國發(fā)明專利公開第US 6979863號中，即公開整合肖特基二極管的碳化硅金屬氧化物半導(dǎo)體場效晶體管(SiC M0SFET)，然而，上述的SiCM0SFET，源極金屬與肖特基金屬相鄰，在工藝上需使用額外的光罩，分別制作源極接觸與肖特基接觸，此外為避免該源極金屬因制作上的誤差與漂移層接觸，而造成SiC M0SFET的反向漏電，需要預(yù)留較大的設(shè)計準(zhǔn)則容許范圍以避免良率不好，這樣，將影響SiC M0SFET單位面積上的有效柵極寬度(gate width)，與元件的電流密度，提高成本。

【發(fā)明內(nèi)容】

[0005]本發(fā)明的主要目的在于不使用額外的光罩下，提供一種整合肖特基二極管的SiCM0SFET元件，并具有較好的面積利用效率。
[0006]為了達(dá)到上述目的，本發(fā)明提供一種碳化硅半導(dǎo)體元件，包括基板、漂移層、多個摻雜區(qū)域、柵極介電層、柵電極、層間介電層、多個源極開口、多個結(jié)開口(接面開口，junct1n opening)、多個柵極開口、第一金屬層以及第二金屬層。
[0007]該基板具有η型重?fù)诫s；該漂移層設(shè)置于該基板上并具有相比于該基板的η型輕摻雜；該摻雜區(qū)域間隔設(shè)置于該漂移層，該摻雜區(qū)域間形成結(jié)型場效應(yīng)(結(jié)型場效應(yīng)晶體管，JFET, junct1n field effect transistor)區(qū)域,該摻雜區(qū)域各自包括p型講、設(shè)置于該Ρ型阱中的η型重?fù)诫s區(qū)以及位于該ρ型阱中且被該η型重?fù)诫s區(qū)所環(huán)繞的ρ型重?fù)诫s區(qū)；該柵極介電層設(shè)置于該漂移層上；該柵電極設(shè)置于該柵極介電層上；該層間介電層設(shè)置于該柵極介電層與該柵極上。
[0008]該源極開口穿過該層間介電層與該柵極介電層直至接觸部分該η型重?fù)诫s區(qū)與該Ρ型重?fù)诫s區(qū)，該源極開口之間被該柵電極與該層間介電層間隔；該結(jié)開口穿過該層間介電層與該柵極介電層直至接觸該結(jié)型場效應(yīng)區(qū)域與該摻雜區(qū)域，該結(jié)開口之間被該柵電極與該層間介電層間隔；該柵極開口穿過該層間介電層至該柵電極。而該第一金屬層設(shè)置于該源極開口的底側(cè)并與該η型重?fù)诫s區(qū)及該Ρ型重?fù)诫s區(qū)形成歐姆接觸，該第二金屬則包含第一部分與第二部分，該第一部分覆蓋該結(jié)開口及該源極開口而與該第一金屬層電連接，并與該結(jié)型場效應(yīng)區(qū)域形成肖特基接觸，該第二部分覆蓋該柵極開口并與該第一部分電絕緣。
[0009]為了達(dá)到上述目的，本發(fā)明提供另一種碳化硅半導(dǎo)體元件，包括基板、漂移層、多個第一摻雜區(qū)域、多個第二摻雜區(qū)域、柵極介電層、柵電極、層間介電層、多個源極開口、多個結(jié)開口、多個柵極開口、第一金屬層以及第二金屬層。
[0010]該基板具有η型重?fù)诫s；該漂移層設(shè)置于該基板上并具有相比于該基板的η型輕摻雜；該第一摻雜區(qū)域設(shè)置于該漂移層，并各自包括第一 Ρ型阱、設(shè)置于該第一 Ρ型阱中的第一 η型重?fù)诫s區(qū)以及位于該第一 Ρ型阱中且被該第一 η型重?fù)诫s區(qū)所環(huán)繞的第一 Ρ型重?fù)诫s區(qū)；該第二摻雜區(qū)域與該第一摻雜區(qū)域間隔設(shè)置于該漂移層，該第一摻雜區(qū)域與該第二摻雜區(qū)域間形成結(jié)型場效應(yīng)區(qū)域，該第二摻雜區(qū)域各自包括環(huán)繞非Ρ型阱區(qū)的第二 Ρ型阱、環(huán)繞該非Ρ型阱區(qū)且至少與一部分的該第二 Ρ型阱重疊(重迭)的第二 Ρ型重?fù)诫s區(qū)；該柵極介電層設(shè)置于該漂移層上；該柵電極設(shè)置于該柵極介電層上；該層間介電層設(shè)置于該柵極介電層與該柵極上。
[0011]該源極開口穿過該層間介電層與該柵極介電層直至接觸該第一 η型重?fù)诫s區(qū)與該第一 Ρ型重?fù)诫s區(qū)，該源極開口之間被該柵電極與該層間介電層間隔；該結(jié)開口穿過該層間介電層與該柵極介電層直至接觸該第二摻雜區(qū)域，該結(jié)開口之間被該柵電極與該層間介電層間隔；該柵極開口穿過該層間介電層至該柵電極。而該第一金屬層設(shè)置于該源極開口的底側(cè)并與該第一 η型重?fù)诫s區(qū)及該第一 Ρ型重?fù)诫s區(qū)形成歐姆接觸，該第二金屬層則包含第一部分與第二部分，該第一部分覆蓋該結(jié)開口及該源極開口而與該第一金屬層電連接，并與該非Ρ型阱區(qū)形成肖特基接觸，該第二部分覆蓋該柵極開口并與該第一部分電絕緣。
[0012]這樣，本發(fā)明通過將該源極開口與該結(jié)開口分隔設(shè)置，并使該第一金屬層形成于該源極開口的底側(cè)僅與該η型重?fù)诫s區(qū)(或該第一 η型重?fù)诫s區(qū))及該ρ型重?fù)诫s區(qū)(或該第一 Ρ型重?fù)诫s區(qū))形成該歐姆接觸，而避免在工藝上容易因為工藝誤差使該第一金屬層與具有η型輕摻雜的該漂移層接觸而短路的情形發(fā)生，提高制作的良率。
【附圖說明】
[0013]圖1為本發(fā)明的俯視示意圖。
[0014]圖2Α為本發(fā)明第一實施例在圖1的X區(qū)域的放大示意圖。
[0015]圖2Β為圖2Α的Α-Α剖面示意圖。
[0016]圖2C為圖2Α的Β-Β剖面示意圖。
[0017]圖2D為本發(fā)明另一個實施例在圖2Α的Α-Α剖面的示意圖。
[0018]圖3A為本發(fā)明第一實施例在圖1的Y區(qū)域的放大示意圖。
[0019]圖3B為圖3A的C-C剖面示意圖。
[0020]圖4為本發(fā)明第二實施例在圖1的X區(qū)域的放大示意圖。
[0021]圖5為圖4的D-D剖面示意圖。
【具體實施方式】
[0022]有關(guān)本發(fā)明的詳細(xì)說明及技術(shù)內(nèi)容，現(xiàn)就結(jié)合【附圖說明】如下:
[0023]請結(jié)合參照圖1、圖2A至圖2C、圖3A及圖3B所示，圖1為本發(fā)明的俯視示意圖，圖2A為本發(fā)明第一實施例在圖1的X區(qū)域的放大示意圖，圖2B為圖2A的A-A剖面示意圖，圖2C為圖2A的B-B剖面示意圖，圖3A為本發(fā)明第一實施例在圖1的Y區(qū)域放大示意圖，圖3B為圖3A的C-C剖面7K意圖，本發(fā)明為一種碳化娃半導(dǎo)體兀件1，包括基板10、漂移層
11、多個摻雜區(qū)域20、柵極介電層41、柵電極42、層間介電層43、多個源極開口 51、多個結(jié)開口 52、多個柵極開口 53、第一金屬層61以及第二金屬層62。
[0024]請參照圖2B所示，該基板10在這里為4H-碳化硅基板，并