具有局部層間互連的單片三維(3d)id的制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例一般涉及集成電路(1C)，以及更具體來說涉及單片三維(3D) 1C。
【背景技術(shù)】
[0002]單片1C 一般包括多個晶體管，例如在平面襯底、例如硅晶圓之上所制作的金屬氧化物半導(dǎo)體場效應(yīng)晶體管(MOSFET)。雖然摩爾定律數(shù)十年來在1C工業(yè)中一直成立，但是1C維度的橫向縮放對于現(xiàn)在低于20 nm的MOSFET柵維度變得更加困難。隨著裝置尺寸持續(xù)減小，將達到繼續(xù)標(biāo)準(zhǔn)平面縮放變得不切實際的階段。這個轉(zhuǎn)折點可能歸因于經(jīng)濟學(xué)或物理學(xué)，例如極高的電容或者基于量子的可變性。按照三維的晶體管的堆疊(通常稱作垂直縮放或3D集成)因此是達成更大晶體管密度的有希望途徑。
[0003]雖然3D集成可例如通過堆疊單獨制造的芯片在封裝層面實現(xiàn)，但是單片3D方式提供最大層間互連密度，從而允許3D電路在最低層并且以最緊密電路密度來構(gòu)成。一般來說，單片3D 1C需要兩層或更多層的晶體管，其在襯底之上依次制作和互連。例如，開始于第一半導(dǎo)體襯底，第一層晶體管采用常規(guī)技術(shù)來制作。施體襯底然后接合到第一襯底，以及分裂施體襯底的一部分，以留下第一層晶體管之上的半導(dǎo)體薄膜。這種方法當(dāng)然只是得到第二層裝置的單晶襯底的許多方式其中之一。第二層晶體管然后在半導(dǎo)體薄膜中制作，以及層間互連在晶體管層之間形成。雖然晶體管層之間的更大對齊對單片3D 1C是可能的，但是層間互連的架構(gòu)在取得單片3D 1C的平面占用面積隨晶體管層的數(shù)量成比例地減小的規(guī)模經(jīng)濟中是重要的。
【附圖說明】
[0004]通過附圖、作為舉例而不是限制來說明本文所述的資料。為了說明的簡潔和清晰起見，圖中所示的元件不一定按比例繪制。例如，為了清晰起見，一些元件的尺寸可能相對于其他元件經(jīng)過放大。此外，在認(rèn)為適當(dāng)?shù)那闆r下，在附圖之間重復(fù)參考標(biāo)號，以便表示對應(yīng)或相似的元件。附圖包括:
圖1A是按照一實施例、具有局部層間互連的單片3D 1C的等距視圖；
圖1B是按照一實施例、圖1A所示的單片3D 1C的第二等距視圖；
圖1C是按照一實施例、映射到圖1A和圖1B所示的層間互連的SRAM單元電路；
圖2A是按照一實施例、圖1A所示單片3D 1C中的層間源/漏互連的截面圖；
圖2B是按照一實施例的單片3D 1C中的層間源/漏互連的截面圖；
圖2C是按照一實施例、圖1A所示單片3D 1C中的層間柵電極互連的截面圖；
圖2D是按照一實施例的單片3D 1C中的層間柵電極互連的截面圖；
圖2E是按照一實施例的單片3D 1C中的層間柵電極互連的截面圖；
圖3是示出按照實施例、形成具有局部層間互連的單片3D 1C的方法的流程圖；
圖4A是示出按照實施例、形成層間源/漏互連的方法的流程圖；
圖4B是示出按照實施例、形成層間柵電極互連的方法的流程圖； 圖5A、圖5B、圖5C和圖?是按照一實施例、當(dāng)執(zhí)行圖4A所示的特定制作操作時的層間源/漏互連區(qū)的截面圖；
圖6A、圖6B和圖6C是按照一實施例、當(dāng)執(zhí)行圖4B所示的特定制作操作時的層間柵電極互連區(qū)的截面圖；
圖7A、圖7B、圖7C和圖7D是按照一實施例、當(dāng)執(zhí)行圖4B所示的特定制作操作時的層間柵電極互連區(qū)的截面圖；
圖8A、圖8B、圖8C和圖8D是按照一實施例、當(dāng)執(zhí)行圖4B所示的特定制作操作時的層間柵電極互連區(qū)的截面圖；
圖9A、圖9B、圖9C和圖9D是按照一實施例、當(dāng)執(zhí)行圖4B所示的特定制作操作時的層間柵電極互連區(qū)的截面圖；
圖10示出按照本發(fā)明的實施例、采用具有局部層間互連的單片3D 1C的移動計算平臺和數(shù)據(jù)服務(wù)器機器；以及
圖11是按照本發(fā)明的一實施例的電子計算裝置的原理框圖。
【具體實施方式】
[0005]參照附圖來描述一個或多個實施例。雖然詳細示出和論述特定配置和布置，但是應(yīng)當(dāng)理解，這只是為了便于說明而進行。相關(guān)領(lǐng)域的技術(shù)人員將會知道，可其他配置和布置是可能的，而沒有背離本描述的精神和范圍。相關(guān)領(lǐng)域的技術(shù)人員將會清楚地知道，本文所述的技術(shù)和/或布置可用于除了本文詳細描述之外的多種其他系統(tǒng)和應(yīng)用中。
[0006]在以下詳細描述中參照附圖，附圖形成其一部分并且示出示范實施例。此外要理解，可利用其他實施例，并且可進行結(jié)構(gòu)和/或邏輯變更，而沒有背離要求保護主題的范圍。還應(yīng)當(dāng)注意，例如上、下、頂部、底部等的方向和說法可以只用來促進附圖中的特征的描述，而不是意在限制要求保護主題的應(yīng)用。因此，以下詳細描述不是要理解為進行限制，而是要求保護主題的范圍只由所附權(quán)利要求及其等效物來限定。
[0007]在以下描述中提出大量細節(jié)，但是本領(lǐng)域的技術(shù)人員將會清楚地知道，即使沒有這些具體細節(jié)也可實施本發(fā)明。在一些情況下，眾所周知的方法和裝置以框圖形式示出而不是詳細示出，以免影響對本發(fā)明的理解。本說明書中通篇提到“一實施例”或“一個實施例”表示結(jié)合該實施例所述的具體特征、結(jié)構(gòu)、功能或特性包含在本發(fā)明的至少一個實施例中。因此，詞語“在一實施例中”或“在一個實施例中”在本說明書的各個位置中的出現(xiàn)不一定表示本發(fā)明的同一個實施例。此外，在一個或多個實施例中，具體特征、結(jié)構(gòu)、功能或特性可按照任何適當(dāng)方式來組合。例如，在與兩個實施例關(guān)聯(lián)的具體特征、結(jié)構(gòu)、功能或特性不是互斥的任何情況下，第一實施例可與第二實施例相組合。
[0008]如本發(fā)明的描述和所附權(quán)利要求書所使用的單數(shù)形式“一”、“一個”和“該”意在也包含復(fù)數(shù)形式，除非上下文另加明確說明。還將會理解，如本文所使用的術(shù)語“和/或”表示并且包含關(guān)聯(lián)列示項的一個或多個的任意可能的組合。
[0009]術(shù)語“耦合”和“連接”連同其派生在本文中可用來描述組件之間的功能或結(jié)構(gòu)關(guān)系。應(yīng)當(dāng)理解，這些術(shù)語并不是要作為彼此的同義詞。在具體實施例中，“連接”而是可用來指示兩個或更多元件相互直接物理、光或電接觸?！榜詈稀笨捎脕碇甘緝蓚€或更多元件相互直接或間接地(隔著其他中間元件)進行物理、光或電接觸，和/或兩個或更多元件相互配合操作或交互(例如，如同因果關(guān)系一樣)。
[0010]如本文所使用的術(shù)語“之上”、“之下”、“之間”和“上”表示一個組件或材料層相對其他組件或?qū)拥南鄬ξ恢?，其中這類物理關(guān)系是值得注意的。例如，在材料層的上下文中，設(shè)置在另一層之上或之下的一層可與另一層直接接觸，或者可具有一個或多個中間層。此夕卜，設(shè)置在兩層之間的一層可與兩層直接接觸，或者可具有一個或多個中間層。相比之下，第二層“上”的第一層與那個第二層直接接觸。在組件組合件的上下文中進行類似區(qū)分。
[0011]如下面將更詳細描述，按照實施例的單片3D 1C采用一個或多個局部層間互連。“局部”層間互連與3D 1C中的至少一個晶體管層上的至少一個晶體管的至少一個結(jié)構(gòu)緊密集成。例如，在某些實施例中，局部層間互連與至少一個晶體管的柵電極或源/漏區(qū)相交。局部“層間”互連通過設(shè)置在單片3D 1C中的第一(例如，下)與第二(例如，上)晶體管層之間的至少一個層間介電階層(layer)延伸。本文所述的局部層間互連實施例可有利地進行不同層的單片3D 1C中的晶體管之間的直接垂直連接，而無需圍繞互連的上面或者下面晶體管層的占用面積(即，橫向或平面面積)橫向布線。本文所述的局部層間互連可減小單片3D 1C的占用面積。在某些實施例中，局部層間互連是多功能的，例如服務(wù)于一個或多個晶體管本身的功能以及電互連兩個或更多晶體管。例如，在一實施例中，局部層間互連用作到一個晶體管層上的晶體管的半導(dǎo)體源/漏區(qū)(即，擴散)的接觸，并且還用來將那個源/漏區(qū)互連到另一個晶體管層上的另一個晶體管的端子。這樣，襯底面積和制作復(fù)雜度可比同等尺寸的單晶體管層1C明顯要大。
[0012]如下面還將更詳細描述，在某些實施例中，單片3D 1C的形成可包括接納設(shè)置在襯底之上的第一晶體管，將第二晶體管隔著一個或多個層間介電階層設(shè)置在第一晶體管之上。然后形成層間通孔，其與第二晶體管的柵電極或半導(dǎo)體源/漏區(qū)相交，通過一個或多個層間介電階層的至少一個延伸，并且暴露電耦合到第一晶體管的導(dǎo)電通孔連接盤。層間通孔然后填充有金屬，其接觸通孔連接盤和柵電極或者源/漏區(qū)，以形成局部層間互連。
[0013]圖1A是按照本發(fā)明的一實施例、具有局部層間互連的單片3D 1C 101的等距視圖。圖1B是單片3D 1C 101的第二等距視圖。相對于圖1A，單片3D 1C 101在圖1B中圍繞沿圖1A所示的垂直(z)維延伸的A-A’線條以及圍繞沿平行于第一水平(X)維橫向延伸的B-B’線條的線條并且圍繞平行于沿第二水平(y)維橫向延伸的C-C’線條的線條旋轉(zhuǎn)。單片3D 1C 101設(shè)置在襯底110上，襯底110可以是本領(lǐng)域已知為適合于形成1C的任何襯底，非限制性地例如半導(dǎo)體襯底、絕緣體上半導(dǎo)體(SOI)襯底或者絕緣體襯底(例如藍寶石)等和/或其組合。在一個示范實施例中，襯底110包括基本上單晶半導(dǎo)體、非限制性地例如硅。設(shè)置在襯底110之上的是晶體管層100，以及設(shè)置在晶體管層100之上的是晶體管層200。在實施例中，晶體管層包括至少一個半導(dǎo)體主體，其有利地是基本上單晶的，但是多晶實施例也是可能的。
[0014]如圖1A和圖1B所示，晶體管層100包括在襯底110的面積之上橫向延伸的半導(dǎo)體主體120A。橫向定向的晶體管一般需要占用襯底的第一面積的半導(dǎo)體溝道區(qū)，而半導(dǎo)體源/漏區(qū)占用襯底的第二面積(與溝道區(qū)占用與源/漏區(qū)相同的襯底面積的垂直取向形成對照)。雖然圖1A或圖1B中不可見，但是因為3D 1C 101具有繞A-A’線條的180°旋轉(zhuǎn)對稱性，所以與半導(dǎo)體主體120A基本上相同的第二半導(dǎo)體主體也在晶體管層100上橫向延伸(即，與半導(dǎo)體主體120A共面)。第二晶體管層200包括半導(dǎo)體主體221A、222A和223B，其各有利地是基本上單晶的，但是多晶實施例也是可能的。雖然圖1A或圖1B中并非全部可見，但是因為3D 1C 101具有繞A-A’線條的180°旋轉(zhuǎn)對稱性，所以與半導(dǎo)體主體221A、222A和223B基本上相同的三個附加半導(dǎo)體主體(一個是半導(dǎo)體主體223A)也在晶體管層200中橫向延伸(即，與半導(dǎo)體主體221A、222A和223B共面)。要注意，在這個示范實施例中，兩個晶體管層100、200中的所有半導(dǎo)體主體都是鰭(fin)。雖然“finFET”架構(gòu)代表可制造晶體管技術(shù)中的當(dāng)前技術(shù)，但是備選實施例也是可能的，其中3D 1C中的晶體管層的一個或多個的半導(dǎo)體主體的一個或多個是平面的，或者具有本領(lǐng)域已知的任何其他非平面結(jié)構(gòu)，例如納米帶、納米線等。此外，一個晶體管層可具有第一類型的半導(dǎo)體主體(例如鰭)，而另一個晶體管層可具有第二類型的半導(dǎo)體主體(例如平面)。
[0015]在晶體管層100中是設(shè)置在半導(dǎo)體主體120A的摻雜(例如η型或ρ型)源/漏區(qū)的一對源/漏金屬化130Α、131Α。在源/漏金屬化130Α、131Α對之間是柵電極115Α，其具有沿X維延伸的寬度以及沿y維延伸的長度。柵電極115A設(shè)置在半導(dǎo)體主體120A的溝道區(qū)之上，其中柵電極層(未示出)設(shè)置在柵電極115A與半導(dǎo)體主體120A之間，以形成能夠通過溝道區(qū)中的場效應(yīng)來調(diào)制源/漏金屬化130A、131A之間的導(dǎo)電率的柵疊層。另一個