封裝基板、包含該封裝基板的覆晶封裝電路及其制作方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種封裝基板、覆晶封裝電路及其制作方法。
【背景技術(shù)】
[0002]新一代的電子產(chǎn)品不僅追求輕薄短小，更朝多功能與高性能的方向發(fā)展，因此，集成電路(Integrated Circuit,簡稱IC)技術(shù)不斷地高密度化與微型化，以期在有限的晶片空間容納更多的電子元件，而其后端的封裝基板及其構(gòu)裝技術(shù)也隨之進展，以符合此新一代的電子產(chǎn)品趨勢。
[0003]由于目前應(yīng)用于鑄模互連基板(Molded Interconnect1n Substrate,簡稱MIS)技術(shù)的覆晶式晶片尺寸封裝(Flip-Chip Chip Size Package，簡稱FCCSP)基板10，如圖1所示，其采用底層涂料(Primer)感光型介電材料來制作鑄?；衔飳?6上的介電材料層17，并以導電銅柱18來連接上層電路導線14與下層電路導線12。其中，該鑄?；衔飳?6的下端面通常與該下層電路導線12的下端面切齊、或該鑄?；衔飳?6的下端面凸出于該下層電路導線12的下端面的外。當電路晶片19焊接至該下層電路導線12時，常會發(fā)生因該下層電路導線12的下端面均勻性不佳的現(xiàn)象，而導致焊接點不良及影響其制成品合格率。因此，有必要發(fā)展新的封裝基板技術(shù)，以對治及改善上述的問題。

【發(fā)明內(nèi)容】

[0004]本發(fā)明的目的，使封裝基板的下層電路導線凸出于鑄?；衔飳?，以進行電路晶片焊接至下層電路導線的制程，則可確保此焊接點的品質(zhì)，進而避免因下層電路導線的凹陷或均勻性不佳所致的合格率損失。
[0005]為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案包括:
[0006]一種封裝基板，其特征在于，其包括:
[0007]—第一導線層，其包含一第一金屬走線及一第一介電材料層，其中，該第一金屬走線凸出于該第一介電材料層；
[0008]—導電柱層，形成于該第一導線層上，該導電柱層包含一金屬柱狀物、一鑄模化合物層、及一第二介電材料層，該金屬柱狀物連接該第一金屬走線，且該第二介電材料層形成于該鑄?；衔飳由?；
[0009]一第二導線層，形成于該導電柱層上，該第二導線層包含一連接該金屬柱狀物的第二金屬走線；以及
[0010]一保護層，形成于該第二導線層上。
[0011]在一實施例中，該封裝基板為覆晶式晶片尺寸封裝(Flip-Chip Chip SizePackage)基板。
[0012]在一實施例中，該第一介電材料層具有一圍繞該第一金屬走線的凸出部。
[0013]在一實施例中，該凸出部是該第一介電材料層向下延伸的部分。
[0014]在一實施例中，該凸出部的寬度由上而下逐漸減小。
[0015]在一實施例中，該凸出部具有一凹斜的側(cè)面。
[0016]在一實施例中，該第一金屬走線的側(cè)面完全被該第一介電材料層所包覆。
[0017]為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案還包括:
[0018]一種覆晶封裝電路，其特征在于，其包括:
[0019]一第一導線層，其包含一第一金屬走線及一第一介電材料層，其中，該第一金屬走線凸出于該第一介電材料層；
[0020]—導電柱層，形成于該第一導線層上，該導電柱層包含一金屬柱狀物、一鑄?；衔飳?、及一第二介電材料層，該金屬柱狀物連接該第一金屬走線，且該第二介電材料層形成于該鑄?；衔飳由?；
[0021]一第二導線層，形成于該導電柱層上，該第二導線層包含一連接該金屬柱狀物的第二金屬走線；
[0022]一保護層，形成于該第二導線層上，并具有一露出該第二金屬走線的開口 ；
[0023]一電路晶片，設(shè)置于該第一導線層的下，并電性連接該第一金屬走線；以及
[0024]一電路板，設(shè)置于該保護層上，并通過該保護層的開口而電性連接該第二金屬走線。
[0025]在一實施例中，該第一介電材料層具有一圍繞該第一金屬走線的凸出部。
[0026]在一實施例中，該凸出部是該第一介電材料層向下延伸的部分。
[0027]在一實施例中，該凸出部的寬度由上而下逐漸減小。
[0028]在一實施例中，該凸出部具有一凹斜的側(cè)面。
[0029]在一實施例中，該第一金屬走線的側(cè)面完全被該第一介電材料層所包覆。
[0030]為實現(xiàn)上述目的，本發(fā)明采用的技術(shù)方案還包括:
[0031]一種封裝基板的制作方法，其特征在于，包括下列步驟:
[0032](A)提供一承載板；
[0033](B)在該承載板上形成一第一導線層，該第一導線層包含一第一金屬走線及一第一介電材料層，其中，該第一介電材料層充填于該第一導線層內(nèi)該第一金屬走線以外的其余部分；
[0034](C)在該第一導線層上形成一導電柱層,該導電柱層包含一金屬柱狀物、一鑄?；衔飳?、及一第二介電材料層，該金屬柱狀物連接該第一金屬走線，且該第二介電材料層形成于該鑄?；衔飳由希?br>[0035](D)在該導電柱層上形成一包含一第二金屬走線的第二導線層，使得該第二金屬走線連接該金屬柱狀物；
[0036](E)在該第二導線層上形成一保護層，并移除該承載板；以及
[0037](F)移除部分的該第一介電材料層，使得該第一金屬走線凸出于該第一介電材料層。
[0038]在一實施例中，步驟(F)使得該第一金屬走線凸出于該第一介電材料層的凸出部的寬度由上而下逐漸減小。
[0039]在一實施例中，步驟(F)使得該第一金屬走線凸出于該第一介電材料層的凸出部一凹斜的側(cè)面。
[0040]在一實施例中，步驟(F)使得該第一金屬走線的側(cè)面完全被該第一介電材料層所包覆。
[0041]與現(xiàn)有技術(shù)相比較，本發(fā)明具有的有益效果是:使封裝基板的下層電路導線凸出于鑄?；衔飳?，以進行電路晶片焊接至下層電路導線的制程，則可確保此焊接點的品質(zhì)，進而避免因下層電路導線的凹陷或均勻性不佳所致的合格率損失。
【附圖說明】
[0042]圖1為現(xiàn)有的覆晶式晶片尺寸封裝基板的結(jié)構(gòu)剖面圖；
[0043]圖2為根據(jù)本發(fā)明實施例的封裝基板的剖面示意圖；
[0044]圖3A為根據(jù)本發(fā)明另一實施例的封裝基板的剖面示意圖；
[0045]圖3B為根據(jù)本發(fā)明另一實施例的封裝基板的剖面示意圖；
[0046]圖4為本實施例的封裝基板制作方法的流程示意圖；
[0047]圖5A?圖5E為對應(yīng)本實施例制作方法各步驟的封裝基板結(jié)構(gòu)剖面圖；
[0048]圖6為根據(jù)本發(fā)明另一實施例的覆晶封裝電路的剖面示意圖。
[0049]附圖標記說明:10、100、200A、200B封裝基板;12、14電路導線；18導電銅柱；110承載板；120第一導線層；121?123第一金屬走線；126第一介電材料層；127凸出部；130導電柱層；131?133金屬柱狀物；16、136鑄模化合物層；17、138第二介電材料層；140第二導線層；141?144第二金屬走線；150保護層；19電路晶片；200制作方法；S310?S360步驟；600覆晶封裝電